开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
config.h
资源名称：mpc8548.rar　[点击查看]
上传用户：dqzhongke1
上传日期：2022-06-26
资源大小：667k
文件大小：21k
源码类别：

VxWorks

开发平台：

C/C++

config.h：源码内容
  1. /* config.h - Wind River SBC8548 BSP configuration file */
  3. /*
  4.  * Copyright (c) 2006-2007 Wind River Systems, Inc.
  5.  *
  6.  * The right to copy, distribute, modify or otherwise make use
  7.  * of this software may be licensed only pursuant to the terms
  8.  * of an applicable Wind River license agreement.
  9.  */
  11. /*
  12. modification history
  13. --------------------
  14. 01f,25may07,b_m  add BOOT_FLASH macro to support boot device selection.
  15. 01e,23may07,b_m  add MAX_MAC_DEVS macro.
  16. 01d,06apr07,b_m  modify to use m85xxCCSR driver.
  17. 01c,27mar07,b_m  add MPC8548 rev.2 and TFFS define.
  18. 01b,27feb06,kds  removing INCLUDE_SHOW_ROUTINES
  19. 01a,30jan06,kds  Modify from cds8548/config.h/01d
  20. */
  22. #ifndef __INCconfigh
  23. #define __INCconfigh
  25. #ifdef __cplusplus
  26.     extern "C" {
  27. #endif /* __cplusplus */
  29. #define BSP_VER_1_1     1
  30. #define BSP_VER_1_2     1
  31. #define BSP_VERSION     "2.0"
  32. #define BSP_REV         "/2"
  34. /* for MPC8548 rev.2 silicon */
  35. #define REV2_SILICON
  37. #define SYS_MODEL           "Broadcom GTO"
  39. #define SYS_MODEL_8548E     "Broadcom SBC8548E - Security Engine"
  40. #define SYS_MODEL_8548      "Broadcom SBC8548"
  41. #define SYS_MODEL_8547E     "Broadcom SBC8547E - Security Engine"
  42. #define SYS_MODEL_8545E     "Broadcom SBC8545E - Security Engine"
  43. #define SYS_MODEL_8545      "Broadcom SBC8545"
  44. #define SYS_MODEL_8543E     "Broadcom SBC8543E - Security Engine"
  45. #define SYS_MODEL_8543      "Broadcom SBCC8543"
  47. #define SYS_MODEL_E500      "Freescale E500 : Unknown system version"
  48. #define SYS_MODEL_UNKNOWN   "Freescale Unknown processor"
  50. #undef INCLUDE_AUX_CLK
  52. /* Define Clock Speed and source  */
  54. #define FREQ_33_MHZ  33000000
  55. #define FREQ_66_MHZ  66000000
  56. #define FREQ_100_MHZ  99999999
  57. #define FREQ_133_MHZ 133333333
  58. #define FREQ_266_MHZ 266666666
  59. #define FREQ_400_MHZ    400000000
  60. #define FREQ_333_MHZ 333333333
  61. #define FREQ_533_MHZ 533333333
  63. #define OSCILLATOR_FREQ FREQ_66_MHZ
  65. /*
  66.  * DDR will work only for 400Mhz at the moment
  67.  * These ratios are tested in bootrom for correct init
  68.  */
  70. #if (OSCILLATOR_FREQ == FREQ_33_MHZ)
  71. #define PLAT_RATIO_533_MHZ 16 /* Unsupported */
  72. #define PLAT_RATIO_400_MHZ 12
  73. #define PLAT_RATIO_333_MHZ 8 /* Unsupported */
  74. #endif
  75. #if (OSCILLATOR_FREQ == FREQ_66_MHZ)
  76. #define PLAT_RATIO_533_MHZ 8 /* Unsupported */
  77. #define PLAT_RATIO_400_MHZ 6
  78. #define PLAT_RATIO_333_MHZ 4 /* Unsupported */
  79. #endif
  82. #undef INCLUDE_DDR_ECC
  83. #define DEFAULT_SYSCLKFREQ FREQ_400_MHZ
  85. #define FORCE_DEFAULT_FREQ /* Use to force freq used with DUART/Timers etc */
  87. /* This value is the 60x bus-assigned SDRAM Refresh Timer PSRT setting */
  89. #define LSRT_VALUE 0x20
  91. /*
  92.  * This value is the setting for the MPTPR[PTP] Refresh timer prescaler.
  93.  * The value is dependent on the OSCILLATOR_FREQ value.  For other values
  94.  * a conditionally compiled term must be created here for that OSCILLATOR_FREQ
  95.  * value.
  96.  *
  97.  * BRGCLK_DIV_FACTOR
  98.  * Baud Rate Generator division factor - 0 for division by 1
  99.  *  1 for division by 16
  100.  */
  102. #define DIV_FACT_1 0
  103. #define DIV_FACT_16 1
  105. /*
  106.  * Assume 533MHz CCB with local bus clk ratio of 8
  107.  */
  109. #define TPR 0x0000
  111. #include "configSdkPre.h"   /* Configs for Broadcom SDK */
  112. #include <configAll.h>
  113. #include "configSdkPost.h"  /* Configs for Broadcom SDK */
  115. #include "gto.h"
  117. #define INCLUDE_I2C_DEV
  118. /* Includes I2C support
  119.  * MPC8548 has two I2C bus controller.
  120.  * Bus 0 M41T81M
  121.  * Bus 1 Dev 0x50 - EEPROM
  122.  *       Dev 0x27 - Base Board ID (Rev 1 = 0x51)
  123.  *       Dev xxx  - DDR SDRAM EEPROM 
  124.  */
  125. #define INCLUDE_NV_RAM
  127. /* NVRAM configuration */
  128. #ifdef  INCLUDE_NV_RAM
  129. #   undef  NV_RAM_SIZE
  130. #define NV_RAM_SIZE             (16 * 1024)   /* 16 Kbytes = 128 Kbits */
  131. #   define NV_RAM_ADRS 0
  132. #   define NV_RAM_INTRVL        1
  133. #   undef  NV_BOOT_OFFSET
  134. #   define NV_BOOT_OFFSET       0x3830
  135. #   define NV_MAC_ADRS_OFFSET   0x3800
  136. #else
  137. #   define NV_RAM_SIZE 0
  138. #   define NV_RAM_ADRS 0
  139. #endif  /* INCLUDE_NV_RAM */
  141. /* Common Includes for VXBUS RIO and ETSEC */
  142. #define INCLUDE_VXBUS
  144. #undef INCLUDE_RAPIDIO_BUS
  146. /*
  147.  * RAPIDIO supports only point to point shared memory support
  148.  * This includes TIPC and SM objects
  149.  */
  151. #ifdef INCLUDE_RAPIDIO_BUS
  152. #define INCLUDE_SM_COMMON
  153. #define INCLUDE_M85XX_RAPIDIO
  154. #define INCLUDE_M85XX_CPU
  155. #define DRV_RESOURCE_M85XXCCSR
  156. #define INCLUDE_M85XX_RIO_SM_CFG
  157. #define INCLUDE_VXBUS_SM_SUPPORT
  158. #define RAPIDIO_BUS_STATIC_TABLE
  159. #define VXBUS_TABLE_CONFIG
  160. #endif
  163. #ifdef INCLUDE_VXBUS
  164. #define INCLUDE_VXBUS_INIT
  165. #define INCLUDE_HWMEM_ALLOC
  166. #define INCLUDE_VXBUS_ACTIVATE
  167. #define INCLUDE_PARAM_SYS
  168. #define INCLUDE_PLB_BUS
  169. #define INCLUDE_VXBUS_SHOW
  170. #define INCLUDE_MOT_ETSEC_HEND
  171. #define INCLUDE_MII_BUS
  172. #define INCLUDE_GENERICPHY
  173. #undef INCLUDE_VSC82XXPHY
  174. #define INCLUDE_END
  175. #define INCLUDE_HEND_PARAM_SYS
  176. #define HWMEM_POOL_SIZE 50000
  177. #endif
  179. /*
  180.  * Other useful includes:
  181.  * #define INCLUDE_IFMEDIA
  182.  * #define INCLUDE_VXBUS_SHOW
  183.  * #define INCLUDE_IFCONFIG
  184.  * #define INCLUDE_NET_IF_SHOW
  185.  * #define INCLUDE_SHOW_ROUTINES
  186.  * #define INCLUDE_PCI_CFGSHOW
  187.  * #define INCLUDE_ISR_OBJECTS
  188.  */
  190. /*
  191.  * Need LINKHDR extension to support FCB in ETSEC to
  192.  * reduce FCB insertion requiring it's own BD
  193.  */
  195. #undef MAX_LINKHDR_CFG
  196. #define MAX_LINKHDR_CFG       32
  198. #define WDT_RATE_MIN         (sysTimerClkFreq / (1 << 29))
  199. #define WDT_RATE_MAX         (sysTimerClkFreq / (1 << 21))
  201. #define DEFAULT_BOOT_LINE 
  202. "motetsec(0,0)vaal:/home/labguy/boot/aung/tot/bcm.gto h=10.18.39.53 e=10.18.33.104 g=10.18.32.1 
  203. u=ntswboot pw=ntswboot+ f=0x7000"
  204. #define INCLUDE_END
  206. /* MMU and CACHE */
  208. #define INCLUDE_MMU_BASIC
  209. #define USER_I_MMU_ENABLE
  210. #define USER_D_MMU_ENABLE
  212. #undef E500_L1_PARITY_RECOVERY
  214. #ifdef E500_L1_PARITY_RECOVERY
  216.   /*
  217.    * *** NOTE FOR PROJECT FACILITY USERS ***
  218.    * Needs to use WRITETHROUGH, building with Project Facility must also
  219.    * change USER_D_CACHE_MODE and USER_I_CACHE_MODE in Project Facility.
  220.    */
  222. # define CACHE_LIBRARY_MODE     CACHE_WRITETHROUGH
  223. # define CAM_DRAM_CACHE_MODE    _MMU_TLB_ATTR_W
  224. # define TLB_CACHE_MODE         VM_STATE_CACHEABLE_WRITETHROUGH
  226. #else  /* E500_L1_PARITY_RECOVERY */
  228. # define CACHE_LIBRARY_MODE     (CACHE_COPYBACK | CACHE_SNOOP_ENABLE)
  229. # define CAM_DRAM_CACHE_MODE    _MMU_TLB_ATTR_M
  230. # define TLB_CACHE_MODE         VM_STATE_CACHEABLE | VM_STATE_MEM_COHERENCY
  232. #endif
  234. #define INCLUDE_CACHE_SUPPORT
  235. #define USER_D_CACHE_ENABLE
  236. #undef  USER_D_CACHE_MODE
  237. #define USER_D_CACHE_MODE  (CACHE_LIBRARY_MODE)
  238. #define USER_I_CACHE_ENABLE
  239. #undef  USER_I_CACHE_MODE
  240. #define USER_I_CACHE_MODE (CACHE_LIBRARY_MODE)
  242. #define  INCLUDE_L2_CACHE
  243. #undef   INCLUDE_L2_SRAM
  245.   /*
  246.    * If E500_L1_PARITY_RECOVERY is not defined, use local BSP handler.
  247.    * Works for L1 instr cache but not data cache.  Writethrough not needed.
  248.    */
  250. #ifdef E500_L1_PARITY_RECOVERY
  252. # if defined(INCLUDE_CACHE_SUPPORT) && defined(USER_I_CACHE_ENABLE)
  253. #   if (defined(_WRS_VXWORKS_MAJOR) && (_WRS_VXWORKS_MAJOR >= 6))
  254. #     define INCLUDE_L1_IPARITY_HDLR              /* VxWorks 6.x */
  255. #   else  /* _WRS_VXWORKS_MAJOR */
  256. #     define INCLUDE_L1_IPARITY_HDLR_INBSP        /* VxWorks 5.5.x */
  257. #   endif /* _WRS_VXWORKS_MAJOR */
  258. # endif  /* INCLUDE_CACHE_SUPPORT && USER_I_CACHE_ENABLE */
  260. #endif  /* E500_L1_PARITY_RECOVERY */
  262. #define INCLUDE_BRANCH_PREDICTION
  264. #if ((defined(INCLUDE_L2_CACHE)) && (defined(INCLUDE_L2_SRAM)))
  265. #define L2_CACHE_SIZE      L2SIZ_256KB
  266. #define L2_SRAM_SIZE       L2SIZ_256KB
  267. #elif ((defined(INCLUDE_L2_CACHE)) && (!defined(INCLUDE_L2_SRAM)))
  268. #define L2_CACHE_SIZE      L2SIZ_512KB
  269. #define L2_SRAM_SIZE       0         /* Not Used */
  270. #else
  271. #define L2_SRAM_SIZE       L2SIZ_512KB
  272. #define L2_CACHE_SIZE      0         /* Not Used */
  273. #endif
  275. #define L2SRAM_ADDR        0x7FF80000
  276. #define L2SRAM_WINDOW_SIZE 0x80000
  278. /* Disable Support for SPE 64bit registers */
  280. #define INCLUDE_SPE
  282. #define INCLUDE_SYS_HW_INIT_0 /* extended vectors */
  284. /* TSEC is included */
  286. #define INCLUDE_MOT_TSEC_END
  288. #ifdef INCLUDE_MOT_TSEC_END
  289. #define INCLUDE_PRIMARY_TSEC_END
  290. #define INCLUDE_SECONDARY_TSEC_END
  291. #undef INCLUDE_TERTIARY_TSEC_END
  292. #undef INCLUDE_QUARTINARY_TSEC_END
  293. #define INCLUDE_END
  294. #endif /* INCLUDE_MOT_TSEC_END */
  296. /* console is always DUART */
  298. #define INCLUDE_DUART
  300. /* Serial channel and TTY */
  302. #if defined(INCLUDE_DUART)
  303. #  undef  NUM_TTY
  304. #  define NUM_TTY 1
  305. #endif /* INCLUDE_DUART */
  307. /* Clock rates */
  309. #define SYS_CLK_RATE_MIN 1 /* minimum system clock rate */
  310. #define SYS_CLK_RATE_MAX 8000 /* maximum system clock rate */
  311. #define AUX_CLK_RATE_MIN ((CCB_FREQ / 16) / (1 << FIT_DIVIDER_TAP_21)) /* minimum auxiliary clock rate */
  312. #define AUX_CLK_RATE_MAX ((CCB_FREQ / 16) / (1 << FIT_DIVIDER_TAP_10)) /* maximum auxiliary clock rate */
  313. #define AUX_CLK_RATE        ((CCB_FREQ / 16) / (1 << FIT_DIVIDER_TAP_18))
  315. /*
  316.  * Although the support for point to point has been added it is untested
  317.  * with Serial RIO. SImilar was tested on parallel RIO
  318.  */
  320. #ifdef INCLUDE_RAPIDIO_BUS
  322. /* RapidIO information */
  324. #define RAPIDIO_REG_BASE 0xc0000
  325. #define RAPIDIO_BASE   (CCSBAR + RAPIDIO_REG_BASE)
  326. #define RAPIDIO_ADRS   0xc0000000
  327. #define RAPIDIO_SIZE   0x10000000
  328. #define RAPIDIO_BUS_ADRS 0x80000000
  329. #define RAPIDIO_BUS_SIZE 0x10000000
  330. #endif
  332. /* PCI support is available just not defined by default */
  333. #define INCLUDE_PCI
  335. #ifdef  INCLUDE_PCI
  337. #define PCI_MAX_BUS 4
  339. #define EPIC_EX_DFT_POLAR EPIC_INT_ACT_LOW
  341. #define CDS85XX_PCI_1_BUS       1
  342. #define CDS85XX_PCI_2_BUS       2
  343. #define CDS85XX_PCIEX_BUS       3
  345. /* PCI 2 not available on SBC8548 (single 64b PCI bus only) */
  347. #undef  INCLUDE_CDS85XX_SECONDARY_PCI
  349. /* define this MACRO to enable PCI Express */
  350. #define  PCIEX_BUS_MIN   128
  351. #define  PCIEX_BUS_MAX   255
  352. #define  INCLUDE_CDS85XX_PCIEX
  354. /*  cds85xx support dual PCI controllers */
  356. /*
  358. CPU Addr                                  PCI Addr ( PCI1 or PCI2)
  359. PCI_LOCAL_MEM_BUS        -------------------------- PCI_MSTR_MEM_BUS
  360.                          -                        -
  361.                          -                        -
  362. PCI_LOCAL_MEM_BUS +      -------------------------- PCI_MSTR_MEM_BUS +
  363. PCI_LOCAL_MEM_SIZE       -                        - PCI_MSTR_MEM_SIZE
  364.                          -                        -
  365.                          -                        ----- PCI Bridge (for PCI1 only)
  366.                          -                        -     configuration regs
  367.                          -                        -
  368. CPU_PCI_MEM_ADRS  (PCI1) -------------------------- PCI_MEM_ADRS
  369. CPU_PCI_MEM_ADRS2 (PCI2) -                        - PCI_MEM_ADRS2
  370. CPU_PCI_MEM_ADRS3(PCIEX) -------------------------- PCI_MEM_ADRS3
  371.                          -                        -
  372. CPU_PCI_MEMIO_ADRS       -------------------------- PCI_MEMIO_ADRS
  373. CPU_PCI_MEMIO_ADRS2      -                        - PCI_MEMIO_ADRS2
  374. CPU_PCI_MEMIO_ADRS3      -                        - PCI_MEMIO_ADRS3
  375.                          -                        -
  376. CPU_PCI_IO_ADRS  (PCI1)  -------------------------- PCI_IO_ADRS
  377. CPU_PCI_IO_ADRS2 (PCI2)  -                        - PCI_IO_ADRS2
  378. CPU_PCI_IO_ADRS3 (PCIEX) -                        - PCI_IO_ADRS3
  379.                          -                        -
  380. CPU_PCI_IO_ADRS  (PCI1)+ -------------------------- PCI_IO_ADRS +
  381. CPU_PCI_IO_ADRS2 (PCI2)+                            PCI_IO_ADRS2 +
  382. CPU_PCI_IO_ADRS2 (PCI3)                             PCI_IO_ADRS3
  383. CPU_PCI_IO_SIZE          -                        - PCI_IO_SIZE
  384.                          -                        -
  385. */
  387. /* PCI based addresses */
  389. #define PCI_LAW_BASE             0x50000000       /* PCI LAW window */
  390. #define PCI_LAW_SIZE             0x10000000       /* PCI LAW size   */
  392. #define PCI_MEM_SIZE             0x04000000        /* 64 MB */
  393. #define PCI_MEMIO_SIZE           0x04000000        /* 64 MB */
  394. #define PCI_IO_SIZE              0x04000000        /* 64 MB */
  396. #define PCI_MEM_ADRS             (PCI_LAW_BASE)
  397. #define PCI_MEMIO_ADRS           (PCI_MEM_ADRS   + PCI_MEM_SIZE)
  398. #define PCI_IO_ADRS              (PCI_MEMIO_ADRS + PCI_MEMIO_SIZE)
  400. #define PCIEX_LAW_BASE            0x60000000       /* PCI LAW window */
  401. #define PCIEX_LAW_SIZE            0x10000000       /* PCI LAW size   */
  403. #define PCI_MEM_ADRS3            (PCIEX_LAW_BASE)
  404. #define PCI_MEMIO_ADRS3          (PCI_MEM_ADRS3   + PCI_MEM_SIZE)
  405. #define PCI_IO_ADRS3             (PCI_MEMIO_ADRS3 + PCI_MEMIO_SIZE)
  407. #if (PCI_LAW_SIZE == 0x10000000)
  408. #define  PCI_LAW_WIN_SZ          LAWAR_SIZE_256MB
  409. #endif
  411. #if (PCI2_LAW_SIZE == 0x10000000)
  412. #define  PCI2_LAW_WIN_SZ         LAWAR_SIZE_256MB
  413. #endif
  415. #if (PCIEX_LAW_SIZE == 0x10000000)
  416. #define  PCIEX_LAW_WIN_SZ         LAWAR_SIZE_256MB
  417. #endif
  419. #define PCI_MMU_TLB_SZ           _MMU_TLB_SZ_256M
  421. #if (PCI_MEM_SIZE == 0x04000000)
  422. #define PCI_MEM_SIZE_MASK        PCI_ATTR_WS_64M
  423. #endif
  425. #if (PCI_MEMIO_SIZE == 0x04000000)
  426. #define PCI_MEMIO_SIZE_MASK      PCI_ATTR_WS_64M
  427. #endif
  429. #if (PCI_IO_SIZE == 0x04000000)
  430. #define PCI_IO_SIZE_MASK         PCI_ATTR_WS_64M
  431. #endif
  433. #define PCI_BRIDGE_PIMMR_BASE_ADRS  0x40000000
  435. /* just 1:1 mapping */
  437. /* PCI 1 */
  439. #define CPU_PCI_MEM_ADRS          PCI_MEM_ADRS
  440. #define CPU_PCI_MEMIO_ADRS        PCI_MEMIO_ADRS
  441. #define CPU_PCI_IO_ADRS           PCI_IO_ADRS
  443. /* PCI 2 */
  445. #define CPU_PCI_MEM_ADRS2         PCI_MEM_ADRS2
  446. #define CPU_PCI_MEMIO_ADRS2       PCI_MEMIO_ADRS2
  447. #define CPU_PCI_IO_ADRS2          PCI_IO_ADRS2
  449. /* PCI Express */
  451. #define CPU_PCI_MEM_ADRS3         PCI_MEM_ADRS3
  452. #define CPU_PCI_MEMIO_ADRS3       PCI_MEMIO_ADRS3
  453. #define CPU_PCI_IO_ADRS3          PCI_IO_ADRS3
  455. #define CPU_PCI_MEM_SIZE          PCI_MEM_SIZE
  456. #define CPU_PCI_MEMIO_SIZE        PCI_MEMIO_SIZE
  457. #define CPU_PCI_IO_SIZE           PCI_IO_SIZE
  459. /* CPU from PCI bus */
  461. #define PCI_MSTR_MEM_BUS           0x00000000
  462. #define PCI_MSTR_MEM_SIZE          0x40000000 /* 1G */
  464. /* CPU Address that is visible from PCI */
  466. #define PCI_LOCAL_MEM_BUS         0x00000000
  467. #define PCI_LOCAL_MEM_SIZE        PCI_MSTR_MEM_SIZE
  468. #define PCI_LOCAL_MEM_SIZE_MASK   PCI_ATTR_WS_1G
  470. #define INCLUDE_PCI_AUTOCONF
  472. #ifndef PCI_CFG_TYPE
  473. #   ifdef INCLUDE_PCI_AUTOCONF
  474. #      define PCI_CFG_TYPE PCI_CFG_AUTO
  475. #   else
  476. #      define PCI_CFG_TYPE PCI_CFG_FORCE
  477. #   endif /* INCLUDE_PCI_AUTOCONF */
  478. #endif /* PCI_CFG_TYPE */
  480. #endif /* INCLUDE_PCI */
  482. #ifdef INCLUDE_PCI
  484. /* Intel 8254x support */
  485. #ifdef INCLUDE_GEI8254X_END
  486.  #define INCLUDE_PRIMARY_GEI_END
  487.  #undef INCLUDE_SECONDARY_GEI_END
  488.   #ifndef INCLUDE_END
  489.      #define INCLUDE_END
  490.   #endif  /* INCLUDE_END */
  491. #endif /* INCLUDE_GEI8254X_END */
  493. #endif /* INCLUDE_PCI */
  495. /* Shared memory is set up for Serial RIO but is untested */
  497. #if defined(INCLUDE_SM_COMMON)
  498. #   define INCLUDE_SMEND
  499. #   define INCLUDE_SM_NET
  500. #   define INCLUDE_BSD
  501. #   define INCLUDE_SM_NET_SHOW
  502. #   define INCLUDE_NET_DRV
  503. #   define INCLUDE_NET_LIB
  504. #   ifdef  STANDALONE
  505. #          define STANDALONE_NET
  506. #   endif  /* STANDALONE */
  509. /*
  510.  * Changing SM_OFF_BOARD to TRUE also requires changing
  511.  * SM_ANCHOR_ADRS and SM_MEM_ADRS appropriately.
  512.  */
  514. #define SM_OFF_BOARD    FALSE
  516. #define INCLUDE_SM_SEQ_ADDR
  517. #undef SM_TAS_TYPE
  518. #define SM_TAS_TYPE SM_TAS_HARD
  520. /*
  521.  * INCLUDE_SM_NET and INCLUDE_SM_SEQ_ADDR are the shared memory backplane
  522.  * driver and the auto address setup which are excluded by default.
  523.  * To exclude them, uncomment the following lines:
  524.  *
  525.  * #define INCLUDE_SM_NET
  526.  * #define INCLUDE_SM_SEQ_ADDR
  527.  */
  529. #ifndef _ASMLANGUAGE
  530. IMPORT UINT32 rioHostAdrs;
  532. #undef  SM_ANCHOR_ADRS
  533. #define SM_ANCHOR_ADRS  ((sysProcNumGet() == 0) ? 
  534.         ((char*) (LOCAL_MEM_LOCAL_ADRS + SM_ANCHOR_OFFSET)) : 
  535.         ((char*) (rioHostAdrs + SM_ANCHOR_OFFSET)))
  537. #endif
  539. #define SM_INT_TYPE SM_INT_BUS  /* or SM_INT_NONE */
  541. #define SM_MEM_ADRS 0x00010000 /* Start of actual SM region */
  542. #define SM_MEM_SIZE 0x00070000
  543. #define SM_OBJ_MEM_ADRS (SM_MEM_ADRS+SM_MEM_SIZE) /* SM Objects pool */
  544. #define SM_OBJ_MEM_SIZE 0x00040000
  546. #define SM_INT_ARG1   46 /*EPIC_SR_IN_DB1_INT_VEC*/
  547. #define SM_INT_ARG2   46 /*EPIC_SR_IN_DB1_INT_VEC*/
  548. #define SM_INT_ARG3   1
  551. #define SM_TIPC_ADRS_DEFAULT    ((int) SM_OBJ_MEM_ADRS + SM_OBJ_MEM_SIZE)
  552. #define SM_TIPC_ADRS            SM_TIPC_ADRS_DEFAULT
  553. #define SM_TIPC_SIZE_DEFAULT    0x00020000
  554. #define SM_TIPC_SIZE            SM_TIPC_SIZE_DEFAULT /* SM TIPC pool size  */
  556. #undef IPFORWARDING_CFG
  557. #define IPFORWARDING_CFG        TRUE
  559. #endif /* defined(INCLUDE_SM_NET) */
  562. /*
  563.  * Set the Carrier Card's SW2[12]=00 for the following configuration,
  564.  * the bootrom would be in the last 1 MB of flash0, and UBOOT would still
  565.  * be in the flash 1.
  566.  */
  568. #define FLASH_WINDOW_SIZE               0x08000000
  569. #define CDS85XX_FLASH_RESERVED_SIZE     0x00100000
  571. /* LBC CS0 - flash 0 - 64MB, 16-bit flash - default for bootrom */
  573. #define FLASH0_BASE_ADRS                 0xf8000000
  574. #define FLASH0_ADRS_MASK                 0xf8000000
  575. #define FLASH0_SIZE                      0x08000000
  577. /* LBC CS1 - flash 1 - 64MB, 16-bit flash */
  579. #define FLASH1_BASE_ADRS                 0xf0000000
  580. #define FLASH1_ADRS_MASK                 0xf8000000
  581. #define FLASH1_SIZE                      0x08000000
  584. /* LBC CS2 - Alphanumeric LED Display */
  585. #define ALPHA_LED_BASE_ADRS             0xe8000000
  586. #define ALPHA_LED_ADRS_MASK             0xe8000000
  587. #define ALPHA_LED_SIZE                  0x01000000
  589. /* Memory addresses */
  591. #define INCLUDE_DDR_SDRAM
  593. /* NOTE this should match the LAWAR SIZE in romInit for the chosen SDRAM */
  595. #define LOCAL_MEM_SIZE          0x20000000  /* 256/512 Mbyte memory available */
  596. #define LOCAL_MEM_LOCAL_ADRS    0x00000000  /* Base of RAM */
  598. #define DDR_SDRAM_LOCAL_ADRS       LOCAL_MEM_LOCAL_ADRS
  599. #define DDR_SDRAM_LOCAL_SIZE       LOCAL_MEM_SIZE
  600. #define DDR_SDRAM_LOCAL_ADRS_END   (DDR_SDRAM_LOCAL_ADRS + DDR_SDRAM_LOCAL_SIZE)
  602. #ifdef INCLUDE_MMU_BASIC
  604. #define INCLUDE_AIM_MMU_CONFIG
  605. #define INCLUDE_MMU_OPTIMIZE
  607. #define INCLUDE_AIM_MMU_SHOW
  609. #define INCLUDE_AIM_MMU_MEM_POOL_CONFIG
  611. /*
  612.  * The following parameters are to configure initial memory usage for
  613.  * page table and region tables and in event of running out the increment
  614.  * of memory allocation and is specified as a number of MMU pages (4KByte
  615.  * blocks).
  616.  */
  618. #define AIM_MMU_INIT_PT_NUM 0x40
  619. #define AIM_MMU_INIT_PT_INCR 0x20
  620. #define AIM_MMU_INIT_RT_NUM 0x10
  621. #define AIM_MMU_INIT_RT_INCR 0x10
  623. /* This write protects the page tables */
  625. #define INCLUDE_AIM_MMU_PT_PROTECTION
  627. /*
  628.  * INCLUDE_LOCK_TEXT_SECTION Requires use of CAM entries which can
  629.  * possibly be already used in sysStaticTlbDesc. Also the larger the
  630.  * page size that can be used the less CAM entries required so aligning
  631.  * RAM_LOW_ADRS on a large page size boundary is usually necessary.
  632.  * Locking the text section should increase performance because no
  633.  * Instruction TLB misses are taken within the text section.
  634.  */
  636. #define INCLUDE_LOCK_TEXT_SECTION
  637. #undef INCLUDE_LOCK_TEXT_SECTION
  638. #undef INCLUDE_PAGE_SIZE_OPTIMIZATION /* Not available for 85XX */
  640. #endif /* INCLUDE_MMU_BASIC */
  642. /*
  643.  * Default power management mode - selected via vxPowerModeSet() in
  644.  * sysHwInit().
  645.  */
  647. #define DEFAULT_POWER_MGT_MODE  VX_POWER_MODE_DISABLE
  649. #define INCLUDE_CTORS_DTORS
  651. /*
  652.  * Using software FP support. Athough task based 32 bit HW_FP is allowed
  653.  * no optimised libraries are available. The kernel doesn't execute any hw
  654.  * fp instructions
  655.  */
  657. #undef  INCLUDE_HW_FP
  658. #undef  INCLUDE_PPC_FPU
  659. #define INCLUDE_SW_FP
  661. /*
  662.  * The constants ROM_XXX_ADRS, ROM_SIZE, and RAM_XXX_ADRS are defined
  663.  * in both config.h and Makefile.  All definitions for these constants
  664.  * must be identical.
  665.  */
  667. #ifndef RAM_LOW_ADRS
  668. #define RAM_LOW_ADRS 0x00100000
  669. #endif  /* RAM_LOW_ADRS */
  671. #ifndef RAM_HIGH_ADRS
  672. #define RAM_HIGH_ADRS 0x04000000
  673. #endif  /* RAM_HIGH_ADRS */
  675. #define ROM_TEXT_ADRS 0xFFF00100
  676. #define ROM_BASE_ADRS 0xFFF00000
  677. #define ROM_SIZE      0x00100000
  679. #define USER_RESERVED_MEM 0x000000
  681. #define INCLUDE_SYSLED
  683. #ifndef MAX_MAC_DEVS
  684. #   define MAX_MAC_DEVS     1
  685. #endif
  687. #ifdef INCLUDE_END
  689. #   define ETHERNET_MAC_HANDLER
  691. #   define BRCM_ENET0       0x00 /* BRCM specific portion of MAC (MSB->LSB) */
  692. #   define BRCM_ENET1       0x10
  693. #   define BRCM_ENET2       0x18
  695. #   define CUST_ENET3_0     0xA0    /* Customer portion of MAC address */
  696. #   define CUST_ENET3_1     0xA1
  697. #   define CUST_ENET3_2     0xA2
  698. #   define CUST_ENET3_3     0xA3
  699. #   define CUST_ENET4       0xAA
  700. #   define CUST_ENET5       0xA0
  702. #   define MAX_MAC_ADRS     4
  703. #   define MAC_ADRS_LEN     6
  705. #   define ENET_DEFAULT     0x18100000 /* BRCM fixed MAC addr; see WR_ENETx */
  707. #endif
  709. /* add TFFS as boot device */
  710. #undef INCLUDE_TFFS
  712. #ifdef INCLUDE_TFFS
  713. #   define INCLUDE_TFFS_MOUNT
  714. #   define INCLUDE_TFFS_SHOW
  715. #endif
  717. #ifdef INCLUDE_TFFS
  718. #   ifndef INCLUDE_DOSFS
  719. #       define INCLUDE_DOSFS        /* file system to be used */
  720. #   endif   /* INCLUDE_DOSFS */
  721. #endif  /* INCLUDE_TFFS */
  723. #define INCLUDE_FLASH
  724. #ifdef INCLUDE_FLASH
  725. #define INCLUDE_FLASH_BOOT
  726. #define INCLUDE_DOSFS
  727. #endif
  729. /* Use DOS File System */
  730. #ifdef INCLUDE_DOSFS
  731. #   define  INCLUDE_DOSFS_MAIN
  732. #   define  INCLUDE_DOSFS_CACHE
  733. #   define  INCLUDE_DOSFS_FAT
  734. # define INCLUDE_DOSFS_FMT
  735. # define INCLUDE_DOSFS_DIR_FIXED
  736. #   define  INCLUDE_DOSFS_DIR_VFAT
  737. #   define  INCLUDE_DISK_UTIL
  738. #endif  /* INCLUDE_DOSFS */
  740. #if !defined(PRJ_BUILD)
  741. /* configuration for bootrom */
  742. #   define INCLUDE_ERF
  743. #   define INCLUDE_XBD
  744. #   define INCLUDE_XBD_BLK_DEV
  745. #   define INCLUDE_FS_MONITOR
  746. #   define INCLUDE_FS_EVENT_UTIL
  747. #   define INCLUDE_DEVICE_MANAGER
  748. #endif
  750. #ifdef __cplusplus
  751.     }
  752. #endif /* __cplusplus */
  754. #endif  /* INCconfigh */
  756. #if defined(PRJ_BUILD)
  757.     #include "prjParams.h"
  758. #endif /* PRJ_BUILD */