开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
mot85xxPci.h
资源名称：mpc8548.rar　[点击查看]
上传用户：dqzhongke1
上传日期：2022-06-26
资源大小：667k
文件大小：10k
源码类别：

VxWorks

开发平台：

C/C++

mot85xxPci.h：源码内容
  1. /* mot85xxPci.h - Wind River SBC8548 PCI Bridge setup header file */
  3. /*
  4.  * Copyright (c) 2005-2006 Wind River Systems, Inc.
  5.  *
  6.  * The right to copy, distribute, modify or otherwise make use
  7.  * of this software may be licensed only pursuant to the terms
  8.  * of an applicable Wind River license agreement.
  9.  */
  11. /*
  12. modification history
  13. --------------------
  14. 01b,27jan06,dtr  Tidyup.
  15. 01a,04jul02,dtr  File created from cds85xx/01d.
  16. */
  18. #ifndef _INCmot85xxPcih
  19. #define _INCmot85xxPcih
  21. #ifdef __cplusplus
  22.     extern "C" {
  23. #endif /* __cplusplus */
  26. #define COMMAND_REGISTER_OFFSET         0x4
  27. #define COMMAND_REGISTER_WIDTH          0x2
  28. #define BRIDGE_BAR0_OFFSET              0x10
  29. #define BRIDGE_BAR0_WIDTH               0x4
  31. /* PCI 1 configuration space reg and int ack */
  33. #define PCI_CFG_ADR_REG        (CCSBAR + 0x8000)
  34. #define PCI_CFG_DATA_REG       (CCSBAR + 0x8004)
  35. #define PCI_INT_ACK            (CCSBAR + 0x8008)
  37. /* PCI 2 configuration space reg and int ack */
  39. #define PCI2_CFG_ADR_REG        (CCSBAR + 0x9000)
  40. #define PCI2_CFG_DATA_REG       (CCSBAR + 0x9004)
  41. #define PCI2_INT_ACK            (CCSBAR + 0x9008)
  43. /* PCI Express configuration space reg and int ack */
  45. #define PCIEX_CFG_ADR_REG        (CCSBAR + 0xA000)
  46. #define PCIEX_CFG_DATA_REG       (CCSBAR + 0xA004)
  48. /* PCI 1 Outbound translation registers */
  50. #undef CVPUINT32
  51. #define CVPUINT32(base,addr)  (CAST(VUINT32 *)((base) + (addr)))
  53. #define PCI_OUTBOUND_TRANS_ADRS_REG0(base)  CVPUINT32(base, 0x8c00)
  54. #define PCI_OUTBOUND_TRANS_ADRS_REG1(base)  CVPUINT32(base, 0x8c20)
  55. #define PCI_OUTBOUND_TRANS_ADRS_REG2(base)  CVPUINT32(base, 0x8c40)
  56. #define PCI_OUTBOUND_TRANS_ADRS_REG3(base)  CVPUINT32(base, 0x8c60)
  57. #define PCI_OUTBOUND_TRANS_ADRS_REG4(base)  CVPUINT32(base, 0x8c80)
  58. #define PCI_OUTBOUND_TRANS_EXT_ADRS_REG0(base) CVPUINT32(base, 0x8c04)
  59. #define PCI_OUTBOUND_TRANS_EXT_ADRS_REG1(base) CVPUINT32(base, 0x8c24)
  60. #define PCI_OUTBOUND_TRANS_EXT_ADRS_REG2(base) CVPUINT32(base, 0x8c44)
  61. #define PCI_OUTBOUND_TRANS_EXT_ADRS_REG3(base) CVPUINT32(base, 0x8c64)
  62. #define PCI_OUTBOUND_TRANS_EXT_ADRS_REG4(base) CVPUINT32(base, 0x8c84)
  63. #define PCI_OUTBOUND_BASE_ADRS_REG0(base) CVPUINT32(base, 0x8c08)
  64. #define PCI_OUTBOUND_BASE_ADRS_REG1(base) CVPUINT32(base, 0x8c28)
  65. #define PCI_OUTBOUND_BASE_ADRS_REG2(base) CVPUINT32(base, 0x8c48)
  66. #define PCI_OUTBOUND_BASE_ADRS_REG3(base) CVPUINT32(base, 0x8c68)
  67. #define PCI_OUTBOUND_BASE_ADRS_REG4(base) CVPUINT32(base, 0x8c88)
  69. /* Outbound attributes register definitions */
  71. #define PCI_OUTBOUND_ATTR_REG0(base)     CVPUINT32(base, 0x8c10)
  72. #define PCI_OUTBOUND_ATTR_REG1(base)     CVPUINT32(base, 0x8c30)
  73. #define PCI_OUTBOUND_ATTR_REG2(base)     CVPUINT32(base, 0x8c50)
  74. #define PCI_OUTBOUND_ATTR_REG3(base)     CVPUINT32(base, 0x8c70)
  75. #define PCI_OUTBOUND_ATTR_REG4(base)     CVPUINT32(base, 0x8c90)
  77. /* PCI 2 Outbound translation registers */
  79. #define PCI2_OUTBOUND_TRANS_ADRS_REG0(base)  CVPUINT32(base, 0x9c00)
  80. #define PCI2_OUTBOUND_TRANS_ADRS_REG1(base)  CVPUINT32(base, 0x9c20)
  81. #define PCI2_OUTBOUND_TRANS_ADRS_REG2(base)  CVPUINT32(base, 0x9c40)
  82. #define PCI2_OUTBOUND_TRANS_ADRS_REG3(base) CVPUINT32(base, 0x9c60)
  83. #define PCI2_OUTBOUND_TRANS_ADRS_REG4(base)  CVPUINT32(base, 0x9c80)
  84. #define PCI2_OUTBOUND_TRANS_EXT_ADRS_REG0(base) CVPUINT32(base, 0x9c04)
  85. #define PCI2_OUTBOUND_TRANS_EXT_ADRS_REG1(base) CVPUINT32(base, 0x9c24)
  86. #define PCI2_OUTBOUND_TRANS_EXT_ADRS_REG2(base) CVPUINT32(base, 0x9c44)
  87. #define PCI2_OUTBOUND_TRANS_EXT_ADRS_REG3(base) CVPUINT32(base, 0x9c64)
  88. #define PCI2_OUTBOUND_TRANS_EXT_ADRS_REG4(base) CVPUINT32(base, 0x9c84)
  89. #define PCI2_OUTBOUND_BASE_ADRS_REG0(base) CVPUINT32(base, 0x9c08)
  90. #define PCI2_OUTBOUND_BASE_ADRS_REG1(base) CVPUINT32(base, 0x9c28)
  91. #define PCI2_OUTBOUND_BASE_ADRS_REG2(base) CVPUINT32(base, 0x9c48)
  92. #define PCI2_OUTBOUND_BASE_ADRS_REG3(base) CVPUINT32(base, 0x9c68)
  93. #define PCI2_OUTBOUND_BASE_ADRS_REG4(base) CVPUINT32(base, 0x9c88)
  95. /* Outbound attributes register definitions */
  97. #define PCI2_OUTBOUND_ATTR_REG0(base) CVPUINT32(base, 0x9c10)
  98. #define PCI2_OUTBOUND_ATTR_REG1(base) CVPUINT32(base, 0x9c30)
  99. #define PCI2_OUTBOUND_ATTR_REG2(base) CVPUINT32(base, 0x9c50)
  100. #define PCI2_OUTBOUND_ATTR_REG3(base) CVPUINT32(base, 0x9c70)
  101. #define PCI2_OUTBOUND_ATTR_REG4(base) CVPUINT32(base, 0x9c90)
  103. /* PCI Express Outbound translation registers */
  105. #define PCIEX_OUTBOUND_TRANS_ADRS_REG0(base)     CVPUINT32(base, 0xac00)
  106. #define PCIEX_OUTBOUND_TRANS_ADRS_REG1(base)     CVPUINT32(base, 0xac20)
  107. #define PCIEX_OUTBOUND_TRANS_ADRS_REG2(base)     CVPUINT32(base, 0xac40)
  108. #define PCIEX_OUTBOUND_TRANS_ADRS_REG3(base)     CVPUINT32(base, 0xac60)
  109. #define PCIEX_OUTBOUND_TRANS_ADRS_REG4(base)     CVPUINT32(base, 0xac80)
  110. #define PCIEX_OUTBOUND_TRANS_EXT_ADRS_REG0(base)     CVPUINT32(base, 0xac04)
  111. #define PCIEX_OUTBOUND_TRANS_EXT_ADRS_REG1(base)     CVPUINT32(base, 0xac24)
  112. #define PCIEX_OUTBOUND_TRANS_EXT_ADRS_REG2(base)     CVPUINT32(base, 0xac44)
  113. #define PCIEX_OUTBOUND_TRANS_EXT_ADRS_REG3(base)     CVPUINT32(base, 0xac64)
  114. #define PCIEX_OUTBOUND_TRANS_EXT_ADRS_REG4(base)     CVPUINT32(base, 0xac84)
  115. #define PCIEX_OUTBOUND_BASE_ADRS_REG0(base)     CVPUINT32(base, 0xac08)
  116. #define PCIEX_OUTBOUND_BASE_ADRS_REG1(base)     CVPUINT32(base, 0xac28)
  117. #define PCIEX_OUTBOUND_BASE_ADRS_REG2(base)     CVPUINT32(base, 0xac48)
  118. #define PCIEX_OUTBOUND_BASE_ADRS_REG3(base)     CVPUINT32(base, 0xac68)
  119. #define PCIEX_OUTBOUND_BASE_ADRS_REG4(base)     CVPUINT32(base, 0xac88)
  121. /* Outbound attributes register definitions */
  123. #define PCIEX_OUTBOUND_ATTR_REG0(base)     CVPUINT32(base, 0xac10)
  124. #define PCIEX_OUTBOUND_ATTR_REG1(base)     CVPUINT32(base, 0xac30)
  125. #define PCIEX_OUTBOUND_ATTR_REG2(base)     CVPUINT32(base, 0xac50)
  126. #define PCIEX_OUTBOUND_ATTR_REG3(base)     CVPUINT32(base, 0xac70)
  127. #define PCIEX_OUTBOUND_ATTR_REG4(base)     CVPUINT32(base, 0xac90)
  129. /* Outbound/Inbound Comparison mask register defines */
  131. #define PCI_WINDOW_ENABLE_BIT 0x80000000
  132. #define PCI_ATTR_BS_BIT       0x40000000
  133. #define PCI_OUT_ATTR_RTT_MEM      0x00040000
  134. #define PCI_OUT_ATTR_RTT_IO       0x00080000
  135. #define PCI_OUT_ATTR_WTT_MEM      0x00004000
  136. #define PCI_OUT_ATTR_WTT_IO       0x00008000
  137. #define PCI_ATTR_WS_4K       0x0000000B
  138. #define PCI_ATTR_WS_8K       0x0000000c
  139. #define PCI_ATTR_WS_16K      0x0000000D
  140. #define PCI_ATTR_WS_32K      0x0000000E
  141. #define PCI_ATTR_WS_64K      0x0000000F
  142. #define PCI_ATTR_WS_128K     0x00000010
  143. #define PCI_ATTR_WS_256K     0x00000011
  144. #define PCI_ATTR_WS_512K     0x00000012
  145. #define PCI_ATTR_WS_1M       0x00000013
  146. #define PCI_ATTR_WS_2M       0x00000014
  147. #define PCI_ATTR_WS_4M       0x00000015
  148. #define PCI_ATTR_WS_8M       0x00000016
  149. #define PCI_ATTR_WS_16M      0x00000017
  150. #define PCI_ATTR_WS_32M      0x00000018
  151. #define PCI_ATTR_WS_64M      0x00000019
  152. #define PCI_ATTR_WS_128M     0x0000001a
  153. #define PCI_ATTR_WS_256M     0x0000001b
  154. #define PCI_ATTR_WS_512M     0x0000001c
  155. #define PCI_ATTR_WS_1G       0x0000001d
  156. #define PCI_ATTR_WS_2G       0x0000001e
  157. #define PCI_ATTR_WS_4G       0x0000001f
  158. #define PCI_IN_ATTR_TGI_LM   0x00f00000
  159. #define PCI_IN_ATTR_TGI_RIO  0x00c00000
  160. #define PCI_IN_ATTR_RTT_RIO_READ 0x00040000
  161. #define PCI_IN_ATTR_RTT_LM_READ_NO_SNOOP 0x00040000
  162. #define PCI_IN_ATTR_RTT_LM_READ_SNOOP 0x00050000
  163. #define PCI_IN_ATTR_RTT_LM_READ_UNLOCK_L2_CACHE_LINE 0x00070000
  164. #define PCI_IN_ATTR_RTT_LM_WRITE_NO_SNOOP 0x00004000
  165. #define PCI_IN_ATTR_RTT_LM_WRITE_SNOOP 0x00005000
  166. #define PCI_IN_ATTR_RTT_LM_WRITE_ALLOC_L2_CACHE_LINE 0x00006000
  167. #define PCI_IN_ATTR_RTT_LM_WRITE_ALLOC_LOCK_L2_CACHE_LINE 0x00007000
  169. #define PCI_SNOOP_ENABLE        0x40000000
  170. #define PCI_PREFETCHABLE        0x20000000
  172. /* PCI 1 Inbound translation registers */
  174. #define PCI_INBOUND_TRANS_ADRS_REG3(base)     CVPUINT32(base, 0x8DA0)
  175. #define PCI_INBOUND_TRANS_EXT_ADRS_REG3(base) CVPUINT32(base, 0x8DA4)
  176. #define PCI_INBOUND_BASE_ADRS_REG3(base)      CVPUINT32(base, 0x8DA8)
  177. #define PCI_INBOUND_ATTR_REG3(base)           CVPUINT32(base, 0x8DB0)
  178. #define PCI_INBOUND_TRANS_ADRS_REG2(base)     CVPUINT32(base, 0x8DC0)
  179. #define PCI_INBOUND_BASE_ADRS_REG2(base)      CVPUINT32(base, 0x8DC8)
  180. #define PCI_INBOUND_ATTR_REG2(base)           CVPUINT32(base, 0x8DD0)
  181. #define PCI_INBOUND_TRANS_ADRS_REG1(base)     CVPUINT32(base, 0x8DE0)
  182. #define PCI_INBOUND_BASE_ADRS_REG1(base)      CVPUINT32(base, 0x8DE8)
  183. #define PCI_INBOUND_ATTR_REG1(base)           CVPUINT32(base, 0x8DF0)
  185. /* PCI 2 Inbound translation registers */
  187. #define PCI2_INBOUND_TRANS_ADRS_REG3(base)     CVPUINT32(base, 0x9DA0)
  188. #define PCI2_INBOUND_TRANS_EXT_ADRS_REG3(base) CVPUINT32(base, 0x9DA4)
  189. #define PCI2_INBOUND_BASE_ADRS_REG3(base)      CVPUINT32(base, 0x9DA8)
  190. #define PCI2_INBOUND_ATTR_REG3(base)           CVPUINT32(base, 0x9DB0)
  191. #define PCI2_INBOUND_TRANS_ADRS_REG2(base)     CVPUINT32(base, 0x9DC0)
  192. #define PCI2_INBOUND_BASE_ADRS_REG2(base)      CVPUINT32(base, 0x9DC8)
  193. #define PCI2_INBOUND_ATTR_REG2(base)           CVPUINT32(base, 0x9DD0)
  194. #define PCI2_INBOUND_TRANS_ADRS_REG1(base)     CVPUINT32(base, 0x9DE0)
  195. #define PCI2_INBOUND_BASE_ADRS_REG1(base)      CVPUINT32(base, 0x9DE8)
  196. #define PCI2_INBOUND_ATTR_REG1(base)           CVPUINT32(base, 0x9DF0)
  198. /* PCI Express Inbound translation registers */
  200. #define PCIEX_INBOUND_TRANS_ADRS_REG3(base)     CVPUINT32(base, 0xaDA0)
  201. #define PCIEX_INBOUND_TRANS_EXT_ADRS_REG3(base) CVPUINT32(base, 0xaDA4)
  202. #define PCIEX_INBOUND_BASE_ADRS_REG3(base)      CVPUINT32(base, 0xaDA8)
  203. #define PCIEX_INBOUND_ATTR_REG3(base)           CVPUINT32(base, 0xaDB0)
  204. #define PCIEX_INBOUND_TRANS_ADRS_REG2(base)     CVPUINT32(base, 0xaDC0)
  205. #define PCIEX_INBOUND_BASE_ADRS_REG2(base)      CVPUINT32(base, 0xaDC8)
  206. #define PCIEX_INBOUND_ATTR_REG2(base)           CVPUINT32(base, 0xaDD0)
  207. #define PCIEX_INBOUND_TRANS_ADRS_REG1(base)     CVPUINT32(base, 0xaDE0)
  208. #define PCIEX_INBOUND_BASE_ADRS_REG1(base)      CVPUINT32(base, 0xaDE8)
  209. #define PCIEX_INBOUND_ATTR_REG1(base)           CVPUINT32(base, 0xaDF0)
  211. /* PCI 1 error Registers */
  213. #define PCI_ERROR_DETECT_REG             0x8e00
  214. #define PCI_ERROR_CAPTURE_DISABLE_REG    0x8e04
  215. #define PCI_ERROR_ENABLE_REG             0x8e08
  216. #define PCI_ERROR_ATTR_CAPTURE_REG       0x8e0c
  217. #define PCI_ERROR_ADRS_CAPTURE_REG       0x8e10
  218. #define PCI_ERROR_EXT_ADRS_CAPTURE_REG   0x8e14
  219. #define PCI_ERROR_DATA_LOW_CAPTURE_REG   0x8e18
  220. #define PCI_ERROR_DATA_HIGH_CAPTURE_REG  0x8e1c
  221. #define PCI_ERROR_GASKET_TIMER_REG       0x8e20
  223. /* Command status register defines */
  225. #define BUS_MASTER_ENABLE_BIT   0x4
  226. #define MEMORY_SPACE_ACCESS_ENABLE_BIT 0x2
  228. #ifdef __cplusplus
  229.     }
  230. #endif /* __cplusplus */
  232. #endif /* _INCmot85xxPcih */