开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VxWorks > 查看源码
romMipsInit.s
资源名称：idt438.rar　[点击查看]
上传用户：yingyi0918
上传日期：2022-06-26
资源大小：214k
文件大小：11k
源码类别：

VxWorks

开发平台：

C/C++

romMipsInit.s：源码内容
  1.  /* romMipsInit.s - MIPS ROM initialization module   */
  3. /* Copyright 2001-2002 Wind River Systems, Inc. */
  4.     .data
  5.     .globl  copyright_wind_river
  7. /*
  8.  * This file has been developed or significantly modified by the
  9.  * MIPS Center of Excellence Dedicated Engineering Staff.
  10.  * This notice is as per the MIPS Center of Excellence Master Partner
  11.  * Agreement, do not remove this notice without checking first with
  12.  * WR/Platforms MIPS Center of Excellence engineering management.
  13.  */
  15. /*
  16. modification history
  17. --------------------
  18. 01h,07jun02,jmt  Modified to add override of exception table
  19. 01g,18jan02,tlc  Add .set noreorder to ROM vector section.
  20. 01f,05sep01,tlc  Revise boot vector table.
  21. 01e,16jul01,tlc  Add CofE copyright.
  22. 01d,18jun01,tlc  Add relocation to KSEG0 for cached ROMS.  Add sysLedErr()
  23.  routine.
  24. 01c,14jun01,tlc  Remove definition of WBFL.
  25. 01b,13jun01,tlc  Use INITIAL_SR macro to initialize the Status Register.
  26. 01a,12jun01,tlc  Add MACRO to perform initial configuration of CONFIG
  27.  register.
  29. */
  31. /*
  32. DESCRIPTION
  33. This module contains the common MIPS entry code for the VxWorks bootrom.
  34. The entry point romInit, is the first code executed on power-up.  All MIPS
  35. BSPs can utilize this source code for the romInit routine.  To do so 
  36. requires the following steps.
  38. 1) Determine if the CONFIG_INIT macro is suitable for the target BSP.  It
  39.    simply loads the macro INITIAL_CFG into the CONFIG register.  BSPs
  40.    requiring other means of CONFIG register initialization should #define
  41.    an alternative CONFIG_INIT macro in their romInit.s files.
  42. 2) Determine if the CONFIG1_INIT macro is suitable for the target BSP. Some
  43.    MIPS targets have a CONFIG 1 coprocessor register that must be initialized
  44.    in romInit.s.  The default simply performs a noop.  BSPs requiring CONFIG 1
  45.    initialization should #define an alternative CONFIG1_INIT macro in their
  46.    romInit.s files.
  47. 3) Determine if the default vector table is suitable for the target BSP.  Some
  48.    MIPS targets have a larger vector table or different vector requirements.
  49.    To create a different vector table, define the MIPS_VECTOR_TABLE macro in
  50.    romInit.s.  The macro should be of the form:
  51.       #define MIPS_VECTOR_TABLE
  52.       RVECENT(__romInit,0)       /@ PROM entry point @/ 
  53.       RVECENT(romReboot,1)       /@ software reboot @/ 
  54.       RVECENT(romReserved,2) 
  55.       RVECENT(romReserved,3) 
  56.       ...
  57.    If no MIPS_VECTOR_TABLE macro is defined, the default table is included.
  58. 4) Create a routine, sysMemInit(), which is called by the common romInit()
  59.    routine and initializes memory for the system.  This routine should be
  60.    placed in the BSP's romInit.s file.
  61. 5) Create a routine, sysCacheInit(), which is called by the common romInit()
  62.    routine and initializes memory for the system.  This routine should be
  63.    placed in the BSP's romInit.s file.
  64. 6) Create a macro, INITIAL_SR, which defines the initial Status Register
  65.    value for the system.  This may be placed in <bsp>.h.
  66. 7) Include the file "romMipsInit.s" at the *top* of the BSP's romInit.s file;
  67.    just after header and macro definitions.
  68. */
  70. /* 
  71.  * Configure the CONFIG register
  72.  * 
  73.  * This macro configures the config register using the INITIAL_CFG
  74.  * value in <bsp>.h.
  75.  *
  76.  * NOTE: This macro may have already been defined by the BSP.
  77.  */
  78.  
  79. #ifndef CONFIG_INIT
  80. #define CONFIG_INIT 
  81. mfc0 t0, C0_CONFIG ;    
  82. HAZARD_CP_READ ;    
  83. and t0, ~0x07 ;    
  84. or t0, KSEG0_CACHE_MODE;
  85. mtc0 t0, C0_CONFIG ;    
  86. HAZARD_CP_WRITE
  87. #endif
  88.  
  89.  
  91. /* Configure the CONFIG 1 register
  92.  *
  93.  * This macro configures the config 1 register available on only
  94.  * some MIPS devices.  The default macro performs no operation.
  95.  *
  96.  * NOTE: This macro may have already been defined by the BSP.
  97.  */
  98.  
  99. #ifndef CONFIG1_INIT
  100. #define CONFIG1_INIT ssnop
  101. #endif
  102.     
  103. /* Relocate an address.
  104.  * 
  105.  * This macro is used to call routines from romInit() that are
  106.  * outside the romInit.s file. This routine trashes the ra
  107.  * register.
  108.  *
  109.  * NOTE: This macro may have already been defined by the BSP.
  110.  */
  111.  
  112. #ifndef RELOC
  113. #define RELOC(toreg,address)      
  114. bal 9f              ; 
  115. 9: ; 
  116. la toreg,address   ; 
  117. addu toreg,ra        ; 
  118. la ra,9b           ; 
  119. subu toreg,ra
  120. #endif
  122. #define RVECENT(f,n) 
  123. b f; nop
  124. #define XVECENT(f,bev) 
  125. b f; li k0,bev
  127. /* internals */
  129. .globl romInit        /* start of system code       */
  130. .globl romTextUpdate
  132. /* externals */
  134. .extern romStart               /* system initialization routine       */
  135.  
  136. .data
  138. /* ensure data segment is 16-byte aligned */
  140. .align 4
  141. _sdata:
  142. .asciiz "start of data"
  144. .text
  145. .set noreorder
  146. promEntry:
  147. romInit:
  148. _romInit:
  149. #ifdef  MIPS_VECTOR_TABLE
  150. MIPS_VECTOR_TABLE
  152. #else /* MIPS_VECTOR_TABLE */
  153. RVECENT(__romInit,  0)         /* PROM entry point       */
  154. RVECENT(romReboot,  1)        /* software reboot       */
  155. RVECENT(romReserved,2)
  156. RVECENT(romReserved,3)
  157. RVECENT(romReserved,4)
  158. RVECENT(romReserved,5)
  159. RVECENT(romReserved,6)
  160. RVECENT(romReserved,7)
  161. RVECENT(romReserved,8)
  162. RVECENT(romReserved,9)
  163. RVECENT(romReserved,10)
  164. RVECENT(romReserved,11)
  165. RVECENT(romReserved,12)
  166. RVECENT(romReserved,13)
  167. RVECENT(romReserved,14)
  168. RVECENT(romReserved,15)
  169. RVECENT(romReserved,16)
  170. RVECENT(romReserved,17)
  171. RVECENT(romReserved,18)
  172. RVECENT(romReserved,19)
  173. RVECENT(romReserved,20)
  174. RVECENT(romReserved,21)
  175. RVECENT(romReserved,22)
  176. RVECENT(romReserved,23)
  177. RVECENT(romReserved,24)
  178. RVECENT(romReserved,25)
  179. RVECENT(romReserved,26)
  180. RVECENT(romReserved,27)
  181. RVECENT(romReserved,28)
  182. RVECENT(romReserved,29)
  183. RVECENT(romReserved,30)
  184. RVECENT(romReserved,31)
  185. RVECENT(romReserved,32)
  186. RVECENT(romReserved,33)
  187. RVECENT(romReserved,34)
  188. RVECENT(romReserved,35)
  189. RVECENT(romReserved,36)
  190. RVECENT(romReserved,37)
  191. RVECENT(romReserved,38)
  192. RVECENT(romReserved,39)
  193. RVECENT(romReserved,40)
  194. RVECENT(romReserved,41)
  195. RVECENT(romReserved,42)
  196. RVECENT(romReserved,43)
  197. RVECENT(romReserved,44)
  198. RVECENT(romReserved,45)
  199. RVECENT(romReserved,46)
  200. RVECENT(romReserved,47)
  201. RVECENT(romReserved,48)
  202. RVECENT(romReserved,49)
  203. RVECENT(romReserved,50)
  204. RVECENT(romReserved,51)
  205. RVECENT(romReserved,52)
  206. RVECENT(romReserved,53)
  207. RVECENT(romReserved,54)
  208. RVECENT(romReserved,55)
  209. RVECENT(romReserved,56)
  210. RVECENT(romReserved,57)
  211. RVECENT(romReserved,58)
  212. RVECENT(romReserved,59)
  213. RVECENT(romReserved,60)
  214. RVECENT(romReserved,61)
  215. RVECENT(romReserved,62)
  216. RVECENT(romReserved,63)
  217. XVECENT(romExcHandle,0x200)    /* bfc00200: R4000 tlbmiss vector      */
  218. RVECENT(romReserved,65)
  219. RVECENT(romReserved,66)
  220. RVECENT(romReserved,67)
  221. RVECENT(romReserved,68)
  222. RVECENT(romReserved,69)
  223. RVECENT(romReserved,70)
  224. RVECENT(romReserved,71)
  225. RVECENT(romReserved,72)
  226. RVECENT(romReserved,73)
  227. RVECENT(romReserved,74)
  228. RVECENT(romReserved,75)
  229. RVECENT(romReserved,76)
  230. RVECENT(romReserved,77)
  231. RVECENT(romReserved,78)
  232. RVECENT(romReserved,79)
  233. XVECENT(romExcHandle,0x280)    /* bfc00280: R4000 xtlbmiss vector     */
  234. RVECENT(romReserved,81)
  235. RVECENT(romReserved,82)
  236. RVECENT(romReserved,83)
  237. RVECENT(romReserved,84)
  238. RVECENT(romReserved,85)
  239. RVECENT(romReserved,86)
  240. RVECENT(romReserved,87)
  241. RVECENT(romReserved,88)
  242. RVECENT(romReserved,89)
  243. RVECENT(romReserved,90)
  244. RVECENT(romReserved,91)
  245. RVECENT(romReserved,92)
  246. RVECENT(romReserved,93)
  247. RVECENT(romReserved,94)
  248. RVECENT(romReserved,95)
  249. XVECENT(romExcHandle,0x300)    /* bfc00300: R4000 cache vector       */
  250. RVECENT(romReserved,97)
  251. RVECENT(romReserved,98)
  252. RVECENT(romReserved,99)
  253. RVECENT(romReserved,100)
  254. RVECENT(romReserved,101)
  255. RVECENT(romReserved,102)
  256. RVECENT(romReserved,103)
  257. RVECENT(romReserved,104)
  258. RVECENT(romReserved,105)
  259. RVECENT(romReserved,106)
  260. RVECENT(romReserved,107)
  261. RVECENT(romReserved,108)
  262. RVECENT(romReserved,109)
  263. RVECENT(romReserved,110)
  264. RVECENT(romReserved,111)
  265. XVECENT(romExcHandle,0x380)    /* bfc00380: R4000 general vector      */
  266. RVECENT(romReserved,113)
  267. RVECENT(romReserved,114)
  268. RVECENT(romReserved,115)
  269. RVECENT(romReserved,116)
  270. RVECENT(romReserved,117)
  271. RVECENT(romReserved,118)
  272. RVECENT(romReserved,119)
  273. RVECENT(romReserved,120)
  274. RVECENT(romReserved,121)
  275. RVECENT(romReserved,122)
  276. RVECENT(romReserved,123)
  277. RVECENT(romReserved,124)
  278. RVECENT(romReserved,125)
  279. RVECENT(romReserved,126)
  280. RVECENT(romReserved,127)
  282. /* We hope there are no more reserved vectors!
  283.  * 128 * 8 == 1024 == 0x400
  284.  * so this is address R_VEC+0x400 == 0xbfc00400
  285.  */
  287. #endif /* MIPS_VECTOR_TABLE */
  289. .set reorder
  290. .align 4
  291. /*****************************************************************************
  292. *
  293. * romInit - entry point for VxWorks in ROM
  294. *
  295. *
  296. * romInit 
  297. *     (
  298. *     int startType
  299. *     )
  300. */
  302. __romInit:
  304. /* force power-on startType */
  306. li a0, BOOT_CLEAR
  308. /*
  309.  * If there was some way to distinguish between a cold and warm
  310.  * restart AND the memory system is guaranteed to be intact then
  311.  * we could load BOOT_NORMAL instead
  312. */
  313. romReboot:  
  315.                            /* sw reboot inherits a0 startType */
  316. move s0, a0                     /* save startType       */
  317.  
  318. /* clear software interrupts */
  319.     
  320. mtc0 zero, C0_CAUSE
  321. mtc0 zero, C0_WATCHLO
  322. mtc0 zero, C0_WATCHHI
  323. HAZARD_CP_WRITE
  325. /* initialize status register */
  326.     
  327. li t0, INITIAL_SR
  328. mtc0 t0, C0_SR
  329. HAZARD_INTERRUPT
  331. /* give us as long as possible before a clock interrupt */
  333. li t0, 1
  334. mtc0 t0, C0_COUNT
  335. mtc0 zero, C0_COMPARE
  337. /* setup CONFIG registers using pre-defined macro */
  339. CONFIG_INIT
  340.     
  341. /* absolutely basic initialization to allow things to continue */
  343. bal sysMemInit                      /* Initialize the DDR Memory  */
  344. nop
  346. bal sysCacheInit                    /* Initialize the 4Kc Cache   */
  347. nop
  349.  
  350.   andi t0, s0, BOOT_CLEAR
  351. beqz t0, romWarm
  352. nop
  353. bal romClearEdac
  354.     
  355. romWarm:
  356. #if (ROM_TEXT_ADRS == 0x9fc00000)
  357.        
  358. /* Switch to cached space so that copying ROM into RAM is faster */
  359.        
  360. RELOC(t0,0f)
  361. and t0, ~0x20000000
  362. jal t0
  363. 0:
  364. #endif
  365.  
  367. /* Set stack to grow down from beginning of data and call init       */
  369. la gp, _gp       /* set global ptr from compiler */
  370. la sp, STACK_ADRS-(4*_RTypeSize) /* set stack to begin of data   */
  371. move a0, s0       /* push arg = start type       */
  372. sync       /* flush any last-minute writes */
  374.   
  376. RELOC(t0, romStart)
  377. jal t0    
  378. nop                       /* starts kernel, never returns */
  380. nop
  381. 1:
  382. b 1b
  383. nop
  385. /***************************************************************************
  386. *
  387. * romTextUpdate - do cache-text-update from bootApp
  388. *
  389. * Tail-call to 4kc cache routine, as we don't need to allocate a stack.
  390. * 
  391. */
  393. .ent romTextUpdate
  394. romTextUpdate:
  395. li a0, 0x4000                     /* I-cache size                */
  396. li a1, 16                         /* I-cache line size           */
  397. li a2, 0x4000                     /* D-cache size                */
  398. li a3, 16                         /* D-cache line size           */
  399. la t0, cache4kcRomTextUpdate
  401. j t0
  402. .end romTextUpdate
  404. /***************************************************************************
  405. *
  406. * romReserved -  Handle a jump to an unknown vector
  407. *
  408. *
  409. * 
  410. */
  412. .ent romReserved
  413. romReserved:
  414. b romInit                /* just start over             */
  415. .end romReserved