汇编语言

开发平台：

Windows_Unix

switch.vhd：源码内容

							----------------------------------------------------------------------------------
-- Company: 
-- Engineer: 
-- 
-- Create Date:    20:22:15 05/05/2010 
-- Design Name: 
-- Module Name:    switch - Behavioral 
-- Project Name: 
-- Target Devices: 
-- Tool versions: 
-- Description: 
--
-- Dependencies: 
--
-- Revision: 
-- Revision 0.01 - File Created
-- Additional Comments: 
--
----------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity switch is
    Port ( sw_in : in  STD_LOGIC_VECTOR (7 downto 0);
           sw_out : out  STD_LOGIC_VECTOR (7 downto 0));
end switch;

architecture Behavioral of switch is

begin
sw_out <= sw_in;

end Behavioral;


						