汇编语言

开发平台：

Windows_Unix

sw_led.vhi：源码内容

							
-- VHDL Instantiation Created from source file sw_led.vhd -- 21:19:54 05/05/2010
--
-- Notes: 
-- 1) This instantiation template has been automatically generated using types
-- std_logic and std_logic_vector for the ports of the instantiated module
-- 2) To use this template to instantiate this entity, cut-and-paste and then edit
	COMPONENT sw_led
	PORT(
		address : IN std_logic_vector(9 downto 0);
		clk : IN std_logic;          
		instruction : OUT std_logic_vector(17 downto 0)
		);
	END COMPONENT;
	Inst_sw_led: sw_led PORT MAP(
		address => ,
		instruction => ,
		clk => 
	);

						