汇编语言

开发平台：

Windows_Unix

switch.vhi：源码内容

							
-- VHDL Instantiation Created from source file switch.vhd -- 20:28:18 05/05/2010
--
-- Notes: 
-- 1) This instantiation template has been automatically generated using types
-- std_logic and std_logic_vector for the ports of the instantiated module
-- 2) To use this template to instantiate this entity, cut-and-paste and then edit
	COMPONENT switch
	PORT(
		sw_in : IN std_logic_vector(7 downto 0);          
		sw_out : OUT std_logic_vector(7 downto 0)
		);
	END COMPONENT;
	Inst_switch: switch PORT MAP(
		sw_in => ,
		sw_out => 
	);

						