开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
2440addr.h
资源名称：inc.rar　[点击查看]
上传用户：dzdeming
上传日期：2022-08-03
资源大小：381k
文件大小：40k
源码类别：

Windows CE

开发平台：

Visual C++

2440addr.h：源码内容
  1. //=============================================================================
  2. // File Name : 2440addr.h
  3. // Function  : S3C2440 Define Address Register
  4. // History
  5. //   0.0 : Programming start (February 15,2002) -> SOP
  6. // Revision : 03.11.2003 ver 0.0 Attatched for 2440
  7. //=============================================================================
  9. #ifndef __2440ADDR_H__
  10. #define __2440ADDR_H__
  12. #ifdef __cplusplus
  13. extern "C" {
  14. #endif
  16. #include "option.h"
  19. // Memory control 
  20. #define rBWSCON    (*(volatile unsigned *)0x48000000) //Bus width & wait status
  21. #define rBANKCON0  (*(volatile unsigned *)0x48000004) //Boot ROM control
  22. #define rBANKCON1  (*(volatile unsigned *)0x48000008) //BANK1 control
  23. #define rBANKCON2  (*(volatile unsigned *)0x4800000c) //BANK2 cControl
  24. #define rBANKCON3  (*(volatile unsigned *)0x48000010) //BANK3 control
  25. #define rBANKCON4  (*(volatile unsigned *)0x48000014) //BANK4 control
  26. #define rBANKCON5  (*(volatile unsigned *)0x48000018) //BANK5 control
  27. #define rBANKCON6  (*(volatile unsigned *)0x4800001c) //BANK6 control
  28. #define rBANKCON7  (*(volatile unsigned *)0x48000020) //BANK7 control
  29. #define rREFRESH   (*(volatile unsigned *)0x48000024) //DRAM/SDRAM refresh
  30. #define rBANKSIZE  (*(volatile unsigned *)0x48000028) //Flexible Bank Size
  31. #define rMRSRB6    (*(volatile unsigned *)0x4800002c) //Mode register set for SDRAM
  32. #define rMRSRB7    (*(volatile unsigned *)0x48000030) //Mode register set for SDRAM
  35. // USB Host
  38. // INTERRUPT
  39. #define rSRCPND     (*(volatile unsigned *)0x4a000000) //Interrupt request status
  40. #define rINTMOD     (*(volatile unsigned *)0x4a000004) //Interrupt mode control
  41. #define rINTMSK     (*(volatile unsigned *)0x4a000008) //Interrupt mask control
  42. #define rPRIORITY   (*(volatile unsigned *)0x4a00000c) //IRQ priority control
  43. #define rINTPND     (*(volatile unsigned *)0x4a000010) //Interrupt request status
  44. #define rINTOFFSET  (*(volatile unsigned *)0x4a000014) //Interruot request source offset
  45. #define rSUBSRCPND  (*(volatile unsigned *)0x4a000018) //Sub source pending
  46. #define rINTSUBMSK  (*(volatile unsigned *)0x4a00001c) //Interrupt sub mask
  49. // DMA
  50. #define rDISRC0     (*(volatile unsigned *)0x4b000000) //DMA 0 Initial source
  51. #define rDISRCC0    (*(volatile unsigned *)0x4b000004) //DMA 0 Initial source control
  52. #define rDIDST0     (*(volatile unsigned *)0x4b000008) //DMA 0 Initial Destination
  53. #define rDIDSTC0    (*(volatile unsigned *)0x4b00000c) //DMA 0 Initial Destination control
  54. #define rDCON0      (*(volatile unsigned *)0x4b000010) //DMA 0 Control
  55. #define rDSTAT0     (*(volatile unsigned *)0x4b000014) //DMA 0 Status
  56. #define rDCSRC0     (*(volatile unsigned *)0x4b000018) //DMA 0 Current source
  57. #define rDCDST0     (*(volatile unsigned *)0x4b00001c) //DMA 0 Current destination
  58. #define rDMASKTRIG0 (*(volatile unsigned *)0x4b000020) //DMA 0 Mask trigger
  60. #define rDISRC1     (*(volatile unsigned *)0x4b000040) //DMA 1 Initial source
  61. #define rDISRCC1    (*(volatile unsigned *)0x4b000044) //DMA 1 Initial source control
  62. #define rDIDST1     (*(volatile unsigned *)0x4b000048) //DMA 1 Initial Destination
  63. #define rDIDSTC1    (*(volatile unsigned *)0x4b00004c) //DMA 1 Initial Destination control
  64. #define rDCON1      (*(volatile unsigned *)0x4b000050) //DMA 1 Control
  65. #define rDSTAT1     (*(volatile unsigned *)0x4b000054) //DMA 1 Status
  66. #define rDCSRC1     (*(volatile unsigned *)0x4b000058) //DMA 1 Current source
  67. #define rDCDST1     (*(volatile unsigned *)0x4b00005c) //DMA 1 Current destination
  68. #define rDMASKTRIG1 (*(volatile unsigned *)0x4b000060) //DMA 1 Mask trigger
  70. #define rDISRC2     (*(volatile unsigned *)0x4b000080) //DMA 2 Initial source
  71. #define rDISRCC2    (*(volatile unsigned *)0x4b000084) //DMA 2 Initial source control
  72. #define rDIDST2     (*(volatile unsigned *)0x4b000088) //DMA 2 Initial Destination
  73. #define rDIDSTC2    (*(volatile unsigned *)0x4b00008c) //DMA 2 Initial Destination control
  74. #define rDCON2      (*(volatile unsigned *)0x4b000090) //DMA 2 Control
  75. #define rDSTAT2     (*(volatile unsigned *)0x4b000094) //DMA 2 Status
  76. #define rDCSRC2     (*(volatile unsigned *)0x4b000098) //DMA 2 Current source
  77. #define rDCDST2     (*(volatile unsigned *)0x4b00009c) //DMA 2 Current destination
  78. #define rDMASKTRIG2 (*(volatile unsigned *)0x4b0000a0) //DMA 2 Mask trigger
  80. #define rDISRC3     (*(volatile unsigned *)0x4b0000c0) //DMA 3 Initial source
  81. #define rDISRCC3    (*(volatile unsigned *)0x4b0000c4) //DMA 3 Initial source control
  82. #define rDIDST3     (*(volatile unsigned *)0x4b0000c8) //DMA 3 Initial Destination
  83. #define rDIDSTC3    (*(volatile unsigned *)0x4b0000cc) //DMA 3 Initial Destination control
  84. #define rDCON3      (*(volatile unsigned *)0x4b0000d0) //DMA 3 Control
  85. #define rDSTAT3     (*(volatile unsigned *)0x4b0000d4) //DMA 3 Status
  86. #define rDCSRC3     (*(volatile unsigned *)0x4b0000d8) //DMA 3 Current source
  87. #define rDCDST3     (*(volatile unsigned *)0x4b0000dc) //DMA 3 Current destination
  88. #define rDMASKTRIG3 (*(volatile unsigned *)0x4b0000e0) //DMA 3 Mask trigger
  91. // CLOCK & POWER MANAGEMENT
  92. #define rLOCKTIME   (*(volatile unsigned *)0x4c000000) //PLL lock time counter
  93. #define rMPLLCON    (*(volatile unsigned *)0x4c000004) //MPLL Control
  94. #define rUPLLCON    (*(volatile unsigned *)0x4c000008) //UPLL Control
  95. #define rCLKCON     (*(volatile unsigned *)0x4c00000c) //Clock generator control
  96. #define rCLKSLOW    (*(volatile unsigned *)0x4c000010) //Slow clock control
  97. #define rCLKDIVN    (*(volatile unsigned *)0x4c000014) //Clock divider control
  98. #define rCAMDIVN    (*(volatile unsigned *)0x4c000018) //USB, CAM Clock divider control
  101. // LCD CONTROLLER
  102. #define rLCDCON1    (*(volatile unsigned *)0x4d000000) //LCD control 1
  103. #define rLCDCON2    (*(volatile unsigned *)0x4d000004) //LCD control 2
  104. #define rLCDCON3    (*(volatile unsigned *)0x4d000008) //LCD control 3
  105. #define rLCDCON4    (*(volatile unsigned *)0x4d00000c) //LCD control 4
  106. #define rLCDCON5    (*(volatile unsigned *)0x4d000010) //LCD control 5
  107. #define rLCDSADDR1  (*(volatile unsigned *)0x4d000014) //STN/TFT Frame buffer start address 1
  108. #define rLCDSADDR2  (*(volatile unsigned *)0x4d000018) //STN/TFT Frame buffer start address 2
  109. #define rLCDSADDR3  (*(volatile unsigned *)0x4d00001c) //STN/TFT Virtual screen address set
  110. #define rREDLUT     (*(volatile unsigned *)0x4d000020) //STN Red lookup table
  111. #define rGREENLUT   (*(volatile unsigned *)0x4d000024) //STN Green lookup table 
  112. #define rBLUELUT    (*(volatile unsigned *)0x4d000028) //STN Blue lookup table
  113. #define rDITHMODE   (*(volatile unsigned *)0x4d00004c) //STN Dithering mode
  114. #define rTPAL       (*(volatile unsigned *)0x4d000050) //TFT Temporary palette
  115. #define rLCDINTPND  (*(volatile unsigned *)0x4d000054) //LCD Interrupt pending
  116. #define rLCDSRCPND  (*(volatile unsigned *)0x4d000058) //LCD Interrupt source
  117. #define rLCDINTMSK  (*(volatile unsigned *)0x4d00005c) //LCD Interrupt mask
  118. #define rTCONSEL     (*(volatile unsigned *)0x4d000060) //LPC3600 Control --- edited by junon
  119. #define PALETTE     0x4d000400 //Palette start address
  122. //Nand Flash
  123. #define rNFCONF (*(volatile unsigned *)0x4E000000) //NAND Flash configuration
  124. #define rNFCONT (*(volatile unsigned *)0x4E000004)      //NAND Flash control
  125. #define rNFCMD (*(volatile unsigned *)0x4E000008)      //NAND Flash command
  126. #define rNFADDR (*(volatile unsigned *)0x4E00000C)      //NAND Flash address
  127. #define rNFDATA (*(volatile unsigned *)0x4E000010)      //NAND Flash data
  128. #define rNFDATA8 (*(volatile unsigned char *)0x4E000010)     //NAND Flash data
  129. #define NFDATA (0x4E000010)      //NAND Flash data address
  130. #define rNFMECCD0 (*(volatile unsigned *)0x4E000014)      //NAND Flash ECC for Main Area
  131. #define rNFMECCD1 (*(volatile unsigned *)0x4E000018)
  132. #define rNFSECCD (*(volatile unsigned *)0x4E00001C) //NAND Flash ECC for Spare Area
  133. #define rNFSTAT (*(volatile unsigned *)0x4E000020) //NAND Flash operation status
  134. #define rNFESTAT0 (*(volatile unsigned *)0x4E000024)
  135. #define rNFESTAT1 (*(volatile unsigned *)0x4E000028)
  136. #define rNFMECC0 (*(volatile unsigned *)0x4E00002C)
  137. #define rNFMECC1 (*(volatile unsigned *)0x4E000030)
  138. #define rNFSECC (*(volatile unsigned *)0x4E000034)
  139. #define rNFSBLK (*(volatile unsigned *)0x4E000038) //NAND Flash Start block address
  140. #define rNFEBLK (*(volatile unsigned *)0x4E00003C) //NAND Flash End block address
  143. //Camera Interface.  Edited for 2440A                              
  144. #define rCISRCFMT           (*(volatile unsigned *)0x4F000000)        
  145. #define rCIWDOFST           (*(volatile unsigned *)0x4F000004)        
  146. #define rCIGCTRL            (*(volatile unsigned *)0x4F000008)        
  147. #define rCICOYSA1           (*(volatile unsigned *)0x4F000018)
  148. #define rCICOYSA2           (*(volatile unsigned *)0x4F00001C)
  149. #define rCICOYSA3           (*(volatile unsigned *)0x4F000020)        
  150. #define rCICOYSA4           (*(volatile unsigned *)0x4F000024)        
  151. #define rCICOCBSA1          (*(volatile unsigned *)0x4F000028)        
  152. #define rCICOCBSA2          (*(volatile unsigned *)0x4F00002C)        
  153. #define rCICOCBSA3          (*(volatile unsigned *)0x4F000030)        
  154. #define rCICOCBSA4          (*(volatile unsigned *)0x4F000034)
  155. #define rCICOCRSA1          (*(volatile unsigned *)0x4F000038)
  156. #define rCICOCRSA2          (*(volatile unsigned *)0x4F00003C)
  157. #define rCICOCRSA3          (*(volatile unsigned *)0x4F000040)
  158. #define rCICOCRSA4          (*(volatile unsigned *)0x4F000044)
  159. #define rCICOTRGFMT         (*(volatile unsigned *)0x4F000048)
  160. #define rCICOCTRL           (*(volatile unsigned *)0x4F00004C)        
  161. #define rCICOSCPRERATIO     (*(volatile unsigned *)0x4F000050)        
  162. #define rCICOSCPREDST       (*(volatile unsigned *)0x4F000054)
  163. #define rCICOSCCTRL         (*(volatile unsigned *)0x4F000058)
  164. #define rCICOTAREA          (*(volatile unsigned *)0x4F00005C)
  165. #define rCICOSTATUS         (*(volatile unsigned *)0x4F000064)
  166. #define rCIPRCLRSA1         (*(volatile unsigned *)0x4F00006C)
  167. #define rCIPRCLRSA2         (*(volatile unsigned *)0x4F000070)
  168. #define rCIPRCLRSA3         (*(volatile unsigned *)0x4F000074)        
  169. #define rCIPRCLRSA4         (*(volatile unsigned *)0x4F000078)        
  170. #define rCIPRTRGFMT         (*(volatile unsigned *)0x4F00007C)        
  171. #define rCIPRCTRL           (*(volatile unsigned *)0x4F000080)        
  172. #define rCIPRSCPRERATIO     (*(volatile unsigned *)0x4F000084)        
  173. #define rCIPRSCPREDST       (*(volatile unsigned *)0x4F000088)        
  174. #define rCIPRSCCTRL         (*(volatile unsigned *)0x4F00008C)        
  175. #define rCIPRTAREA          (*(volatile unsigned *)0x4F000090)
  176. #define rCIPRSTATUS         (*(volatile unsigned *)0x4F000098)
  177. #define rCIIMGCPT           (*(volatile unsigned *)0x4F0000A0)
  180. // UART
  181. #define rULCON0     (*(volatile unsigned *)0x50000000) //UART 0 Line control
  182. #define rUCON0      (*(volatile unsigned *)0x50000004) //UART 0 Control
  183. #define rUFCON0     (*(volatile unsigned *)0x50000008) //UART 0 FIFO control
  184. #define rUMCON0     (*(volatile unsigned *)0x5000000c) //UART 0 Modem control
  185. #define rUTRSTAT0   (*(volatile unsigned *)0x50000010) //UART 0 Tx/Rx status
  186. #define rUERSTAT0   (*(volatile unsigned *)0x50000014) //UART 0 Rx error status
  187. #define rUFSTAT0    (*(volatile unsigned *)0x50000018) //UART 0 FIFO status
  188. #define rUMSTAT0    (*(volatile unsigned *)0x5000001c) //UART 0 Modem status
  189. #define rUBRDIV0    (*(volatile unsigned *)0x50000028) //UART 0 Baud rate divisor
  191. #define rULCON1     (*(volatile unsigned *)0x50004000) //UART 1 Line control
  192. #define rUCON1      (*(volatile unsigned *)0x50004004) //UART 1 Control
  193. #define rUFCON1     (*(volatile unsigned *)0x50004008) //UART 1 FIFO control
  194. #define rUMCON1     (*(volatile unsigned *)0x5000400c) //UART 1 Modem control
  195. #define rUTRSTAT1   (*(volatile unsigned *)0x50004010) //UART 1 Tx/Rx status
  196. #define rUERSTAT1   (*(volatile unsigned *)0x50004014) //UART 1 Rx error status
  197. #define rUFSTAT1    (*(volatile unsigned *)0x50004018) //UART 1 FIFO status
  198. #define rUMSTAT1    (*(volatile unsigned *)0x5000401c) //UART 1 Modem status
  199. #define rUBRDIV1    (*(volatile unsigned *)0x50004028) //UART 1 Baud rate divisor
  200. #define rULCON2     (*(volatile unsigned *)0x50008000) //UART 2 Line control
  201. #define rUCON2      (*(volatile unsigned *)0x50008004) //UART 2 Control
  202. #define rUFCON2     (*(volatile unsigned *)0x50008008) //UART 2 FIFO control
  203. #define rUMCON2     (*(volatile unsigned *)0x5000800c) //UART 2 Modem control
  204. #define rUTRSTAT2   (*(volatile unsigned *)0x50008010) //UART 2 Tx/Rx status
  205. #define rUERSTAT2   (*(volatile unsigned *)0x50008014) //UART 2 Rx error status
  206. #define rUFSTAT2    (*(volatile unsigned *)0x50008018) //UART 2 FIFO status
  207. #define rUMSTAT2    (*(volatile unsigned *)0x5000801c) //UART 2 Modem status
  208. #define rUBRDIV2    (*(volatile unsigned *)0x50008028) //UART 2 Baud rate divisor
  210. #ifdef __BIG_ENDIAN
  211. #define rUTXH0      (*(volatile unsigned char *)0x50000023) //UART 0 Transmission Hold
  212. #define rURXH0      (*(volatile unsigned char *)0x50000027) //UART 0 Receive buffer
  213. #define rUTXH1      (*(volatile unsigned char *)0x50004023) //UART 1 Transmission Hold
  214. #define rURXH1      (*(volatile unsigned char *)0x50004027) //UART 1 Receive buffer
  215. #define rUTXH2      (*(volatile unsigned char *)0x50008023) //UART 2 Transmission Hold
  216. #define rURXH2      (*(volatile unsigned char *)0x50008027) //UART 2 Receive buffer
  218. #define WrUTXH0(ch) (*(volatile unsigned char *)0x50000023)=(unsigned char)(ch)
  219. #define RdURXH0()   (*(volatile unsigned char *)0x50000027)
  220. #define WrUTXH1(ch) (*(volatile unsigned char *)0x50004023)=(unsigned char)(ch)
  221. #define RdURXH1()   (*(volatile unsigned char *)0x50004027)
  222. #define WrUTXH2(ch) (*(volatile unsigned char *)0x50008023)=(unsigned char)(ch)
  223. #define RdURXH2()   (*(volatile unsigned char *)0x50008027)
  225. #define UTXH0       (0x50000020+3)  //Byte_access address by DMA
  226. #define URXH0       (0x50000024+3)
  227. #define UTXH1       (0x50004020+3)
  228. #define URXH1       (0x50004024+3)
  229. #define UTXH2       (0x50008020+3)
  230. #define URXH2       (0x50008024+3)
  232. #else //Little Endian
  233. #define rUTXH0 (*(volatile unsigned char *)0x50000020) //UART 0 Transmission Hold
  234. #define rURXH0 (*(volatile unsigned char *)0x50000024) //UART 0 Receive buffer
  235. #define rUTXH1 (*(volatile unsigned char *)0x50004020) //UART 1 Transmission Hold
  236. #define rURXH1 (*(volatile unsigned char *)0x50004024) //UART 1 Receive buffer
  237. #define rUTXH2 (*(volatile unsigned char *)0x50008020) //UART 2 Transmission Hold
  238. #define rURXH2 (*(volatile unsigned char *)0x50008024) //UART 2 Receive buffer
  240. #define WrUTXH0(ch) (*(volatile unsigned char *)0x50000020)=(unsigned char)(ch)
  241. #define RdURXH0()   (*(volatile unsigned char *)0x50000024)
  242. #define WrUTXH1(ch) (*(volatile unsigned char *)0x50004020)=(unsigned char)(ch)
  243. #define RdURXH1()   (*(volatile unsigned char *)0x50004024)
  244. #define WrUTXH2(ch) (*(volatile unsigned char *)0x50008020)=(unsigned char)(ch)
  245. #define RdURXH2()   (*(volatile unsigned char *)0x50008024)
  247. #define UTXH0       (0x50000020)    //Byte_access address by DMA
  248. #define URXH0       (0x50000024)
  249. #define UTXH1       (0x50004020)
  250. #define URXH1       (0x50004024)
  251. #define UTXH2       (0x50008020)
  252. #define URXH2       (0x50008024)
  253. #endif
  256. // PWM TIMER
  257. #define rTCFG0  (*(volatile unsigned *)0x51000000) //Timer 0 configuration
  258. #define rTCFG1  (*(volatile unsigned *)0x51000004) //Timer 1 configuration
  259. #define rTCON   (*(volatile unsigned *)0x51000008) //Timer control
  260. #define rTCNTB0 (*(volatile unsigned *)0x5100000c) //Timer count buffer 0
  261. #define rTCMPB0 (*(volatile unsigned *)0x51000010) //Timer compare buffer 0
  262. #define rTCNTO0 (*(volatile unsigned *)0x51000014) //Timer count observation 0
  263. #define rTCNTB1 (*(volatile unsigned *)0x51000018) //Timer count buffer 1
  264. #define rTCMPB1 (*(volatile unsigned *)0x5100001c) //Timer compare buffer 1
  265. #define rTCNTO1 (*(volatile unsigned *)0x51000020) //Timer count observation 1
  266. #define rTCNTB2 (*(volatile unsigned *)0x51000024) //Timer count buffer 2
  267. #define rTCMPB2 (*(volatile unsigned *)0x51000028) //Timer compare buffer 2
  268. #define rTCNTO2 (*(volatile unsigned *)0x5100002c) //Timer count observation 2
  269. #define rTCNTB3 (*(volatile unsigned *)0x51000030) //Timer count buffer 3
  270. #define rTCMPB3 (*(volatile unsigned *)0x51000034) //Timer compare buffer 3
  271. #define rTCNTO3 (*(volatile unsigned *)0x51000038) //Timer count observation 3
  272. #define rTCNTB4 (*(volatile unsigned *)0x5100003c) //Timer count buffer 4
  273. #define rTCNTO4 (*(volatile unsigned *)0x51000040) //Timer count observation 4
  276. // USB DEVICE
  277. #ifdef __BIG_ENDIAN
  278. <ERROR IF BIG_ENDIAN>
  279. #define rFUNC_ADDR_REG     (*(volatile unsigned char *)0x52000143) //Function address
  280. #define rPWR_REG           (*(volatile unsigned char *)0x52000147) //Power management
  281. #define rEP_INT_REG        (*(volatile unsigned char *)0x5200014b) //EP Interrupt pending and clear
  282. #define rUSB_INT_REG       (*(volatile unsigned char *)0x5200015b) //USB Interrupt pending and clear
  283. #define rEP_INT_EN_REG     (*(volatile unsigned char *)0x5200015f) //Interrupt enable
  284. #define rUSB_INT_EN_REG    (*(volatile unsigned char *)0x5200016f)
  285. #define rFRAME_NUM1_REG    (*(volatile unsigned char *)0x52000173) //Frame number lower byte
  286. #define rFRAME_NUM2_REG    (*(volatile unsigned char *)0x52000177) //Frame number higher byte
  287. #define rINDEX_REG         (*(volatile unsigned char *)0x5200017b) //Register index
  288. #define rMAXP_REG          (*(volatile unsigned char *)0x52000183) //Endpoint max packet
  289. #define rEP0_CSR           (*(volatile unsigned char *)0x52000187) //Endpoint 0 status
  290. #define rIN_CSR1_REG       (*(volatile unsigned char *)0x52000187) //In endpoint control status
  291. #define rIN_CSR2_REG       (*(volatile unsigned char *)0x5200018b)
  292. #define rOUT_CSR1_REG      (*(volatile unsigned char *)0x52000193) //Out endpoint control status
  293. #define rOUT_CSR2_REG      (*(volatile unsigned char *)0x52000197)
  294. #define rOUT_FIFO_CNT1_REG (*(volatile unsigned char *)0x5200019b) //Endpoint out write count
  295. #define rOUT_FIFO_CNT2_REG (*(volatile unsigned char *)0x5200019f)
  296. #define rEP0_FIFO          (*(volatile unsigned char *)0x520001c3) //Endpoint 0 FIFO
  297. #define rEP1_FIFO          (*(volatile unsigned char *)0x520001c7) //Endpoint 1 FIFO
  298. #define rEP2_FIFO          (*(volatile unsigned char *)0x520001cb) //Endpoint 2 FIFO
  299. #define rEP3_FIFO          (*(volatile unsigned char *)0x520001cf) //Endpoint 3 FIFO
  300. #define rEP4_FIFO          (*(volatile unsigned char *)0x520001d3) //Endpoint 4 FIFO
  301. #define rEP1_DMA_CON       (*(volatile unsigned char *)0x52000203) //EP1 DMA interface control
  302. #define rEP1_DMA_UNIT      (*(volatile unsigned char *)0x52000207) //EP1 DMA Tx unit counter
  303. #define rEP1_DMA_FIFO      (*(volatile unsigned char *)0x5200020b) //EP1 DMA Tx FIFO counter
  304. #define rEP1_DMA_TTC_L     (*(volatile unsigned char *)0x5200020f) //EP1 DMA total Tx counter
  305. #define rEP1_DMA_TTC_M     (*(volatile unsigned char *)0x52000213)
  306. #define rEP1_DMA_TTC_H     (*(volatile unsigned char *)0x52000217)
  307. #define rEP2_DMA_CON       (*(volatile unsigned char *)0x5200021b) //EP2 DMA interface control
  308. #define rEP2_DMA_UNIT      (*(volatile unsigned char *)0x5200021f) //EP2 DMA Tx unit counter
  309. #define rEP2_DMA_FIFO      (*(volatile unsigned char *)0x52000223) //EP2 DMA Tx FIFO counter
  310. #define rEP2_DMA_TTC_L     (*(volatile unsigned char *)0x52000227) //EP2 DMA total Tx counter
  311. #define rEP2_DMA_TTC_M     (*(volatile unsigned char *)0x5200022b)
  312. #define rEP2_DMA_TTC_H     (*(volatile unsigned char *)0x5200022f)
  313. #define rEP3_DMA_CON       (*(volatile unsigned char *)0x52000243) //EP3 DMA interface control
  314. #define rEP3_DMA_UNIT      (*(volatile unsigned char *)0x52000247) //EP3 DMA Tx unit counter
  315. #define rEP3_DMA_FIFO      (*(volatile unsigned char *)0x5200024b) //EP3 DMA Tx FIFO counter
  316. #define rEP3_DMA_TTC_L     (*(volatile unsigned char *)0x5200024f) //EP3 DMA total Tx counter
  317. #define rEP3_DMA_TTC_M     (*(volatile unsigned char *)0x52000253)
  318. #define rEP3_DMA_TTC_H     (*(volatile unsigned char *)0x52000257) 
  319. #define rEP4_DMA_CON       (*(volatile unsigned char *)0x5200025b) //EP4 DMA interface control
  320. #define rEP4_DMA_UNIT      (*(volatile unsigned char *)0x5200025f) //EP4 DMA Tx unit counter
  321. #define rEP4_DMA_FIFO      (*(volatile unsigned char *)0x52000263) //EP4 DMA Tx FIFO counter
  322. #define rEP4_DMA_TTC_L     (*(volatile unsigned char *)0x52000267) //EP4 DMA total Tx counter
  323. #define rEP4_DMA_TTC_M     (*(volatile unsigned char *)0x5200026b)
  324. #define rEP4_DMA_TTC_H     (*(volatile unsigned char *)0x5200026f)
  326. #else  // Little Endian
  327. #define rFUNC_ADDR_REG     (*(volatile unsigned char *)0x52000140) //Function address
  328. #define rPWR_REG           (*(volatile unsigned char *)0x52000144) //Power management
  329. #define rEP_INT_REG        (*(volatile unsigned char *)0x52000148) //EP Interrupt pending and clear
  330. #define rUSB_INT_REG       (*(volatile unsigned char *)0x52000158) //USB Interrupt pending and clear
  331. #define rEP_INT_EN_REG     (*(volatile unsigned char *)0x5200015c) //Interrupt enable
  332. #define rUSB_INT_EN_REG    (*(volatile unsigned char *)0x5200016c)
  333. #define rFRAME_NUM1_REG    (*(volatile unsigned char *)0x52000170) //Frame number lower byte
  334. #define rFRAME_NUM2_REG    (*(volatile unsigned char *)0x52000174) //Frame number higher byte
  335. #define rINDEX_REG         (*(volatile unsigned char *)0x52000178) //Register index
  336. #define rMAXP_REG          (*(volatile unsigned char *)0x52000180) //Endpoint max packet
  337. #define rEP0_CSR           (*(volatile unsigned char *)0x52000184) //Endpoint 0 status
  338. #define rIN_CSR1_REG       (*(volatile unsigned char *)0x52000184) //In endpoint control status
  339. #define rIN_CSR2_REG       (*(volatile unsigned char *)0x52000188)
  340. #define rOUT_CSR1_REG      (*(volatile unsigned char *)0x52000190) //Out endpoint control status
  341. #define rOUT_CSR2_REG      (*(volatile unsigned char *)0x52000194)
  342. #define rOUT_FIFO_CNT1_REG (*(volatile unsigned char *)0x52000198) //Endpoint out write count
  343. #define rOUT_FIFO_CNT2_REG (*(volatile unsigned char *)0x5200019c)
  344. #define rEP0_FIFO          (*(volatile unsigned char *)0x520001c0) //Endpoint 0 FIFO
  345. #define rEP1_FIFO          (*(volatile unsigned char *)0x520001c4) //Endpoint 1 FIFO
  346. #define rEP2_FIFO          (*(volatile unsigned char *)0x520001c8) //Endpoint 2 FIFO
  347. #define rEP3_FIFO          (*(volatile unsigned char *)0x520001cc) //Endpoint 3 FIFO
  348. #define rEP4_FIFO          (*(volatile unsigned char *)0x520001d0) //Endpoint 4 FIFO
  349. #define rEP1_DMA_CON       (*(volatile unsigned char *)0x52000200) //EP1 DMA interface control
  350. #define rEP1_DMA_UNIT      (*(volatile unsigned char *)0x52000204) //EP1 DMA Tx unit counter
  351. #define rEP1_DMA_FIFO      (*(volatile unsigned char *)0x52000208) //EP1 DMA Tx FIFO counter
  352. #define rEP1_DMA_TTC_L     (*(volatile unsigned char *)0x5200020c) //EP1 DMA total Tx counter
  353. #define rEP1_DMA_TTC_M     (*(volatile unsigned char *)0x52000210)
  354. #define rEP1_DMA_TTC_H     (*(volatile unsigned char *)0x52000214)
  355. #define rEP2_DMA_CON       (*(volatile unsigned char *)0x52000218) //EP2 DMA interface control
  356. #define rEP2_DMA_UNIT      (*(volatile unsigned char *)0x5200021c) //EP2 DMA Tx unit counter
  357. #define rEP2_DMA_FIFO      (*(volatile unsigned char *)0x52000220) //EP2 DMA Tx FIFO counter
  358. #define rEP2_DMA_TTC_L     (*(volatile unsigned char *)0x52000224) //EP2 DMA total Tx counter
  359. #define rEP2_DMA_TTC_M     (*(volatile unsigned char *)0x52000228)
  360. #define rEP2_DMA_TTC_H     (*(volatile unsigned char *)0x5200022c)
  361. #define rEP3_DMA_CON       (*(volatile unsigned char *)0x52000240) //EP3 DMA interface control
  362. #define rEP3_DMA_UNIT      (*(volatile unsigned char *)0x52000244) //EP3 DMA Tx unit counter
  363. #define rEP3_DMA_FIFO      (*(volatile unsigned char *)0x52000248) //EP3 DMA Tx FIFO counter
  364. #define rEP3_DMA_TTC_L     (*(volatile unsigned char *)0x5200024c) //EP3 DMA total Tx counter
  365. #define rEP3_DMA_TTC_M     (*(volatile unsigned char *)0x52000250)
  366. #define rEP3_DMA_TTC_H     (*(volatile unsigned char *)0x52000254)
  367. #define rEP4_DMA_CON       (*(volatile unsigned char *)0x52000258) //EP4 DMA interface control
  368. #define rEP4_DMA_UNIT      (*(volatile unsigned char *)0x5200025c) //EP4 DMA Tx unit counter
  369. #define rEP4_DMA_FIFO      (*(volatile unsigned char *)0x52000260) //EP4 DMA Tx FIFO counter
  370. #define rEP4_DMA_TTC_L     (*(volatile unsigned char *)0x52000264) //EP4 DMA total Tx counter
  371. #define rEP4_DMA_TTC_M     (*(volatile unsigned char *)0x52000268)
  372. #define rEP4_DMA_TTC_H     (*(volatile unsigned char *)0x5200026c)
  373. #endif   // __BIG_ENDIAN
  376. // WATCH DOG TIMER
  377. #define rWTCON   (*(volatile unsigned *)0x53000000) //Watch-dog timer mode
  378. #define rWTDAT   (*(volatile unsigned *)0x53000004) //Watch-dog timer data
  379. #define rWTCNT   (*(volatile unsigned *)0x53000008) //Eatch-dog timer count
  382. // IIC
  383. #define rIICCON (*(volatile unsigned *)0x54000000) //IIC control
  384. #define rIICSTAT (*(volatile unsigned *)0x54000004) //IIC status
  385. #define rIICADD (*(volatile unsigned *)0x54000008) //IIC address
  386. #define rIICDS (*(volatile unsigned *)0x5400000c) //IIC data shift
  387. #define rIICLC (*(volatile unsigned *)0x54000010) //IIC multi-master line control
  390. // IIS
  391. #define rIISCON  (*(volatile unsigned *)0x55000000) //IIS Control
  392. #define rIISMOD  (*(volatile unsigned *)0x55000004) //IIS Mode
  393. #define rIISPSR  (*(volatile unsigned *)0x55000008) //IIS Prescaler
  394. #define rIISFCON (*(volatile unsigned *)0x5500000c) //IIS FIFO control
  395. #ifdef __BIG_ENDIAN
  396. #define IISFIFO  ((volatile unsigned short *)0x55000012) //IIS FIFO entry
  397. #else //Little Endian
  398. #define IISFIFO  ((volatile unsigned short *)0x55000010) //IIS FIFO entry
  399. #endif
  402. //AC97, Added for S3C2440A 
  403. #define rAC_GLBCTRL *(volatile unsigned *)0x5b000000
  404. #define rAC_GLBSTAT *(volatile unsigned *)0x5b000004
  405. #define rAC_CODEC_CMD *(volatile unsigned *)0x5b000008
  406. #define rAC_CODEC_STAT *(volatile unsigned *)0x5b00000C
  407. #define rAC_PCMADDR *(volatile unsigned *)0x5b000010
  408. #define rAC_MICADDR *(volatile unsigned *)0x5b000014
  409. #define rAC_PCMDATA *(volatile unsigned *)0x5b000018
  410. #define rAC_MICDATA *(volatile unsigned *)0x5b00001C
  412. #define AC_PCMDATA 0x5b000018
  413. #define AC_MICDATA 0x5b00001C
  415. // I/O PORT 
  416. #define rGPACON    (*(volatile unsigned *)0x56000000) //Port A control
  417. #define rGPADAT    (*(volatile unsigned *)0x56000004) //Port A data
  419. #define rGPBCON    (*(volatile unsigned *)0x56000010) //Port B control
  420. #define rGPBDAT    (*(volatile unsigned *)0x56000014) //Port B data
  421. #define rGPBUP     (*(volatile unsigned *)0x56000018) //Pull-up control B
  423. #define rGPCCON    (*(volatile unsigned *)0x56000020) //Port C control
  424. #define rGPCDAT    (*(volatile unsigned *)0x56000024) //Port C data
  425. #define rGPCUP     (*(volatile unsigned *)0x56000028) //Pull-up control C
  427. #define rGPDCON    (*(volatile unsigned *)0x56000030) //Port D control
  428. #define rGPDDAT    (*(volatile unsigned *)0x56000034) //Port D data
  429. #define rGPDUP     (*(volatile unsigned *)0x56000038) //Pull-up control D
  431. #define rGPECON    (*(volatile unsigned *)0x56000040) //Port E control
  432. #define rGPEDAT    (*(volatile unsigned *)0x56000044) //Port E data
  433. #define rGPEUP     (*(volatile unsigned *)0x56000048) //Pull-up control E
  435. #define rGPFCON    (*(volatile unsigned *)0x56000050) //Port F control
  436. #define rGPFDAT    (*(volatile unsigned *)0x56000054) //Port F data
  437. #define rGPFUP     (*(volatile unsigned *)0x56000058) //Pull-up control F
  439. #define rGPGCON    (*(volatile unsigned *)0x56000060) //Port G control
  440. #define rGPGDAT    (*(volatile unsigned *)0x56000064) //Port G data
  441. #define rGPGUP     (*(volatile unsigned *)0x56000068) //Pull-up control G
  443. #define rGPHCON    (*(volatile unsigned *)0x56000070) //Port H control
  444. #define rGPHDAT    (*(volatile unsigned *)0x56000074) //Port H data
  445. #define rGPHUP     (*(volatile unsigned *)0x56000078) //Pull-up control H
  447. #define rGPJCON    (*(volatile unsigned *)0x560000d0) //Port J control
  448. #define rGPJDAT    (*(volatile unsigned *)0x560000d4) //Port J data
  449. #define rGPJUP     (*(volatile unsigned *)0x560000d8) //Pull-up control J
  451. #define rMISCCR    (*(volatile unsigned *)0x56000080) //Miscellaneous control
  452. #define rDCLKCON   (*(volatile unsigned *)0x56000084) //DCLK0/1 control
  453. #define rEXTINT0   (*(volatile unsigned *)0x56000088) //External interrupt control register 0
  454. #define rEXTINT1   (*(volatile unsigned *)0x5600008c) //External interrupt control register 1
  455. #define rEXTINT2   (*(volatile unsigned *)0x56000090) //External interrupt control register 2
  456. #define rEINTFLT0  (*(volatile unsigned *)0x56000094) //Reserved
  457. #define rEINTFLT1  (*(volatile unsigned *)0x56000098) //Reserved
  458. #define rEINTFLT2  (*(volatile unsigned *)0x5600009c) //External interrupt filter control register 2
  459. #define rEINTFLT3  (*(volatile unsigned *)0x560000a0) //External interrupt filter control register 3
  460. #define rEINTMASK  (*(volatile unsigned *)0x560000a4) //External interrupt mask
  461. #define rEINTPEND  (*(volatile unsigned *)0x560000a8) //External interrupt pending
  462. #define rGSTATUS0  (*(volatile unsigned *)0x560000ac) //External pin status
  463. #define rGSTATUS1  (*(volatile unsigned *)0x560000b0) //Chip ID(0x32440000)
  464. #define rGSTATUS2  (*(volatile unsigned *)0x560000b4) //Reset type
  465. #define rGSTATUS3  (*(volatile unsigned *)0x560000b8) //Saved data0(32-bit) before entering POWER_OFF mode 
  466. #define rGSTATUS4  (*(volatile unsigned *)0x560000bc) //Saved data0(32-bit) before entering POWER_OFF mode 
  468. // Added for 2440
  469. #define rFLTOUT (*(volatile unsigned *)0x560000c0) // Filter output(Read only)
  470. #define rDSC0 (*(volatile unsigned *)0x560000c4) // Strength control register 0
  471. #define rDSC1 (*(volatile unsigned *)0x560000c8) // Strength control register 1
  472. #define rMSLCON (*(volatile unsigned *)0x560000cc) // Memory sleep control register
  474. // RTC
  475. #ifdef __BIG_ENDIAN
  476. #define rRTCCON    (*(volatile unsigned char *)0x57000043) //RTC control
  477. #define rTICNT     (*(volatile unsigned char *)0x57000047) //Tick time count
  478. #define rRTCALM    (*(volatile unsigned char *)0x57000053) //RTC alarm control
  479. #define rALMSEC    (*(volatile unsigned char *)0x57000057) //Alarm second
  480. #define rALMMIN    (*(volatile unsigned char *)0x5700005b) //Alarm minute
  481. #define rALMHOUR   (*(volatile unsigned char *)0x5700005f) //Alarm Hour
  482. #define rALMDATE   (*(volatile unsigned char *)0x57000063) //Alarm date   //edited by junon
  483. #define rALMMON    (*(volatile unsigned char *)0x57000067) //Alarm month
  484. #define rALMYEAR   (*(volatile unsigned char *)0x5700006b) //Alarm year
  485. #define rRTCRST    (*(volatile unsigned char *)0x5700006f) //RTC round reset
  486. #define rBCDSEC    (*(volatile unsigned char *)0x57000073) //BCD second
  487. #define rBCDMIN    (*(volatile unsigned char *)0x57000077) //BCD minute
  488. #define rBCDHOUR   (*(volatile unsigned char *)0x5700007b) //BCD hour
  489. #define rBCDDATE   (*(volatile unsigned char *)0x5700007f) //BCD date  //edited by junon
  490. #define rBCDDAY    (*(volatile unsigned char *)0x57000083) //BCD day   //edited by junon
  491. #define rBCDMON    (*(volatile unsigned char *)0x57000087) //BCD month
  492. #define rBCDYEAR   (*(volatile unsigned char *)0x5700008b) //BCD year
  494. #else //Little Endian
  495. #define rRTCCON    (*(volatile unsigned char *)0x57000040) //RTC control
  496. #define rTICNT     (*(volatile unsigned char *)0x57000044) //Tick time count
  497. #define rRTCALM    (*(volatile unsigned char *)0x57000050) //RTC alarm control
  498. #define rALMSEC    (*(volatile unsigned char *)0x57000054) //Alarm second
  499. #define rALMMIN    (*(volatile unsigned char *)0x57000058) //Alarm minute
  500. #define rALMHOUR   (*(volatile unsigned char *)0x5700005c) //Alarm Hour
  501. #define rALMDATE   (*(volatile unsigned char *)0x57000060) //Alarm date  // edited by junon
  502. #define rALMMON    (*(volatile unsigned char *)0x57000064) //Alarm month
  503. #define rALMYEAR   (*(volatile unsigned char *)0x57000068) //Alarm year
  504. #define rRTCRST    (*(volatile unsigned char *)0x5700006c) //RTC round reset
  505. #define rBCDSEC    (*(volatile unsigned char *)0x57000070) //BCD second
  506. #define rBCDMIN    (*(volatile unsigned char *)0x57000074) //BCD minute
  507. #define rBCDHOUR   (*(volatile unsigned char *)0x57000078) //BCD hour
  508. #define rBCDDATE   (*(volatile unsigned char *)0x5700007c) //BCD date  //edited by junon
  509. #define rBCDDAY    (*(volatile unsigned char *)0x57000080) //BCD day   //edited by junon
  510. #define rBCDMON    (*(volatile unsigned char *)0x57000084) //BCD month
  511. #define rBCDYEAR   (*(volatile unsigned char *)0x57000088) //BCD year
  512. #endif  //RTC
  515. // ADC
  516. #define rADCCON    (*(volatile unsigned *)0x58000000) //ADC control
  517. #define rADCTSC    (*(volatile unsigned *)0x58000004) //ADC touch screen control
  518. #define rADCDLY    (*(volatile unsigned *)0x58000008) //ADC start or Interval Delay
  519. #define rADCDAT0   (*(volatile unsigned *)0x5800000c) //ADC conversion data 0
  520. #define rADCDAT1   (*(volatile unsigned *)0x58000010) //ADC conversion data 1
  521. #define rADCUPDN   (*(volatile unsigned *)0x58000014) //Stylus Up/Down interrupt status
  524. // SPI       
  525. #define rSPCON0    (*(volatile unsigned *)0x59000000) //SPI0 control
  526. #define rSPSTA0    (*(volatile unsigned *)0x59000004) //SPI0 status
  527. #define rSPPIN0    (*(volatile unsigned *)0x59000008) //SPI0 pin control
  528. #define rSPPRE0    (*(volatile unsigned *)0x5900000c) //SPI0 baud rate prescaler
  529. #define rSPTDAT0   (*(volatile unsigned *)0x59000010) //SPI0 Tx data
  530. #define rSPRDAT0   (*(volatile unsigned *)0x59000014) //SPI0 Rx data
  532. #define rSPCON1    (*(volatile unsigned *)0x59000020) //SPI1 control
  533. #define rSPSTA1    (*(volatile unsigned *)0x59000024) //SPI1 status
  534. #define rSPPIN1    (*(volatile unsigned *)0x59000028) //SPI1 pin control
  535. #define rSPPRE1    (*(volatile unsigned *)0x5900002c) //SPI1 baud rate prescaler
  536. #define rSPTDAT1   (*(volatile unsigned *)0x59000030) //SPI1 Tx data
  537. #define rSPRDAT1   (*(volatile unsigned *)0x59000034) //SPI1 Rx data
  540. // SD Interface
  541. #define rSDICON     (*(volatile unsigned *)0x5a000000) //SDI control
  542. #define rSDIPRE     (*(volatile unsigned *)0x5a000004) //SDI baud rate prescaler
  543. #define rSDICARG    (*(volatile unsigned *)0x5a000008) //SDI command argument
  544. #define rSDICCON    (*(volatile unsigned *)0x5a00000c) //SDI command control
  545. #define rSDICSTA    (*(volatile unsigned *)0x5a000010) //SDI command status
  546. #define rSDIRSP0    (*(volatile unsigned *)0x5a000014) //SDI response 0
  547. #define rSDIRSP1    (*(volatile unsigned *)0x5a000018) //SDI response 1
  548. #define rSDIRSP2    (*(volatile unsigned *)0x5a00001c) //SDI response 2
  549. #define rSDIRSP3    (*(volatile unsigned *)0x5a000020) //SDI response 3
  550. #define rSDIDTIMER  (*(volatile unsigned *)0x5a000024) //SDI data/busy timer
  551. #define rSDIBSIZE   (*(volatile unsigned *)0x5a000028) //SDI block size
  552. #define rSDIDCON    (*(volatile unsigned *)0x5a00002c) //SDI data control
  553. #define rSDIDCNT    (*(volatile unsigned *)0x5a000030) //SDI data remain counter
  554. #define rSDIDSTA    (*(volatile unsigned *)0x5a000034) //SDI data status
  555. #define rSDIFSTA    (*(volatile unsigned *)0x5a000038) //SDI FIFO status
  556. #define rSDIIMSK    (*(volatile unsigned *)0x5a00003c) //SDI interrupt mask. edited for 2440A
  558. #ifdef __BIG_ENDIAN  /* edited for 2440A */
  559. #define rSDIDAT    (*(volatile unsigned *)0x5a00004c) //SDI data
  560. #define SDIDAT     0x5a00004c  
  561. #else  // Little Endian
  562. #define rSDIDAT    (*(volatile unsigned *)0x5a000040) //SDI data 
  563. #define SDIDAT     0x5a000040  
  564. #endif   //SD Interface
  567. // Exception vector
  568. #define pISR_RESET (*(unsigned *)(_ISR_STARTADDRESS+0x0))
  569. #define pISR_UNDEF (*(unsigned *)(_ISR_STARTADDRESS+0x4))
  570. #define pISR_SWI (*(unsigned *)(_ISR_STARTADDRESS+0x8))
  571. #define pISR_PABORT (*(unsigned *)(_ISR_STARTADDRESS+0xc))
  572. #define pISR_DABORT (*(unsigned *)(_ISR_STARTADDRESS+0x10))
  573. #define pISR_RESERVED (*(unsigned *)(_ISR_STARTADDRESS+0x14))
  574. #define pISR_IRQ (*(unsigned *)(_ISR_STARTADDRESS+0x18))
  575. #define pISR_FIQ (*(unsigned *)(_ISR_STARTADDRESS+0x1c))
  576. // Interrupt vector
  577. #define pISR_EINT0 (*(unsigned *)(_ISR_STARTADDRESS+0x20))
  578. #define pISR_EINT1 (*(unsigned *)(_ISR_STARTADDRESS+0x24))
  579. #define pISR_EINT2 (*(unsigned *)(_ISR_STARTADDRESS+0x28))
  580. #define pISR_EINT3 (*(unsigned *)(_ISR_STARTADDRESS+0x2c))
  581. #define pISR_EINT4_7 (*(unsigned *)(_ISR_STARTADDRESS+0x30))
  582. #define pISR_EINT8_23 (*(unsigned *)(_ISR_STARTADDRESS+0x34))
  583. #define pISR_CAM (*(unsigned *)(_ISR_STARTADDRESS+0x38)) // Added for 2440.
  584. #define pISR_BAT_FLT (*(unsigned *)(_ISR_STARTADDRESS+0x3c))
  585. #define pISR_TICK (*(unsigned *)(_ISR_STARTADDRESS+0x40))
  586. #define pISR_WDT_AC97 (*(unsigned *)(_ISR_STARTADDRESS+0x44))   //Changed to pISR_WDT_AC97 for 2440A 
  587. #define pISR_TIMER0   (*(unsigned *)(_ISR_STARTADDRESS+0x48))
  588. #define pISR_TIMER1   (*(unsigned *)(_ISR_STARTADDRESS+0x4c))
  589. #define pISR_TIMER2 (*(unsigned *)(_ISR_STARTADDRESS+0x50))
  590. #define pISR_TIMER3 (*(unsigned *)(_ISR_STARTADDRESS+0x54))
  591. #define pISR_TIMER4 (*(unsigned *)(_ISR_STARTADDRESS+0x58))
  592. #define pISR_UART2 (*(unsigned *)(_ISR_STARTADDRESS+0x5c))
  593. #define pISR_LCD (*(unsigned *)(_ISR_STARTADDRESS+0x60))
  594. #define pISR_DMA0 (*(unsigned *)(_ISR_STARTADDRESS+0x64))
  595. #define pISR_DMA1 (*(unsigned *)(_ISR_STARTADDRESS+0x68))
  596. #define pISR_DMA2 (*(unsigned *)(_ISR_STARTADDRESS+0x6c))
  597. #define pISR_DMA3 (*(unsigned *)(_ISR_STARTADDRESS+0x70))
  598. #define pISR_SDI (*(unsigned *)(_ISR_STARTADDRESS+0x74))
  599. #define pISR_SPI0 (*(unsigned *)(_ISR_STARTADDRESS+0x78))
  600. #define pISR_UART1 (*(unsigned *)(_ISR_STARTADDRESS+0x7c))
  601. #define pISR_NFCON (*(unsigned *)(_ISR_STARTADDRESS+0x80)) // Added for 2440.
  602. #define pISR_USBD (*(unsigned *)(_ISR_STARTADDRESS+0x84))
  603. #define pISR_USBH (*(unsigned *)(_ISR_STARTADDRESS+0x88))
  604. #define pISR_IIC (*(unsigned *)(_ISR_STARTADDRESS+0x8c))
  605. #define pISR_UART0 (*(unsigned *)(_ISR_STARTADDRESS+0x90))
  606. #define pISR_SPI1 (*(unsigned *)(_ISR_STARTADDRESS+0x94))
  607. #define pISR_RTC (*(unsigned *)(_ISR_STARTADDRESS+0x98))
  608. #define pISR_ADC (*(unsigned *)(_ISR_STARTADDRESS+0x9c))
  611. // PENDING BIT
  612. #define BIT_EINT0 (0x1)
  613. #define BIT_EINT1 (0x1<<1)
  614. #define BIT_EINT2 (0x1<<2)
  615. #define BIT_EINT3 (0x1<<3)
  616. #define BIT_EINT4_7 (0x1<<4)
  617. #define BIT_EINT8_23 (0x1<<5)
  618. #define BIT_CAM (0x1<<6) // Added for 2440.
  619. #define BIT_BAT_FLT (0x1<<7)
  620. #define BIT_TICK (0x1<<8)
  621. #define BIT_WDT_AC97 (0x1<<9) // Changed from BIT_WDT to BIT_WDT_AC97 for 2440A  
  622. #define BIT_TIMER0 (0x1<<10)
  623. #define BIT_TIMER1 (0x1<<11)
  624. #define BIT_TIMER2 (0x1<<12)
  625. #define BIT_TIMER3 (0x1<<13)
  626. #define BIT_TIMER4 (0x1<<14)
  627. #define BIT_UART2 (0x1<<15)
  628. #define BIT_LCD (0x1<<16)
  629. #define BIT_DMA0 (0x1<<17)
  630. #define BIT_DMA1 (0x1<<18)
  631. #define BIT_DMA2 (0x1<<19)
  632. #define BIT_DMA3 (0x1<<20)
  633. #define BIT_SDI (0x1<<21)
  634. #define BIT_SPI0 (0x1<<22)
  635. #define BIT_UART1 (0x1<<23)
  636. #define BIT_NFCON (0x1<<24) // Added for 2440.
  637. #define BIT_USBD (0x1<<25)
  638. #define BIT_USBH (0x1<<26)
  639. #define BIT_IIC (0x1<<27)
  640. #define BIT_UART0 (0x1<<28)
  641. #define BIT_SPI1 (0x1<<29)
  642. #define BIT_RTC (0x1<<30)
  643. #define BIT_ADC (0x1<<31)
  644. #define BIT_ALLMSK (0xffffffff)
  646. #define BIT_SUB_ALLMSK (0x7fff) //Changed from 0x7ff to 0x7fff for 2440A 
  647. #define BIT_SUB_AC97 (0x1<<14) //Added for 2440A 
  648. #define BIT_SUB_WDT (0x1<<13) //Added for 2440A 
  649. #define BIT_SUB_CAM_P (0x1<<12) // edited for 2440A.
  650. #define BIT_SUB_CAM_C   (0x1<<11)       // edited for 2440A
  651. #define BIT_SUB_ADC (0x1<<10)
  652. #define BIT_SUB_TC (0x1<<9)
  653. #define BIT_SUB_ERR2 (0x1<<8)
  654. #define BIT_SUB_TXD2 (0x1<<7)
  655. #define BIT_SUB_RXD2 (0x1<<6)
  656. #define BIT_SUB_ERR1 (0x1<<5)
  657. #define BIT_SUB_TXD1 (0x1<<4)
  658. #define BIT_SUB_RXD1 (0x1<<3)
  659. #define BIT_SUB_ERR0 (0x1<<2)
  660. #define BIT_SUB_TXD0 (0x1<<1)
  661. #define BIT_SUB_RXD0 (0x1<<0)
  663. //Wait until rINTPND is changed for the case that the ISR is very short.
  664. /*
  665. #define ClearPending(bit) {
  666. rSRCPND = bit;
  667. rINTPND = bit;
  668. rINTPND;
  669. }
  670. */
  672. #define EnableIrq(bit) rINTMSK &= ~(bit)
  673. #define DisableIrq(bit) rINTMSK |= (bit)
  674. #define EnableSubIrq(bit) rINTSUBMSK &= ~(bit)
  675. #define DisableSubIrq(bit) rINTSUBMSK |= (bit)
  677. __inline void ClearPending(int bit)
  678. {
  679. register i;
  680. rSRCPND = bit;
  681. rINTPND = bit;
  682. i = rINTPND;
  683. }
  685. __inline void ClearSubPending(int bit)
  686. {
  687. register i;
  688. rSUBSRCPND = bit;
  689. i = rINTPND;
  690. }                       
  691. //Wait until rINTPND is changed for the case that the ISR is very short.
  694. #ifdef __cplusplus
  695. }
  696. #endif
  697. #endif  //__2440ADDR_H__