开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > Windows CE > 查看源码
2440slib.s
资源名称：src.rar　[点击查看]
上传用户：jankzhpno
上传日期：2022-08-03
资源大小：4763k
文件大小：7k
源码类别：

Windows CE

开发平台：

Visual C++

2440slib.s：源码内容
  1. ;=====================================================================
  2. ; File Name : 2440slib.s
  3. ; Function  : S3C2440  (Assembly)
  4. ; Date      : March 09, 2002
  5. ; Revision : Programming start (February 26,2002) -> SOP
  6. ; Revision : 03.11.2003 ver 0.0 Attatched for 2440
  7. ;=====================================================================
  9. ;Interrupt, FIQ/IRQ disable
  10. NOINT  EQU 0xc0    ; 1100 0000
  12. ;Check if tasm.exe(armasm -16 ...@ADS 1.0) is used.
  13.    GBLL    THUMBCODE
  14.    [ {CONFIG} = 16
  15. THUMBCODE SETL  {TRUE}
  16.  CODE32
  17.    |
  18. THUMBCODE SETL  {FALSE}
  19.    ]
  21.    MACRO
  22.      MOV_PC_LR
  23.      [ THUMBCODE
  24.        bx lr
  25.      |
  26.        mov pc,lr
  27.      ]
  28.    MEND
  30.    AREA |C$$code|, CODE, READONLY
  31.    EXPORT EnterCritical
  32. EnterCritical   
  33. mrs r1, cpsr
  34. str r1, [r0]
  35. orr r1, r1, #NOINT
  36. msr cpsr_cxsf, r1
  37. MOV_PC_LR
  38. ;restore cpsr, r0 = address to restore cpsr
  39. EXPORT ExitCritical
  40. ExitCritical
  41. ldr r1, [r0]
  42. msr cpsr_cxsf, r1
  43. MOV_PC_LR
  44. ;==============
  45. ; CPSR I,F bit
  46. ;==============
  47. ;int SET_IF(void);
  48. ;The return value is current CPSR.
  49. EXPORT SET_IF
  50. SET_IF
  51.     ;This function works only if the processor is in previliged mode.
  52.    mrs r0,cpsr
  53.    mov r1,r0
  54.    orr r1,r1,#NOINT
  55.    msr cpsr_cxsf,r1
  56.    MOV_PC_LR
  58. ;void WR_IF(int cpsrValue);
  59.    EXPORT WR_IF
  60. WR_IF
  61.     ;This function works only if the processor is in previliged mode.
  62.    msr cpsr_cxsf,r0
  63.    MOV_PC_LR
  66. ;void CLR_IF(void);
  67.    EXPORT  CLR_IF
  68. CLR_IF
  69.     ;This function works only if the processor is in previliged mode.
  70.    mrs r0,cpsr
  71.    bic r0,r0,#NOINT
  72.    msr cpsr_cxsf,r0
  73.    MOV_PC_LR
  74.    
  75.     EXPORT outportw
  76. outportw strh r0, [r1]
  77. MOV_PC_LR
  79. EXPORT inportw
  80. inportw ldrh r0, [r0]
  81. MOV_PC_LR
  84. ;====================================
  85. ; MMU Cache/TLB/etc on/off functions
  86. ;====================================
  87. R1_I EQU (1<<12)
  88. R1_C EQU (1<<2)
  89. R1_A EQU (1<<1)
  90. R1_M    EQU (1)
  91. R1_iA EQU (1<<31)
  92. R1_nF   EQU (1<<30)
  94. ;void MMU_EnableICache(void)
  95.    EXPORT MMU_EnableICache
  96. MMU_EnableICache
  97.    mrc p15,0,r0,c1,c0,0
  98.    orr r0,r0,#R1_I
  99.    mcr p15,0,r0,c1,c0,0
  100.    MOV_PC_LR
  102. ;void MMU_DisableICache(void)
  103.    EXPORT MMU_DisableICache
  104. MMU_DisableICache
  105.    mrc p15,0,r0,c1,c0,0
  106.    bic r0,r0,#R1_I
  107.    mcr p15,0,r0,c1,c0,0
  108.    MOV_PC_LR
  110. ;void MMU_EnableDCache(void)
  111.    EXPORT MMU_EnableDCache
  112. MMU_EnableDCache
  113.    mrc p15,0,r0,c1,c0,0
  114.    orr r0,r0,#R1_C
  115.    mcr p15,0,r0,c1,c0,0
  116.    MOV_PC_LR
  118. ;void MMU_DisableDCache(void)
  119.    EXPORT MMU_DisableDCache
  120. MMU_DisableDCache
  121.    mrc p15,0,r0,c1,c0,0
  122.    bic r0,r0,#R1_C
  123.    mcr p15,0,r0,c1,c0,0
  124.    MOV_PC_LR
  126. ;void MMU_EnableAlignFault(void)
  127.    EXPORT MMU_EnableAlignFault
  128. MMU_EnableAlignFault
  129.    mrc p15,0,r0,c1,c0,0
  130.    orr r0,r0,#R1_A
  131.    mcr p15,0,r0,c1,c0,0
  132.    MOV_PC_LR
  134. ;void MMU_DisableAlignFault(void)
  135.    EXPORT MMU_DisableAlignFault
  136. MMU_DisableAlignFault
  137.    mrc p15,0,r0,c1,c0,0
  138.    bic r0,r0,#R1_A
  139.    mcr p15,0,r0,c1,c0,0
  140.    MOV_PC_LR
  142. ;void MMU_EnableMMU(void)
  143.    EXPORT MMU_EnableMMU
  144. MMU_EnableMMU
  145.    mrc p15,0,r0,c1,c0,0
  146.    orr r0,r0,#R1_M
  147.    mcr p15,0,r0,c1,c0,0
  148.    MOV_PC_LR
  150. ;void MMU_DisableMMU(void)
  151.    EXPORT MMU_DisableMMU
  152. MMU_DisableMMU
  153.    mrc p15,0,r0,c1,c0,0
  154.    bic r0,r0,#R1_M
  155.    mcr p15,0,r0,c1,c0,0
  156.    MOV_PC_LR
  158. ;void MMU_SetFastBusMode(void)
  159. ; FCLK:HCLK= 1:1
  160.   EXPORT MMU_SetFastBusMode
  161. MMU_SetFastBusMode
  162.    mrc p15,0,r0,c1,c0,0
  163.    bic r0,r0,#R1_iA:OR:R1_nF
  164.    mcr p15,0,r0,c1,c0,0
  165.    MOV_PC_LR
  167. ;void MMU_SetAsyncBusMode(void)
  168. ; FCLK:HCLK= 1:2
  169.    EXPORT MMU_SetAsyncBusMode
  170. MMU_SetAsyncBusMode
  171.    mrc p15,0,r0,c1,c0,0
  172.    orr r0,r0,#R1_nF:OR:R1_iA
  173.    mcr p15,0,r0,c1,c0,0
  174.    MOV_PC_LR
  176. ;=========================
  177. ; Set TTBase
  178. ;=========================
  179. ;void MMU_SetTTBase(int base)
  180.    EXPORT MMU_SetTTBase
  181. MMU_SetTTBase
  182.    ;ro=TTBase
  183.    mcr p15,0,r0,c2,c0,0
  184.    MOV_PC_LR
  186. ;=========================
  187. ; Set Domain
  188. ;=========================
  189. ;void MMU_SetDomain(int domain)
  190.    EXPORT MMU_SetDomain
  191. MMU_SetDomain
  192.    ;ro=domain
  193.    mcr p15,0,r0,c3,c0,0
  194.    MOV_PC_LR
  196. ;=========================
  197. ; ICache/DCache functions
  198. ;=========================
  199. ;void MMU_InvalidateIDCache(void)
  200.    EXPORT MMU_InvalidateIDCache
  201. MMU_InvalidateIDCache
  202.    mcr p15,0,r0,c7,c7,0
  203.    MOV_PC_LR
  205. ;void MMU_InvalidateICache(void)
  206.    EXPORT MMU_InvalidateICache
  207. MMU_InvalidateICache
  208.    mcr p15,0,r0,c7,c5,0
  209.    MOV_PC_LR
  211. ;void MMU_InvalidateICacheMVA(U32 mva)
  212.    EXPORT MMU_InvalidateICacheMVA
  213. MMU_InvalidateICacheMVA
  214.    ;r0=mva
  215.    mcr p15,0,r0,c7,c5,1
  216.    MOV_PC_LR
  218. ;void MMU_PrefetchICacheMVA(U32 mva)
  219.    EXPORT MMU_PrefetchICacheMVA
  220. MMU_PrefetchICacheMVA
  221.    ;r0=mva
  222.    mcr p15,0,r0,c7,c13,1
  223.    MOV_PC_LR
  225. ;void MMU_InvalidateDCache(void)
  226.    EXPORT MMU_InvalidateDCache
  227. MMU_InvalidateDCache
  228.    mcr p15,0,r0,c7,c6,0
  229.    MOV_PC_LR
  231. ;void MMU_InvalidateDCacheMVA(U32 mva)
  232.    EXPORT MMU_InvalidateDCacheMVA
  233. MMU_InvalidateDCacheMVA
  234.    ;r0=mva
  235.    mcr p15,0,r0,c7,c6,1
  236.    MOV_PC_LR
  238. ;void MMU_CleanDCacheMVA(U32 mva)
  239.    EXPORT MMU_CleanDCacheMVA
  240. MMU_CleanDCacheMVA
  241.    ;r0=mva
  242.    mcr p15,0,r0,c7,c10,1
  243.    MOV_PC_LR
  245. ;void MMU_CleanInvalidateDCacheMVA(U32 mva)
  246.    EXPORT MMU_CleanInvalidateDCacheMVA
  247. MMU_CleanInvalidateDCacheMVA
  248.    ;r0=mva
  249.    mcr p15,0,r0,c7,c14,1
  250.    MOV_PC_LR
  252. ;void MMU_CleanDCacheIndex(U32 index)
  253.    EXPORT MMU_CleanDCacheIndex
  254. MMU_CleanDCacheIndex
  255.    ;r0=index
  256.    mcr p15,0,r0,c7,c10,2
  257.    MOV_PC_LR
  259. ;void MMU_CleanInvalidateDCacheIndex(U32 index)
  260.    EXPORT MMU_CleanInvalidateDCacheIndex
  261. MMU_CleanInvalidateDCacheIndex
  262.    ;r0=index
  263.    mcr p15,0,r0,c7,c14,2
  264.    MOV_PC_LR
  266. ;void MMU_WaitForInterrupt(void)
  267.    EXPORT MMU_WaitForInterrupt
  268. MMU_WaitForInterrupt
  269.    mcr p15,0,r0,c7,c0,4
  270.    MOV_PC_LR
  272. ;===============
  273. ; TLB functions
  274. ;===============
  275. ;voic MMU_InvalidateTLB(void)
  276.    EXPORT MMU_InvalidateTLB
  277. MMU_InvalidateTLB
  278.    mcr p15,0,r0,c8,c7,0
  279.    MOV_PC_LR
  281. ;void MMU_InvalidateITLB(void)
  282.    EXPORT MMU_InvalidateITLB
  283. MMU_InvalidateITLB
  284.    mcr p15,0,r0,c8,c5,0
  285.    MOV_PC_LR
  287. ;void MMU_InvalidateITLBMVA(U32 mva)
  288.    EXPORT MMU_InvalidateITLBMVA
  289. MMU_InvalidateITLBMVA
  290.    ;ro=mva
  291.    mcr p15,0,r0,c8,c5,1
  292.    MOV_PC_LR
  294. ;void MMU_InvalidateDTLB(void)
  295. EXPORT MMU_InvalidateDTLB
  296. MMU_InvalidateDTLB
  297. mcr p15,0,r0,c8,c6,0
  298. MOV_PC_LR
  300. ;void MMU_InvalidateDTLBMVA(U32 mva)
  301. EXPORT MMU_InvalidateDTLBMVA
  302. MMU_InvalidateDTLBMVA
  303. ;r0=mva
  304. mcr p15,0,r0,c8,c6,1
  305. MOV_PC_LR
  307. ;=================
  308. ; Cache lock down
  309. ;=================
  310. ;void MMU_SetDCacheLockdownBase(U32 base)
  311.    EXPORT MMU_SetDCacheLockdownBase
  312. MMU_SetDCacheLockdownBase
  313.    ;r0= victim & lockdown base
  314.    mcr p15,0,r0,c9,c0,0
  315.    MOV_PC_LR
  317. ;void MMU_SetICacheLockdownBase(U32 base)
  318.    EXPORT MMU_SetICacheLockdownBase
  319. MMU_SetICacheLockdownBase
  320.    ;r0= victim & lockdown base
  321.    mcr p15,0,r0,c9,c0,1
  322.    MOV_PC_LR
  324. ;=================
  325. ; TLB lock down
  326. ;=================
  327. ;void MMU_SetDTLBLockdown(U32 baseVictim)
  328.    EXPORT MMU_SetDTLBLockdown
  329. MMU_SetDTLBLockdown
  330.    ;r0= baseVictim
  331.    mcr p15,0,r0,c10,c0,0
  332.    MOV_PC_LR
  334. ;void MMU_SetITLBLockdown(U32 baseVictim)
  335.    EXPORT MMU_SetITLBLockdown
  336. MMU_SetITLBLockdown
  337.    ;r0= baseVictim
  338.    mcr p15,0,r0,c10,c0,1
  339.    MOV_PC_LR
  341. ;============
  342. ; Process ID
  343. ;============
  344. ;void MMU_SetProcessId(U32 pid)
  345.    EXPORT MMU_SetProcessId
  346. MMU_SetProcessId
  347.    ;r0= pid
  348.    mcr p15,0,r0,c13,c0,0
  349.    MOV_PC_LR
  351.    END