开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 微处理器开发 > 查看源码
2410addr.h
资源名称：arm_exam.rar　[点击查看]
上传用户：mhstny
上传日期：2022-08-05
资源大小：793k
文件大小：35k
源码类别：

微处理器开发

开发平台：

Unix_Linux

2410addr.h：源码内容
  1. //=============================================================================
  2. // File Name : 2410addr.h
  3. // Function  : S3C2410 Define Address Register
  4. // Program   : Shin, On Pil (SOP)
  5. // Date      : May 06, 2002
  6. // Version   : 0.0
  7. // History
  8. //   0.0 : Programming start (February 15,2002) -> SOP
  9. //         INTERRUPT rPRIORITY 0x4a00000a -> 0x4a00000c       (May 02, 2002 SOP)
  10. //         RTC BCD DAY and DATE Register Name Correction      (May 06, 2002 SOP) 
  11. //=============================================================================
  13. #ifndef __2410ADDR_H__
  14. #define __2410ADDR_H__
  16. #ifdef __cplusplus
  17. extern "C" {
  18. #endif
  20. #include "option.h"
  23. // Memory control 
  24. #define rBWSCON    (*(volatile unsigned *)0x48000000) //Bus width & wait status
  25. #define rBANKCON0  (*(volatile unsigned *)0x48000004) //Boot ROM control
  26. #define rBANKCON1  (*(volatile unsigned *)0x48000008) //BANK1 control
  27. #define rBANKCON2  (*(volatile unsigned *)0x4800000c) //BANK2 cControl
  28. #define rBANKCON3  (*(volatile unsigned *)0x48000010) //BANK3 control
  29. #define rBANKCON4  (*(volatile unsigned *)0x48000014) //BANK4 control
  30. #define rBANKCON5  (*(volatile unsigned *)0x48000018) //BANK5 control
  31. #define rBANKCON6  (*(volatile unsigned *)0x4800001c) //BANK6 control
  32. #define rBANKCON7  (*(volatile unsigned *)0x48000020) //BANK7 control
  33. #define rREFRESH   (*(volatile unsigned *)0x48000024) //DRAM/SDRAM refresh
  34. #define rBANKSIZE  (*(volatile unsigned *)0x48000028) //Flexible Bank Size
  35. #define rMRSRB6    (*(volatile unsigned *)0x4800002c) //Mode register set for SDRAM
  36. #define rMRSRB7    (*(volatile unsigned *)0x48000030) //Mode register set for SDRAM
  39. // USB Host
  42. // INTERRUPT
  43. #define rSRCPND     (*(volatile unsigned *)0x4a000000) //Interrupt request status
  44. #define rINTMOD     (*(volatile unsigned *)0x4a000004) //Interrupt mode control
  45. #define rINTMSK     (*(volatile unsigned *)0x4a000008) //Interrupt mask control
  46. #define rPRIORITY   (*(volatile unsigned *)0x4a00000c) //IRQ priority control
  47. #define rINTPND     (*(volatile unsigned *)0x4a000010) //Interrupt request status
  48. #define rINTOFFSET  (*(volatile unsigned *)0x4a000014) //Interruot request source offset
  49. #define rSUBSRCPND  (*(volatile unsigned *)0x4a000018) //Sub source pending
  50. #define rINTSUBMSK  (*(volatile unsigned *)0x4a00001c) //Interrupt sub mask
  53. // DMA
  54. #define rDISRC0     (*(volatile unsigned *)0x4b000000) //DMA 0 Initial source
  55. #define rDISRCC0    (*(volatile unsigned *)0x4b000004) //DMA 0 Initial source control
  56. #define rDIDST0     (*(volatile unsigned *)0x4b000008) //DMA 0 Initial Destination
  57. #define rDIDSTC0    (*(volatile unsigned *)0x4b00000c) //DMA 0 Initial Destination control
  58. #define rDCON0      (*(volatile unsigned *)0x4b000010) //DMA 0 Control
  59. #define rDSTAT0     (*(volatile unsigned *)0x4b000014) //DMA 0 Status
  60. #define rDCSRC0     (*(volatile unsigned *)0x4b000018) //DMA 0 Current source
  61. #define rDCDST0     (*(volatile unsigned *)0x4b00001c) //DMA 0 Current destination
  62. #define rDMASKTRIG0 (*(volatile unsigned *)0x4b000020) //DMA 0 Mask trigger
  64. #define rDISRC1     (*(volatile unsigned *)0x4b000040) //DMA 1 Initial source
  65. #define rDISRCC1    (*(volatile unsigned *)0x4b000044) //DMA 1 Initial source control
  66. #define rDIDST1     (*(volatile unsigned *)0x4b000048) //DMA 1 Initial Destination
  67. #define rDIDSTC1    (*(volatile unsigned *)0x4b00004c) //DMA 1 Initial Destination control
  68. #define rDCON1      (*(volatile unsigned *)0x4b000050) //DMA 1 Control
  69. #define rDSTAT1     (*(volatile unsigned *)0x4b000054) //DMA 1 Status
  70. #define rDCSRC1     (*(volatile unsigned *)0x4b000058) //DMA 1 Current source
  71. #define rDCDST1     (*(volatile unsigned *)0x4b00005c) //DMA 1 Current destination
  72. #define rDMASKTRIG1 (*(volatile unsigned *)0x4b000060) //DMA 1 Mask trigger
  74. #define rDISRC2     (*(volatile unsigned *)0x4b000080) //DMA 2 Initial source
  75. #define rDISRCC2    (*(volatile unsigned *)0x4b000084) //DMA 2 Initial source control
  76. #define rDIDST2     (*(volatile unsigned *)0x4b000088) //DMA 2 Initial Destination
  77. #define rDIDSTC2    (*(volatile unsigned *)0x4b00008c) //DMA 2 Initial Destination control
  78. #define rDCON2      (*(volatile unsigned *)0x4b000090) //DMA 2 Control
  79. #define rDSTAT2     (*(volatile unsigned *)0x4b000094) //DMA 2 Status
  80. #define rDCSRC2     (*(volatile unsigned *)0x4b000098) //DMA 2 Current source
  81. #define rDCDST2     (*(volatile unsigned *)0x4b00009c) //DMA 2 Current destination
  82. #define rDMASKTRIG2 (*(volatile unsigned *)0x4b0000a0) //DMA 2 Mask trigger
  84. #define rDISRC3     (*(volatile unsigned *)0x4b0000c0) //DMA 3 Initial source
  85. #define rDISRCC3    (*(volatile unsigned *)0x4b0000c4) //DMA 3 Initial source control
  86. #define rDIDST3     (*(volatile unsigned *)0x4b0000c8) //DMA 3 Initial Destination
  87. #define rDIDSTC3    (*(volatile unsigned *)0x4b0000cc) //DMA 3 Initial Destination control
  88. #define rDCON3      (*(volatile unsigned *)0x4b0000d0) //DMA 3 Control
  89. #define rDSTAT3     (*(volatile unsigned *)0x4b0000d4) //DMA 3 Status
  90. #define rDCSRC3     (*(volatile unsigned *)0x4b0000d8) //DMA 3 Current source
  91. #define rDCDST3     (*(volatile unsigned *)0x4b0000dc) //DMA 3 Current destination
  92. #define rDMASKTRIG3 (*(volatile unsigned *)0x4b0000e0) //DMA 3 Mask trigger
  95. // CLOCK & POWER MANAGEMENT
  96. #define rLOCKTIME   (*(volatile unsigned *)0x4c000000) //PLL lock time counter
  97. #define rMPLLCON    (*(volatile unsigned *)0x4c000004) //MPLL Control
  98. #define rUPLLCON    (*(volatile unsigned *)0x4c000008) //UPLL Control
  99. #define rCLKCON     (*(volatile unsigned *)0x4c00000c) //Clock generator control
  100. #define rCLKSLOW    (*(volatile unsigned *)0x4c000010) //Slow clock control
  101. #define rCLKDIVN    (*(volatile unsigned *)0x4c000014) //Clock divider control
  104. // LCD CONTROLLER
  105. #define rLCDCON1    (*(volatile unsigned *)0x4d000000) //LCD control 1
  106. #define rLCDCON2    (*(volatile unsigned *)0x4d000004) //LCD control 2
  107. #define rLCDCON3    (*(volatile unsigned *)0x4d000008) //LCD control 3
  108. #define rLCDCON4    (*(volatile unsigned *)0x4d00000c) //LCD control 4
  109. #define rLCDCON5    (*(volatile unsigned *)0x4d000010) //LCD control 5
  110. #define rLCDSADDR1  (*(volatile unsigned *)0x4d000014) //STN/TFT Frame buffer start address 1
  111. #define rLCDSADDR2  (*(volatile unsigned *)0x4d000018) //STN/TFT Frame buffer start address 2
  112. #define rLCDSADDR3  (*(volatile unsigned *)0x4d00001c) //STN/TFT Virtual screen address set
  113. #define rREDLUT     (*(volatile unsigned *)0x4d000020) //STN Red lookup table
  114. #define rGREENLUT   (*(volatile unsigned *)0x4d000024) //STN Green lookup table 
  115. #define rBLUELUT    (*(volatile unsigned *)0x4d000028) //STN Blue lookup table
  116. #define rDITHMODE   (*(volatile unsigned *)0x4d00004c) //STN Dithering mode
  117. #define rTPAL       (*(volatile unsigned *)0x4d000050) //TFT Temporary palette
  118. #define rLCDINTPND  (*(volatile unsigned *)0x4d000054) //LCD Interrupt pending
  119. #define rLCDSRCPND  (*(volatile unsigned *)0x4d000058) //LCD Interrupt source
  120. #define rLCDINTMSK  (*(volatile unsigned *)0x4d00005c) //LCD Interrupt mask
  121. #define rLPCSEL     (*(volatile unsigned *)0x4d000060) //LPC3600 Control
  122. #define PALETTE     0x4d000400                         //Palette start address
  125. // NAND flash
  126. #define rNFCONF     (*(volatile unsigned *)0x4e000000)      //NAND Flash configuration
  127. #define rNFCMD      (*(volatile U8 *)0x4e000004)            //NADD Flash command
  128. #define rNFADDR     (*(volatile U8 *)0x4e000008)            //NAND Flash address
  129. #define rNFDATA     (*(volatile U8 *)0x4e00000c)            //NAND Flash data
  130. #define rNFSTAT     (*(volatile unsigned *)0x4e000010)      //NAND Flash operation status
  131. #define rNFECC      (*(volatile unsigned *)0x4e000014)      //NAND Flash ECC
  132. #define rNFECC0     (*(volatile U8  *)0x4e000014)
  133. #define rNFECC1     (*(volatile U8  *)0x4e000015)
  134. #define rNFECC2     (*(volatile U8  *)0x4e000016)
  136. // UART
  137. #define rULCON0     (*(volatile unsigned *)0x50000000) //UART 0 Line control
  138. #define rUCON0      (*(volatile unsigned *)0x50000004) //UART 0 Control
  139. #define rUFCON0     (*(volatile unsigned *)0x50000008) //UART 0 FIFO control
  140. #define rUMCON0     (*(volatile unsigned *)0x5000000c) //UART 0 Modem control
  141. #define rUTRSTAT0   (*(volatile unsigned *)0x50000010) //UART 0 Tx/Rx status
  142. #define rUERSTAT0   (*(volatile unsigned *)0x50000014) //UART 0 Rx error status
  143. #define rUFSTAT0    (*(volatile unsigned *)0x50000018) //UART 0 FIFO status
  144. #define rUMSTAT0    (*(volatile unsigned *)0x5000001c) //UART 0 Modem status
  145. #define rUBRDIV0    (*(volatile unsigned *)0x50000028) //UART 0 Baud rate divisor
  147. #define rULCON1     (*(volatile unsigned *)0x50004000) //UART 1 Line control
  148. #define rUCON1      (*(volatile unsigned *)0x50004004) //UART 1 Control
  149. #define rUFCON1     (*(volatile unsigned *)0x50004008) //UART 1 FIFO control
  150. #define rUMCON1     (*(volatile unsigned *)0x5000400c) //UART 1 Modem control
  151. #define rUTRSTAT1   (*(volatile unsigned *)0x50004010) //UART 1 Tx/Rx status
  152. #define rUERSTAT1   (*(volatile unsigned *)0x50004014) //UART 1 Rx error status
  153. #define rUFSTAT1    (*(volatile unsigned *)0x50004018) //UART 1 FIFO status
  154. #define rUMSTAT1    (*(volatile unsigned *)0x5000401c) //UART 1 Modem status
  155. #define rUBRDIV1    (*(volatile unsigned *)0x50004028) //UART 1 Baud rate divisor
  157. #define rULCON2     (*(volatile unsigned *)0x50008000) //UART 2 Line control
  158. #define rUCON2      (*(volatile unsigned *)0x50008004) //UART 2 Control
  159. #define rUFCON2     (*(volatile unsigned *)0x50008008) //UART 2 FIFO control
  160. #define rUMCON2     (*(volatile unsigned *)0x5000800c) //UART 2 Modem control
  161. #define rUTRSTAT2   (*(volatile unsigned *)0x50008010) //UART 2 Tx/Rx status
  162. #define rUERSTAT2   (*(volatile unsigned *)0x50008014) //UART 2 Rx error status
  163. #define rUFSTAT2    (*(volatile unsigned *)0x50008018) //UART 2 FIFO status
  164. #define rUMSTAT2    (*(volatile unsigned *)0x5000801c) //UART 2 Modem status
  165. #define rUBRDIV2    (*(volatile unsigned *)0x50008028) //UART 2 Baud rate divisor
  167. #ifdef __BIG_ENDIAN
  168. #define rUTXH0      (*(volatile unsigned char *)0x50000023) //UART 0 Transmission Hold
  169. #define rURXH0      (*(volatile unsigned char *)0x50000027) //UART 0 Receive buffer
  170. #define rUTXH1      (*(volatile unsigned char *)0x50004023) //UART 1 Transmission Hold
  171. #define rURXH1      (*(volatile unsigned char *)0x50004027) //UART 1 Receive buffer
  172. #define rUTXH2      (*(volatile unsigned char *)0x50008023) //UART 2 Transmission Hold
  173. #define rURXH2      (*(volatile unsigned char *)0x50008027) //UART 2 Receive buffer
  175. #define WrUTXH0(ch) (*(volatile unsigned char *)0x50000023)=(unsigned char)(ch)
  176. #define RdURXH0()   (*(volatile unsigned char *)0x50000027)
  177. #define WrUTXH1(ch) (*(volatile unsigned char *)0x50004023)=(unsigned char)(ch)
  178. #define RdURXH1()   (*(volatile unsigned char *)0x50004027)
  179. #define WrUTXH2(ch) (*(volatile unsigned char *)0x50008023)=(unsigned char)(ch)
  180. #define RdURXH2()   (*(volatile unsigned char *)0x50008027)
  182. #define UTXH0       (0x50000020+3)  //Byte_access address by DMA
  183. #define URXH0       (0x50000024+3)
  184. #define UTXH1       (0x50004020+3)
  185. #define URXH1       (0x50004024+3)
  186. #define UTXH2       (0x50008020+3)
  187. #define URXH2       (0x50008024+3)
  189. #else //Little Endian
  190. #define rUTXH0 (*(volatile unsigned char *)0x50000020) //UART 0 Transmission Hold
  191. #define rURXH0 (*(volatile unsigned char *)0x50000024) //UART 0 Receive buffer
  192. #define rUTXH1 (*(volatile unsigned char *)0x50004020) //UART 1 Transmission Hold
  193. #define rURXH1 (*(volatile unsigned char *)0x50004024) //UART 1 Receive buffer
  194. #define rUTXH2 (*(volatile unsigned char *)0x50008020) //UART 2 Transmission Hold
  195. #define rURXH2 (*(volatile unsigned char *)0x50008024) //UART 2 Receive buffer
  197. #define WrUTXH0(ch) (*(volatile unsigned char *)0x50000020)=(unsigned char)(ch)
  198. #define RdURXH0()   (*(volatile unsigned char *)0x50000024)
  199. #define WrUTXH1(ch) (*(volatile unsigned char *)0x50004020)=(unsigned char)(ch)
  200. #define RdURXH1()   (*(volatile unsigned char *)0x50004024)
  201. #define WrUTXH2(ch) (*(volatile unsigned char *)0x50008020)=(unsigned char)(ch)
  202. #define RdURXH2()   (*(volatile unsigned char *)0x50008024)
  204. #define UTXH0       (0x50000020)    //Byte_access address by DMA
  205. #define URXH0       (0x50000024)
  206. #define UTXH1       (0x50004020)
  207. #define URXH1       (0x50004024)
  208. #define UTXH2       (0x50008020)
  209. #define URXH2       (0x50008024)
  210. #endif
  213. // PWM TIMER
  214. #define rTCFG0  (*(volatile unsigned *)0x51000000) //Timer 0 configuration
  215. #define rTCFG1  (*(volatile unsigned *)0x51000004) //Timer 1 configuration
  216. #define rTCON   (*(volatile unsigned *)0x51000008) //Timer control
  217. #define rTCNTB0 (*(volatile unsigned *)0x5100000c) //Timer count buffer 0
  218. #define rTCMPB0 (*(volatile unsigned *)0x51000010) //Timer compare buffer 0
  219. #define rTCNTO0 (*(volatile unsigned *)0x51000014) //Timer count observation 0
  220. #define rTCNTB1 (*(volatile unsigned *)0x51000018) //Timer count buffer 1
  221. #define rTCMPB1 (*(volatile unsigned *)0x5100001c) //Timer compare buffer 1
  222. #define rTCNTO1 (*(volatile unsigned *)0x51000020) //Timer count observation 1
  223. #define rTCNTB2 (*(volatile unsigned *)0x51000024) //Timer count buffer 2
  224. #define rTCMPB2 (*(volatile unsigned *)0x51000028) //Timer compare buffer 2
  225. #define rTCNTO2 (*(volatile unsigned *)0x5100002c) //Timer count observation 2
  226. #define rTCNTB3 (*(volatile unsigned *)0x51000030) //Timer count buffer 3
  227. #define rTCMPB3 (*(volatile unsigned *)0x51000034) //Timer compare buffer 3
  228. #define rTCNTO3 (*(volatile unsigned *)0x51000038) //Timer count observation 3
  229. #define rTCNTB4 (*(volatile unsigned *)0x5100003c) //Timer count buffer 4
  230. #define rTCNTO4 (*(volatile unsigned *)0x51000040) //Timer count observation 4
  233. // USB DEVICE
  234. #ifdef __BIG_ENDIAN
  235. <ERROR IF BIG_ENDIAN>
  236. #define rFUNC_ADDR_REG     (*(volatile unsigned char *)0x52000143) //Function address
  237. #define rPWR_REG           (*(volatile unsigned char *)0x52000147) //Power management
  238. #define rEP_INT_REG        (*(volatile unsigned char *)0x5200014b) //EP Interrupt pending and clear
  239. #define rUSB_INT_REG       (*(volatile unsigned char *)0x5200015b) //USB Interrupt pending and clear
  240. #define rEP_INT_EN_REG     (*(volatile unsigned char *)0x5200015f) //Interrupt enable
  241. #define rUSB_INT_EN_REG    (*(volatile unsigned char *)0x5200016f)
  242. #define rFRAME_NUM1_REG    (*(volatile unsigned char *)0x52000173) //Frame number lower byte
  243. #define rFRAME_NUM2_REG    (*(volatile unsigned char *)0x52000177) //Frame number higher byte
  244. #define rINDEX_REG         (*(volatile unsigned char *)0x5200017b) //Register index
  245. #define rMAXP_REG          (*(volatile unsigned char *)0x52000183) //Endpoint max packet
  246. #define rEP0_CSR           (*(volatile unsigned char *)0x52000187) //Endpoint 0 status
  247. #define rIN_CSR1_REG       (*(volatile unsigned char *)0x52000187) //In endpoint control status
  248. #define rIN_CSR2_REG       (*(volatile unsigned char *)0x5200018b)
  249. #define rOUT_CSR1_REG      (*(volatile unsigned char *)0x52000193) //Out endpoint control status
  250. #define rOUT_CSR2_REG      (*(volatile unsigned char *)0x52000197)
  251. #define rOUT_FIFO_CNT1_REG (*(volatile unsigned char *)0x5200019b) //Endpoint out write count
  252. #define rOUT_FIFO_CNT2_REG (*(volatile unsigned char *)0x5200019f)
  253. #define rEP0_FIFO          (*(volatile unsigned char *)0x520001c3) //Endpoint 0 FIFO
  254. #define rEP1_FIFO          (*(volatile unsigned char *)0x520001c7) //Endpoint 1 FIFO
  255. #define rEP2_FIFO          (*(volatile unsigned char *)0x520001cb) //Endpoint 2 FIFO
  256. #define rEP3_FIFO          (*(volatile unsigned char *)0x520001cf) //Endpoint 3 FIFO
  257. #define rEP4_FIFO          (*(volatile unsigned char *)0x520001d3) //Endpoint 4 FIFO
  258. #define rEP1_DMA_CON       (*(volatile unsigned char *)0x52000203) //EP1 DMA interface control
  259. #define rEP1_DMA_UNIT      (*(volatile unsigned char *)0x52000207) //EP1 DMA Tx unit counter
  260. #define rEP1_DMA_FIFO      (*(volatile unsigned char *)0x5200020b) //EP1 DMA Tx FIFO counter
  261. #define rEP1_DMA_TTC_L     (*(volatile unsigned char *)0x5200020f) //EP1 DMA total Tx counter
  262. #define rEP1_DMA_TTC_M     (*(volatile unsigned char *)0x52000213)
  263. #define rEP1_DMA_TTC_H     (*(volatile unsigned char *)0x52000217)
  264. #define rEP2_DMA_CON       (*(volatile unsigned char *)0x5200021b) //EP2 DMA interface control
  265. #define rEP2_DMA_UNIT      (*(volatile unsigned char *)0x5200021f) //EP2 DMA Tx unit counter
  266. #define rEP2_DMA_FIFO      (*(volatile unsigned char *)0x52000223) //EP2 DMA Tx FIFO counter
  267. #define rEP2_DMA_TTC_L     (*(volatile unsigned char *)0x52000227) //EP2 DMA total Tx counter
  268. #define rEP2_DMA_TTC_M     (*(volatile unsigned char *)0x5200022b)
  269. #define rEP2_DMA_TTC_H     (*(volatile unsigned char *)0x5200022f)
  270. #define rEP3_DMA_CON       (*(volatile unsigned char *)0x52000243) //EP3 DMA interface control
  271. #define rEP3_DMA_UNIT      (*(volatile unsigned char *)0x52000247) //EP3 DMA Tx unit counter
  272. #define rEP3_DMA_FIFO      (*(volatile unsigned char *)0x5200024b) //EP3 DMA Tx FIFO counter
  273. #define rEP3_DMA_TTC_L     (*(volatile unsigned char *)0x5200024f) //EP3 DMA total Tx counter
  274. #define rEP3_DMA_TTC_M     (*(volatile unsigned char *)0x52000253)
  275. #define rEP3_DMA_TTC_H     (*(volatile unsigned char *)0x52000257)
  276. #define rEP4_DMA_CON       (*(volatile unsigned char *)0x5200025b) //EP4 DMA interface control
  277. #define rEP4_DMA_UNIT      (*(volatile unsigned char *)0x5200025f) //EP4 DMA Tx unit counter
  278. #define rEP4_DMA_FIFO      (*(volatile unsigned char *)0x52000263) //EP4 DMA Tx FIFO counter
  279. #define rEP4_DMA_TTC_L     (*(volatile unsigned char *)0x52000267) //EP4 DMA total Tx counter
  280. #define rEP4_DMA_TTC_M     (*(volatile unsigned char *)0x5200026b)
  281. #define rEP4_DMA_TTC_H     (*(volatile unsigned char *)0x5200026f)
  283. #else  // Little Endian
  284. #define rFUNC_ADDR_REG     (*(volatile unsigned char *)0x52000140) //Function address
  285. #define rPWR_REG           (*(volatile unsigned char *)0x52000144) //Power management
  286. #define rEP_INT_REG        (*(volatile unsigned char *)0x52000148) //EP Interrupt pending and clear
  287. #define rUSB_INT_REG       (*(volatile unsigned char *)0x52000158) //USB Interrupt pending and clear
  288. #define rEP_INT_EN_REG     (*(volatile unsigned char *)0x5200015c) //Interrupt enable
  289. #define rUSB_INT_EN_REG    (*(volatile unsigned char *)0x5200016c)
  290. #define rFRAME_NUM1_REG    (*(volatile unsigned char *)0x52000170) //Frame number lower byte
  291. #define rFRAME_NUM2_REG    (*(volatile unsigned char *)0x52000174) //Frame number higher byte
  292. #define rINDEX_REG         (*(volatile unsigned char *)0x52000178) //Register index
  293. #define rMAXP_REG          (*(volatile unsigned char *)0x52000180) //Endpoint max packet
  294. #define rEP0_CSR           (*(volatile unsigned char *)0x52000184) //Endpoint 0 status
  295. #define rIN_CSR1_REG       (*(volatile unsigned char *)0x52000184) //In endpoint control status
  296. #define rIN_CSR2_REG       (*(volatile unsigned char *)0x52000188)
  297. #define rOUT_CSR1_REG      (*(volatile unsigned char *)0x52000190) //Out endpoint control status
  298. #define rOUT_CSR2_REG      (*(volatile unsigned char *)0x52000194)
  299. #define rOUT_FIFO_CNT1_REG (*(volatile unsigned char *)0x52000198) //Endpoint out write count
  300. #define rOUT_FIFO_CNT2_REG (*(volatile unsigned char *)0x5200019c)
  301. #define rEP0_FIFO          (*(volatile unsigned char *)0x520001c0) //Endpoint 0 FIFO
  302. #define rEP1_FIFO          (*(volatile unsigned char *)0x520001c4) //Endpoint 1 FIFO
  303. #define rEP2_FIFO          (*(volatile unsigned char *)0x520001c8) //Endpoint 2 FIFO
  304. #define rEP3_FIFO          (*(volatile unsigned char *)0x520001cc) //Endpoint 3 FIFO
  305. #define rEP4_FIFO          (*(volatile unsigned char *)0x520001d0) //Endpoint 4 FIFO
  306. #define rEP1_DMA_CON       (*(volatile unsigned char *)0x52000200) //EP1 DMA interface control
  307. #define rEP1_DMA_UNIT      (*(volatile unsigned char *)0x52000204) //EP1 DMA Tx unit counter
  308. #define rEP1_DMA_FIFO      (*(volatile unsigned char *)0x52000208) //EP1 DMA Tx FIFO counter
  309. #define rEP1_DMA_TTC_L     (*(volatile unsigned char *)0x5200020c) //EP1 DMA total Tx counter
  310. #define rEP1_DMA_TTC_M     (*(volatile unsigned char *)0x52000210)
  311. #define rEP1_DMA_TTC_H     (*(volatile unsigned char *)0x52000214)
  312. #define rEP2_DMA_CON       (*(volatile unsigned char *)0x52000218) //EP2 DMA interface control
  313. #define rEP2_DMA_UNIT      (*(volatile unsigned char *)0x5200021c) //EP2 DMA Tx unit counter
  314. #define rEP2_DMA_FIFO      (*(volatile unsigned char *)0x52000220) //EP2 DMA Tx FIFO counter
  315. #define rEP2_DMA_TTC_L     (*(volatile unsigned char *)0x52000224) //EP2 DMA total Tx counter
  316. #define rEP2_DMA_TTC_M     (*(volatile unsigned char *)0x52000228)
  317. #define rEP2_DMA_TTC_H     (*(volatile unsigned char *)0x5200022c)
  318. #define rEP3_DMA_CON       (*(volatile unsigned char *)0x52000240) //EP3 DMA interface control
  319. #define rEP3_DMA_UNIT      (*(volatile unsigned char *)0x52000244) //EP3 DMA Tx unit counter
  320. #define rEP3_DMA_FIFO      (*(volatile unsigned char *)0x52000248) //EP3 DMA Tx FIFO counter
  321. #define rEP3_DMA_TTC_L     (*(volatile unsigned char *)0x5200024c) //EP3 DMA total Tx counter
  322. #define rEP3_DMA_TTC_M     (*(volatile unsigned char *)0x52000250)
  323. #define rEP3_DMA_TTC_H     (*(volatile unsigned char *)0x52000254)
  324. #define rEP4_DMA_CON       (*(volatile unsigned char *)0x52000258) //EP4 DMA interface control
  325. #define rEP4_DMA_UNIT      (*(volatile unsigned char *)0x5200025c) //EP4 DMA Tx unit counter
  326. #define rEP4_DMA_FIFO      (*(volatile unsigned char *)0x52000260) //EP4 DMA Tx FIFO counter
  327. #define rEP4_DMA_TTC_L     (*(volatile unsigned char *)0x52000264) //EP4 DMA total Tx counter
  328. #define rEP4_DMA_TTC_M     (*(volatile unsigned char *)0x52000268)
  329. #define rEP4_DMA_TTC_H     (*(volatile unsigned char *)0x5200026c)
  330. #endif   // __BIG_ENDIAN
  333. // WATCH DOG TIMER
  334. #define rWTCON   (*(volatile unsigned *)0x53000000) //Watch-dog timer mode
  335. #define rWTDAT   (*(volatile unsigned *)0x53000004) //Watch-dog timer data
  336. #define rWTCNT   (*(volatile unsigned *)0x53000008) //Eatch-dog timer count
  339. // IIC
  340. #define rIICCON  (*(volatile unsigned *)0x54000000) //IIC control
  341. #define rIICSTAT (*(volatile unsigned *)0x54000004) //IIC status
  342. #define rIICADD  (*(volatile unsigned *)0x54000008) //IIC address
  343. #define rIICDS   (*(volatile unsigned *)0x5400000c) //IIC data shift
  346. // IIS
  347. #define rIISCON  (*(volatile unsigned *)0x55000000) //IIS Control
  348. #define rIISMOD  (*(volatile unsigned *)0x55000004) //IIS Mode
  349. #define rIISPSR  (*(volatile unsigned *)0x55000008) //IIS Prescaler
  350. #define rIISFCON (*(volatile unsigned *)0x5500000c) //IIS FIFO control
  352. #ifdef __BIG_ENDIAN
  353. #define IISFIFO  ((volatile unsigned short *)0x55000012) //IIS FIFO entry
  355. #else //Little Endian
  356. #define IISFIFO  ((volatile unsigned short *)0x55000010) //IIS FIFO entry
  358. #endif
  361. // I/O PORT 
  362. #define rGPACON    (*(volatile unsigned *)0x56000000) //Port A control
  363. #define rGPADAT    (*(volatile unsigned *)0x56000004) //Port A data
  364.                         
  365. #define rGPBCON    (*(volatile unsigned *)0x56000010) //Port B control
  366. #define rGPBDAT    (*(volatile unsigned *)0x56000014) //Port B data
  367. #define rGPBUP     (*(volatile unsigned *)0x56000018) //Pull-up control B
  368.                         
  369. #define rGPCCON    (*(volatile unsigned *)0x56000020) //Port C control
  370. #define rGPCDAT    (*(volatile unsigned *)0x56000024) //Port C data
  371. #define rGPCUP     (*(volatile unsigned *)0x56000028) //Pull-up control C
  372.                         
  373. #define rGPDCON    (*(volatile unsigned *)0x56000030) //Port D control
  374. #define rGPDDAT    (*(volatile unsigned *)0x56000034) //Port D data
  375. #define rGPDUP     (*(volatile unsigned *)0x56000038) //Pull-up control D
  376.                         
  377. #define rGPECON    (*(volatile unsigned *)0x56000040) //Port E control
  378. #define rGPEDAT    (*(volatile unsigned *)0x56000044) //Port E data
  379. #define rGPEUP     (*(volatile unsigned *)0x56000048) //Pull-up control E
  380.                         
  381. #define rGPFCON    (*(volatile unsigned *)0x56000050) //Port F control
  382. #define rGPFDAT    (*(volatile unsigned *)0x56000054) //Port F data
  383. #define rGPFUP     (*(volatile unsigned *)0x56000058) //Pull-up control F
  384.                         
  385. #define rGPGCON    (*(volatile unsigned *)0x56000060) //Port G control
  386. #define rGPGDAT    (*(volatile unsigned *)0x56000064) //Port G data
  387. #define rGPGUP     (*(volatile unsigned *)0x56000068) //Pull-up control G
  388.                         
  389. #define rGPHCON    (*(volatile unsigned *)0x56000070) //Port H control
  390. #define rGPHDAT    (*(volatile unsigned *)0x56000074) //Port H data
  391. #define rGPHUP     (*(volatile unsigned *)0x56000078) //Pull-up control H
  392.                         
  393. #define rMISCCR    (*(volatile unsigned *)0x56000080) //Miscellaneous control
  394. #define rDCLKCON   (*(volatile unsigned *)0x56000084) //DCLK0/1 control
  395. #define rEXTINT0   (*(volatile unsigned *)0x56000088) //External interrupt control register 0
  396. #define rEXTINT1   (*(volatile unsigned *)0x5600008c) //External interrupt control register 1
  397. #define rEXTINT2   (*(volatile unsigned *)0x56000090) //External interrupt control register 2
  398. #define rEINTFLT0  (*(volatile unsigned *)0x56000094) //Reserved
  399. #define rEINTFLT1  (*(volatile unsigned *)0x56000098) //Reserved
  400. #define rEINTFLT2  (*(volatile unsigned *)0x5600009c) //External interrupt filter control register 2
  401. #define rEINTFLT3  (*(volatile unsigned *)0x560000a0) //External interrupt filter control register 3
  402. #define rEINTMASK  (*(volatile unsigned *)0x560000a4) //External interrupt mask
  403. #define rEINTPEND  (*(volatile unsigned *)0x560000a8) //External interrupt pending
  404. #define rGSTATUS0  (*(volatile unsigned *)0x560000ac) //External pin status
  405. #define rGSTATUS1  (*(volatile unsigned *)0x560000b0) //Chip ID(0x32410000)
  406. #define rGSTATUS2  (*(volatile unsigned *)0x560000b4) //Reset type
  407. #define rGSTATUS3  (*(volatile unsigned *)0x560000b8) //Saved data0(32-bit) before entering POWER_OFF mode 
  408. #define rGSTATUS4  (*(volatile unsigned *)0x560000bc) //Saved data0(32-bit) before entering POWER_OFF mode 
  411. // RTC
  412. #ifdef __BIG_ENDIAN
  413. #define rRTCCON    (*(volatile unsigned char *)0x57000043) //RTC control
  414. #define rTICNT     (*(volatile unsigned char *)0x57000047) //Tick time count
  415. #define rRTCALM    (*(volatile unsigned char *)0x57000053) //RTC alarm control
  416. #define rALMSEC    (*(volatile unsigned char *)0x57000057) //Alarm second
  417. #define rALMMIN    (*(volatile unsigned char *)0x5700005b) //Alarm minute
  418. #define rALMHOUR   (*(volatile unsigned char *)0x5700005f) //Alarm Hour
  419. #define rALMDATE   (*(volatile unsigned char *)0x57000063) //Alarm day     <-- May 06, 2002 SOP
  420. #define rALMMON    (*(volatile unsigned char *)0x57000067) //Alarm month
  421. #define rALMYEAR   (*(volatile unsigned char *)0x5700006b) //Alarm year
  422. #define rRTCRST    (*(volatile unsigned char *)0x5700006f) //RTC round reset
  423. #define rBCDSEC    (*(volatile unsigned char *)0x57000073) //BCD second
  424. #define rBCDMIN    (*(volatile unsigned char *)0x57000077) //BCD minute
  425. #define rBCDHOUR   (*(volatile unsigned char *)0x5700007b) //BCD hour
  426. #define rBCDDATE   (*(volatile unsigned char *)0x5700007f) //BCD day       <-- May 06, 2002 SOP
  427. #define rBCDDAY    (*(volatile unsigned char *)0x57000083) //BCD date      <-- May 06, 2002 SOP
  428. #define rBCDMON    (*(volatile unsigned char *)0x57000087) //BCD month
  429. #define rBCDYEAR   (*(volatile unsigned char *)0x5700008b) //BCD year
  431. #else //Little Endian
  432. #define rRTCCON    (*(volatile unsigned char *)0x57000040) //RTC control
  433. #define rTICNT     (*(volatile unsigned char *)0x57000044) //Tick time count
  434. #define rRTCALM    (*(volatile unsigned char *)0x57000050) //RTC alarm control
  435. #define rALMSEC    (*(volatile unsigned char *)0x57000054) //Alarm second
  436. #define rALMMIN    (*(volatile unsigned char *)0x57000058) //Alarm minute
  437. #define rALMHOUR   (*(volatile unsigned char *)0x5700005c) //Alarm Hour
  438. #define rALMDATE   (*(volatile unsigned char *)0x57000060) //Alarm day      <-- May 06, 2002 SOP
  439. #define rALMMON    (*(volatile unsigned char *)0x57000064) //Alarm month
  440. #define rALMYEAR   (*(volatile unsigned char *)0x57000068) //Alarm year
  441. #define rRTCRST    (*(volatile unsigned char *)0x5700006c) //RTC round reset
  442. #define rBCDSEC    (*(volatile unsigned char *)0x57000070) //BCD second
  443. #define rBCDMIN    (*(volatile unsigned char *)0x57000074) //BCD minute
  444. #define rBCDHOUR   (*(volatile unsigned char *)0x57000078) //BCD hour
  445. #define rBCDDATE   (*(volatile unsigned char *)0x5700007c) //BCD day        <-- May 06, 2002 SOP
  446. #define rBCDDAY    (*(volatile unsigned char *)0x57000080) //BCD date       <-- May 06, 2002 SOP
  447. #define rBCDMON    (*(volatile unsigned char *)0x57000084) //BCD month
  448. #define rBCDYEAR   (*(volatile unsigned char *)0x57000088) //BCD year
  449. #endif  //RTC
  452. // ADC
  453. #define rADCCON    (*(volatile unsigned *)0x58000000) //ADC control
  454. #define rADCTSC    (*(volatile unsigned *)0x58000004) //ADC touch screen control
  455. #define rADCDLY    (*(volatile unsigned *)0x58000008) //ADC start or Interval Delay
  456. #define rADCDAT0   (*(volatile unsigned *)0x5800000c) //ADC conversion data 0
  457. #define rADCDAT1   (*(volatile unsigned *)0x58000010) //ADC conversion data 1                   
  458.                         
  459. // SPI          
  460. #define rSPCON0    (*(volatile unsigned *)0x59000000) //SPI0 control
  461. #define rSPSTA0    (*(volatile unsigned *)0x59000004) //SPI0 status
  462. #define rSPPIN0    (*(volatile unsigned *)0x59000008) //SPI0 pin control
  463. #define rSPPRE0    (*(volatile unsigned *)0x5900000c) //SPI0 baud rate prescaler
  464. #define rSPTDAT0   (*(volatile unsigned *)0x59000010) //SPI0 Tx data
  465. #define rSPRDAT0   (*(volatile unsigned *)0x59000014) //SPI0 Rx data
  467. #define rSPCON1    (*(volatile unsigned *)0x59000020) //SPI1 control
  468. #define rSPSTA1    (*(volatile unsigned *)0x59000024) //SPI1 status
  469. #define rSPPIN1    (*(volatile unsigned *)0x59000028) //SPI1 pin control
  470. #define rSPPRE1    (*(volatile unsigned *)0x5900002c) //SPI1 baud rate prescaler
  471. #define rSPTDAT1   (*(volatile unsigned *)0x59000030) //SPI1 Tx data
  472. #define rSPRDAT1   (*(volatile unsigned *)0x59000034) //SPI1 Rx data
  475. // SD Interface
  476. #define rSDICON     (*(volatile unsigned *)0x5a000000) //SDI control
  477. #define rSDIPRE     (*(volatile unsigned *)0x5a000004) //SDI baud rate prescaler
  478. #define rSDICARG    (*(volatile unsigned *)0x5a000008) //SDI command argument
  479. #define rSDICCON    (*(volatile unsigned *)0x5a00000c) //SDI command control
  480. #define rSDICSTA    (*(volatile unsigned *)0x5a000010) //SDI command status
  481. #define rSDIRSP0    (*(volatile unsigned *)0x5a000014) //SDI response 0
  482. #define rSDIRSP1    (*(volatile unsigned *)0x5a000018) //SDI response 1
  483. #define rSDIRSP2    (*(volatile unsigned *)0x5a00001c) //SDI response 2
  484. #define rSDIRSP3    (*(volatile unsigned *)0x5a000020) //SDI response 3
  485. #define rSDIDTIMER  (*(volatile unsigned *)0x5a000024) //SDI data/busy timer
  486. #define rSDIBSIZE   (*(volatile unsigned *)0x5a000028) //SDI block size
  487. #define rSDIDCON    (*(volatile unsigned *)0x5a00002c) //SDI data control
  488. #define rSDIDCNT    (*(volatile unsigned *)0x5a000030) //SDI data remain counter
  489. #define rSDIDSTA    (*(volatile unsigned *)0x5a000034) //SDI data status
  490. #define rSDIFSTA    (*(volatile unsigned *)0x5a000038) //SDI FIFO status
  491. #define rSDIIMSK    (*(volatile unsigned *)0x5a000040) //SDI interrupt mask
  493. #ifdef __BIG_ENDIAN
  494. #define rSDIDAT    (*(volatile unsigned *)0x5a00003f) //SDI data
  495. #define SDIDAT     0x5a00003f
  496. #else  // Little Endian
  497. #define rSDIDAT    (*(volatile unsigned *)0x5a00003c) //SDI data
  498. #define SDIDAT     0x5a00003c
  499. #endif   //SD Interface
  500.              
  502. // ISR
  503. #define pISR_RESET     (*(unsigned *)(_ISR_STARTADDRESS+0x0))
  504. #define pISR_UNDEF     (*(unsigned *)(_ISR_STARTADDRESS+0x4))
  505. #define pISR_SWI       (*(unsigned *)(_ISR_STARTADDRESS+0x8))
  506. #define pISR_PABORT    (*(unsigned *)(_ISR_STARTADDRESS+0xc))
  507. #define pISR_DABORT    (*(unsigned *)(_ISR_STARTADDRESS+0x10))
  508. #define pISR_RESERVED  (*(unsigned *)(_ISR_STARTADDRESS+0x14))
  509. #define pISR_IRQ       (*(unsigned *)(_ISR_STARTADDRESS+0x18))
  510. #define pISR_FIQ       (*(unsigned *)(_ISR_STARTADDRESS+0x1c))
  512. #define pISR_EINT0     (*(unsigned *)(_ISR_STARTADDRESS+0x20))
  513. #define pISR_EINT1     (*(unsigned *)(_ISR_STARTADDRESS+0x24))
  514. #define pISR_EINT2     (*(unsigned *)(_ISR_STARTADDRESS+0x28))
  515. #define pISR_EINT3     (*(unsigned *)(_ISR_STARTADDRESS+0x2c))
  516. #define pISR_EINT4_7   (*(unsigned *)(_ISR_STARTADDRESS+0x30))
  517. #define pISR_EINT8_23  (*(unsigned *)(_ISR_STARTADDRESS+0x34))
  518. #define pISR_NOTUSED6  (*(unsigned *)(_ISR_STARTADDRESS+0x38))
  519. #define pISR_BAT_FLT   (*(unsigned *)(_ISR_STARTADDRESS+0x3c))
  520. #define pISR_TICK      (*(unsigned *)(_ISR_STARTADDRESS+0x40))
  521. #define pISR_WDT       (*(unsigned *)(_ISR_STARTADDRESS+0x44))
  522. #define pISR_TIMER0    (*(unsigned *)(_ISR_STARTADDRESS+0x48))
  523. #define pISR_TIMER1    (*(unsigned *)(_ISR_STARTADDRESS+0x4c))
  524. #define pISR_TIMER2    (*(unsigned *)(_ISR_STARTADDRESS+0x50))
  525. #define pISR_TIMER3    (*(unsigned *)(_ISR_STARTADDRESS+0x54))
  526. #define pISR_TIMER4    (*(unsigned *)(_ISR_STARTADDRESS+0x58))
  527. #define pISR_UART2     (*(unsigned *)(_ISR_STARTADDRESS+0x5c))
  528. #define pISR_LCD       (*(unsigned *)(_ISR_STARTADDRESS+0x60))
  529. #define pISR_DMA0      (*(unsigned *)(_ISR_STARTADDRESS+0x64))
  530. #define pISR_DMA1      (*(unsigned *)(_ISR_STARTADDRESS+0x68))
  531. #define pISR_DMA2      (*(unsigned *)(_ISR_STARTADDRESS+0x6c))
  532. #define pISR_DMA3      (*(unsigned *)(_ISR_STARTADDRESS+0x70))
  533. #define pISR_SDI       (*(unsigned *)(_ISR_STARTADDRESS+0x74))
  534. #define pISR_SPI0      (*(unsigned *)(_ISR_STARTADDRESS+0x78))
  535. #define pISR_UART1     (*(unsigned *)(_ISR_STARTADDRESS+0x7c))
  536. #define pISR_NOTUSED24 (*(unsigned *)(_ISR_STARTADDRESS+0x80))
  537. #define pISR_USBD      (*(unsigned *)(_ISR_STARTADDRESS+0x84))
  538. #define pISR_USBH      (*(unsigned *)(_ISR_STARTADDRESS+0x88))
  539. #define pISR_IIC       (*(unsigned *)(_ISR_STARTADDRESS+0x8c))
  540. #define pISR_UART0     (*(unsigned *)(_ISR_STARTADDRESS+0x90))
  541. #define pISR_SPI1      (*(unsigned *)(_ISR_STARTADDRESS+0x94))
  542. #define pISR_RTC       (*(unsigned *)(_ISR_STARTADDRESS+0x98))
  543. #define pISR_ADC       (*(unsigned *)(_ISR_STARTADDRESS+0x9c))
  546. // PENDING BIT
  547. #define BIT_EINT0      (0x1)
  548. #define BIT_EINT1      (0x1<<1)
  549. #define BIT_EINT2      (0x1<<2)
  550. #define BIT_EINT3      (0x1<<3)
  551. #define BIT_EINT4_7    (0x1<<4)
  552. #define BIT_EINT8_23   (0x1<<5)
  553. #define BIT_NOTUSED6   (0x1<<6)
  554. #define BIT_BAT_FLT    (0x1<<7)
  555. #define BIT_TICK       (0x1<<8)
  556. #define BIT_WDT        (0x1<<9)
  557. #define BIT_TIMER0     (0x1<<10)
  558. #define BIT_TIMER1     (0x1<<11)
  559. #define BIT_TIMER2     (0x1<<12)
  560. #define BIT_TIMER3     (0x1<<13)
  561. #define BIT_TIMER4     (0x1<<14)
  562. #define BIT_UART2      (0x1<<15)
  563. #define BIT_LCD        (0x1<<16)
  564. #define BIT_DMA0       (0x1<<17)
  565. #define BIT_DMA1       (0x1<<18)
  566. #define BIT_DMA2       (0x1<<19)
  567. #define BIT_DMA3       (0x1<<20)
  568. #define BIT_SDI        (0x1<<21)
  569. #define BIT_SPI0       (0x1<<22)
  570. #define BIT_UART1      (0x1<<23)
  571. #define BIT_NOTUSED24  (0x1<<24)
  572. #define BIT_USBD       (0x1<<25)
  573. #define BIT_USBH       (0x1<<26)
  574. #define BIT_IIC        (0x1<<27)
  575. #define BIT_UART0      (0x1<<28)
  576. #define BIT_SPI1       (0x1<<29)
  577. #define BIT_RTC        (0x1<<30)
  578. #define BIT_ADC        (0x1<<31)
  579. #define BIT_ALLMSK     (0xffffffff)
  581. #define BIT_SUB_ALLMSK (0x7ff)
  582. #define BIT_SUB_ADC    (0x1<<10)
  583. #define BIT_SUB_TC     (0x1<<9)
  584. #define BIT_SUB_ERR2   (0x1<<8)
  585. #define BIT_SUB_TXD2   (0x1<<7)
  586. #define BIT_SUB_RXD2   (0x1<<6)
  587. #define BIT_SUB_ERR1   (0x1<<5)
  588. #define BIT_SUB_TXD1   (0x1<<4)
  589. #define BIT_SUB_RXD1   (0x1<<3)
  590. #define BIT_SUB_ERR0   (0x1<<2)
  591. #define BIT_SUB_TXD0   (0x1<<1)
  592. #define BIT_SUB_RXD0   (0x1<<0)
  594. #define EnableIrq(bit) rINTMSK &= ~(bit)
  595. #define DisableIrq(bit) rINTMSK |= (bit)
  596. #define EnableSubIrq(bit) rINTSUBMSK &= ~(bit)
  597. #define DisableSubIrq(bit) rINTSUBMSK |= (bit)
  598. __inline void ClearPending(int bit)
  599. {
  600. register i;
  601. rSRCPND = bit;
  602. rINTPND = bit;
  603. i = rINTPND;
  604. }
  605. __inline void ClearSubPending(int bit)
  606. {
  607. register i;
  608. rSUBSRCPND = bit;
  609. i = rINTPND;
  610. } 
  611. #ifdef __cplusplus
  612. }
  613. #endif
  614. #endif  //__2410ADDR_H___