开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 微处理器开发 > 查看源码
2410slib.s
资源名称：arm_exam.rar　[点击查看]
上传用户：mhstny
上传日期：2022-08-05
资源大小：793k
文件大小：7k
源码类别：

微处理器开发

开发平台：

Unix_Linux

2410slib.s：源码内容
  1. ;=====================================================================
  2. ; File Name : 2410slib.s
  3. ; Function  : S3C2410  (Assembly)
  4. ; Program   : Shin, On Pil (SOP)
  5. ; Date      : March 20, 2002
  6. ; Version   : 0.0
  7. ; History
  8. ;   0.0 : Programming start (February 26,2002) -> SOP
  9. ;=====================================================================
  11. ;Interrupt, FIQ/IRQ disable
  12. NOINT   EQU     0xc0    ;1100 0000  
  14. ;Check if tasm.exe(armasm -16 ...@ADS 1.0) is used.
  15.    GBLL    THUMBCODE
  16.    [ {CONFIG} = 16 
  17. THUMBCODE SETL  {TRUE}
  18.         CODE32
  19.    |   
  20. THUMBCODE SETL  {FALSE}
  21.    ]
  23.    MACRO
  24.        MOV_PC_LR
  25.        [ THUMBCODE
  26.            bx lr
  27.        |
  28.            mov pc,lr
  29.        ]
  30.    MEND
  32.    AREA |C$$code|, CODE, READONLY
  33. ;==============
  34. ; CPSR I,F bit
  35. ;==============
  36. ;int SET_IF(void);
  37. ;The return value is current CPSR.
  38.     EXPORT  SET_IF
  39. SET_IF
  40.     ;This function works only if the processor is in previliged mode.
  41.    mrs  r0,cpsr
  42.    mov  r1,r0
  43.    orr  r1,r1,#NOINT
  44.    msr  cpsr_cxsf,r1             
  45.    MOV_PC_LR
  47. ;void WR_IF(int cpsrValue);
  48.    EXPORT WR_IF
  49. WR_IF   
  50.     ;This function works only if the processor is in previliged mode.
  51.    msr  cpsr_cxsf,r0             
  52.    MOV_PC_LR
  55. ;void CLR_IF(void);
  56.    EXPORT  CLR_IF
  57. CLR_IF
  58.     ;This function works only if the processor is in previliged mode.
  59.    mrs  r0,cpsr
  60.    bic  r0,r0,#NOINT
  61.    msr  cpsr_cxsf,r0             
  62.    MOV_PC_LR
  64. ;====================================
  65. ; MMU Cache/TLB/etc on/off functions
  66. ;====================================
  67. R1_I    EQU     (1<<12)
  68. R1_C    EQU     (1<<2)
  69. R1_A    EQU     (1<<1)
  70. R1_M    EQU     (1)
  71. R1_iA   EQU     (1<<31)
  72. R1_nF   EQU     (1<<30)
  74. ;void MMU_EnableICache(void)
  75.    EXPORT MMU_EnableICache
  76. MMU_EnableICache        
  77.    mrc  p15,0,r0,c1,c0,0
  78.    orr  r0,r0,#R1_I
  79.    mcr  p15,0,r0,c1,c0,0
  80.    MOV_PC_LR
  82. ;void MMU_DisableICache(void)
  83.    EXPORT MMU_DisableICache
  84. MMU_DisableICache       
  85.    mrc  p15,0,r0,c1,c0,0
  86.    bic  r0,r0,#R1_I
  87.    mcr  p15,0,r0,c1,c0,0
  88.    MOV_PC_LR
  90. ;void MMU_EnableDCache(void)
  91.    EXPORT MMU_EnableDCache
  92. MMU_EnableDCache        
  93.    mrc  p15,0,r0,c1,c0,0
  94.    orr  r0,r0,#R1_C
  95.    mcr  p15,0,r0,c1,c0,0
  96.    MOV_PC_LR
  98. ;void MMU_DisableDCache(void)
  99.    EXPORT MMU_DisableDCache
  100. MMU_DisableDCache       
  101.    mrc  p15,0,r0,c1,c0,0
  102.    bic  r0,r0,#R1_C
  103.    mcr  p15,0,r0,c1,c0,0
  104.    MOV_PC_LR
  106. ;void MMU_EnableAlignFault(void)
  107.    EXPORT MMU_EnableAlignFault 
  108. MMU_EnableAlignFault
  109.    mrc  p15,0,r0,c1,c0,0
  110.    orr  r0,r0,#R1_A
  111.    mcr  p15,0,r0,c1,c0,0
  112.    MOV_PC_LR
  114. ;void MMU_DisableAlignFault(void)
  115.    EXPORT MMU_DisableAlignFault
  116. MMU_DisableAlignFault
  117.    mrc  p15,0,r0,c1,c0,0
  118.    bic  r0,r0,#R1_A
  119.    mcr  p15,0,r0,c1,c0,0
  120.    MOV_PC_LR
  122. ;void MMU_EnableMMU(void)
  123.    EXPORT MMU_EnableMMU
  124. MMU_EnableMMU
  125.    mrc  p15,0,r0,c1,c0,0
  126.    orr  r0,r0,#R1_M
  127.    mcr  p15,0,r0,c1,c0,0
  128.    MOV_PC_LR
  130. ;void MMU_DisableMMU(void)
  131.    EXPORT MMU_DisableMMU
  132. MMU_DisableMMU
  133.    mrc  p15,0,r0,c1,c0,0
  134.    bic  r0,r0,#R1_M
  135.    mcr  p15,0,r0,c1,c0,0
  136.    MOV_PC_LR
  138. ;void MMU_SetFastBusMode(void)
  139. ; FCLK:HCLK= 1:1
  140.   EXPORT MMU_SetFastBusMode
  141. MMU_SetFastBusMode
  142.    mrc  p15,0,r0,c1,c0,0
  143.    bic  r0,r0,#R1_iA:OR:R1_nF
  144.    mcr  p15,0,r0,c1,c0,0
  145.    MOV_PC_LR
  147. ;void MMU_SetAsyncBusMode(void) 
  148. ; FCLK:HCLK= 1:2
  149.    EXPORT MMU_SetAsyncBusMode
  150. MMU_SetAsyncBusMode
  151.    mrc  p15,0,r0,c1,c0,0
  152.    orr  r0,r0,#R1_nF:OR:R1_iA
  153.    mcr  p15,0,r0,c1,c0,0
  154.    MOV_PC_LR
  156. ;=========================
  157. ; Set TTBase
  158. ;=========================
  159. ;void MMU_SetTTBase(int base)
  160.    EXPORT MMU_SetTTBase
  161. MMU_SetTTBase
  162.    ;ro=TTBase
  163.    mcr  p15,0,r0,c2,c0,0
  164.    MOV_PC_LR
  166. ;=========================
  167. ; Set Domain
  168. ;=========================
  169. ;void MMU_SetDomain(int domain)
  170.    EXPORT MMU_SetDomain
  171. MMU_SetDomain
  172.    ;ro=domain
  173.    mcr  p15,0,r0,c3,c0,0
  174.    MOV_PC_LR
  176. ;=========================
  177. ; ICache/DCache functions
  178. ;=========================
  179. ;void MMU_InvalidateIDCache(void)
  180.    EXPORT MMU_InvalidateIDCache
  181. MMU_InvalidateIDCache
  182.    mcr  p15,0,r0,c7,c7,0
  183.    MOV_PC_LR
  185. ;void MMU_InvalidateICache(void)
  186.    EXPORT MMU_InvalidateICache
  187. MMU_InvalidateICache
  188.    mcr  p15,0,r0,c7,c5,0
  189.    MOV_PC_LR
  191. ;void MMU_InvalidateICacheMVA(U32 mva)
  192.    EXPORT MMU_InvalidateICacheMVA
  193. MMU_InvalidateICacheMVA 
  194.    ;r0=mva
  195.    mcr  p15,0,r0,c7,c5,1
  196.    MOV_PC_LR
  197.         
  198. ;void MMU_PrefetchICacheMVA(U32 mva)
  199.    EXPORT MMU_PrefetchICacheMVA
  200. MMU_PrefetchICacheMVA
  201.    ;r0=mva
  202.    mcr  p15,0,r0,c7,c13,1
  203.    MOV_PC_LR
  205. ;void MMU_InvalidateDCache(void)
  206.    EXPORT MMU_InvalidateDCache
  207. MMU_InvalidateDCache
  208.    mcr  p15,0,r0,c7,c6,0
  209.    MOV_PC_LR
  211. ;void MMU_InvalidateDCacheMVA(U32 mva)
  212.    EXPORT MMU_InvalidateDCacheMVA
  213. MMU_InvalidateDCacheMVA
  214.    ;r0=mva
  215.    mcr  p15,0,r0,c7,c6,1
  216.    MOV_PC_LR
  218. ;void MMU_CleanDCacheMVA(U32 mva)
  219.    EXPORT MMU_CleanDCacheMVA
  220. MMU_CleanDCacheMVA
  221.    ;r0=mva
  222.    mcr  p15,0,r0,c7,c10,1
  223.    MOV_PC_LR
  225. ;void MMU_CleanInvalidateDCacheMVA(U32 mva)
  226.    EXPORT MMU_CleanInvalidateDCacheMVA
  227. MMU_CleanInvalidateDCacheMVA
  228.    ;r0=mva
  229.    mcr  p15,0,r0,c7,c14,1
  230.    MOV_PC_LR
  232. ;void MMU_CleanDCacheIndex(U32 index)
  233.    EXPORT MMU_CleanDCacheIndex
  234. MMU_CleanDCacheIndex
  235.    ;r0=index 
  236.    mcr  p15,0,r0,c7,c10,2
  237.    MOV_PC_LR
  239. ;void MMU_CleanInvalidateDCacheIndex(U32 index) 
  240.    EXPORT MMU_CleanInvalidateDCacheIndex
  241. MMU_CleanInvalidateDCacheIndex  
  242.    ;r0=index
  243.    mcr  p15,0,r0,c7,c14,2
  244.    MOV_PC_LR
  246. ;void MMU_WaitForInterrupt(void)
  247.    EXPORT MMU_WaitForInterrupt 
  248. MMU_WaitForInterrupt    
  249.    mcr  p15,0,r0,c7,c0,4
  250.    MOV_PC_LR
  252. ;===============
  253. ; TLB functions
  254. ;===============
  255. ;voic MMU_InvalidateTLB(void)
  256.    EXPORT MMU_InvalidateTLB
  257. MMU_InvalidateTLB       
  258.    mcr  p15,0,r0,c8,c7,0
  259.    MOV_PC_LR
  261. ;void MMU_InvalidateITLB(void)
  262.    EXPORT MMU_InvalidateITLB
  263. MMU_InvalidateITLB      
  264.    mcr  p15,0,r0,c8,c5,0
  265.    MOV_PC_LR
  267. ;void MMU_InvalidateITLBMVA(U32 mva)
  268.    EXPORT MMU_InvalidateITLBMVA
  269. MMU_InvalidateITLBMVA
  270.    ;ro=mva
  271.    mcr  p15,0,r0,c8,c5,1
  272.    MOV_PC_LR
  274. ;void MMU_InvalidateDTLB(void)
  275.    EXPORT MMU_InvalidateDTLB
  276. MMU_InvalidateDTLB
  277.    mcr p15,0,r0,c8,c6,0
  278.    MOV_PC_LR
  280. ;void MMU_InvalidateDTLBMVA(U32 mva)
  281.    EXPORT MMU_InvalidateDTLBMVA 
  282. MMU_InvalidateDTLBMVA
  283.         ;r0=mva
  284.    mcr p15,0,r0,c8,c6,1
  285.    MOV_PC_LR
  287. ;=================
  288. ; Cache lock down
  289. ;=================
  290. ;void MMU_SetDCacheLockdownBase(U32 base)
  291.    EXPORT MMU_SetDCacheLockdownBase 
  292. MMU_SetDCacheLockdownBase
  293.    ;r0= victim & lockdown base
  294.    mcr  p15,0,r0,c9,c0,0
  295.    MOV_PC_LR
  296.         
  297. ;void MMU_SetICacheLockdownBase(U32 base)
  298.    EXPORT MMU_SetICacheLockdownBase
  299. MMU_SetICacheLockdownBase
  300.    ;r0= victim & lockdown base
  301.    mcr  p15,0,r0,c9,c0,1
  302.    MOV_PC_LR
  304. ;=================
  305. ; TLB lock down
  306. ;=================
  307. ;void MMU_SetDTLBLockdown(U32 baseVictim)
  308.    EXPORT MMU_SetDTLBLockdown
  309. MMU_SetDTLBLockdown
  310.    ;r0= baseVictim
  311.    mcr  p15,0,r0,c10,c0,0
  312.    MOV_PC_LR
  313.         
  314. ;void MMU_SetITLBLockdown(U32 baseVictim)
  315.    EXPORT MMU_SetITLBLockdown
  316. MMU_SetITLBLockdown
  317.    ;r0= baseVictim
  318.    mcr  p15,0,r0,c10,c0,1
  319.    MOV_PC_LR
  321. ;============
  322. ; Process ID
  323. ;============
  324. ;void MMU_SetProcessId(U32 pid)
  325.    EXPORT MMU_SetProcessId
  326. MMU_SetProcessId        
  327.    ;r0= pid
  328.    mcr  p15,0,r0,c13,c0,0
  329.    MOV_PC_LR
  330.         
  331.    END