开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 微处理器开发 > 查看源码
Memcfg.inc
资源名称：arm_exam.rar　[点击查看]
上传用户：mhstny
上传日期：2022-08-05
资源大小：793k
文件大小：2k
源码类别：

微处理器开发

开发平台：

Unix_Linux

Memcfg.inc：源码内容
  1. ;************************************************ 
  2. ; NAME    : MEMCFG.A
  3. ; DESC   : Memory bank configuration file
  4. ; Revision: 02.28.2002 ver 0.0
  5. ;************************************************
  7. ;Memory Area
  8. ;GCS6 16bit(16MB) SDRAM(0x0c000000-0x0cffffff)
  9. ;GCS7 16bit(16MB) SDRAM(0x0d000000-0x0dffffff)
  10. ;          or
  11. ;GCS6 32bit(32MB) SDRAM(0x0c000000-0x0dffffff)
  13.  
  14. ;BWSCON
  15. DW8 EQU (0x0)
  16. DW16 EQU (0x1)
  17. DW32 EQU (0x2)
  18. WAIT EQU (0x1<<2)
  19. UBLB EQU (0x1<<3)
  21. ASSERT :DEF:BUSWIDTH
  22.     [ BUSWIDTH=16
  23. B1_BWSCON EQU (DW16)
  24. B2_BWSCON EQU (DW16)
  25. B3_BWSCON EQU (DW16)
  26. B4_BWSCON EQU (DW16)
  27. B5_BWSCON EQU (DW16)
  28. B6_BWSCON EQU (DW16)
  29. B7_BWSCON EQU (DW16)
  30.     | ;BUSWIDTH=32
  31. B1_BWSCON EQU (DW32)
  32. B2_BWSCON EQU (DW16)
  33. B3_BWSCON EQU (DW16)
  34. B4_BWSCON EQU (DW16)
  35. B5_BWSCON EQU (DW16)
  36. B6_BWSCON EQU (DW32)
  37. B7_BWSCON EQU (DW32)
  38.     ]
  40. ;BANK0CON 
  42. B0_Tacs EQU 0x0 ;0clk
  43. B0_Tcos EQU 0x0 ;0clk
  44. B0_Tacc EQU 0x7 ;14clk
  45. B0_Tcoh EQU 0x0 ;0clk
  46. B0_Tah EQU 0x0 ;0clk
  47. B0_Tacp EQU 0x0
  48. B0_PMC EQU 0x0 ;normal
  50. ;BANK1CON
  51. B1_Tacs EQU 0x0 ;0clk
  52. B1_Tcos EQU 0x0 ;0clk
  53. B1_Tacc EQU 0x7 ;14clk
  54. B1_Tcoh EQU 0x0 ;0clk
  55. B1_Tah EQU 0x0 ;0clk
  56. B1_Tacp EQU 0x0
  57. B1_PMC EQU 0x0 ;normal
  59. ;Bank 2 parameter
  60. B2_Tacs EQU 0x0 ;0clk
  61. B2_Tcos EQU 0x0 ;0clk
  62. B2_Tacc EQU 0x7 ;14clk
  63. B2_Tcoh EQU 0x0 ;0clk
  64. B2_Tah EQU 0x0 ;0clk
  65. B2_Tacp EQU 0x0
  66. B2_PMC EQU 0x0 ;normal
  68. ;Bank 3 parameter
  69. B3_Tacs EQU 0x0 ;0clk
  70. B3_Tcos EQU 0x0 ;0clk
  71. B3_Tacc EQU 0x7 ;14clk
  72. B3_Tcoh EQU 0x0 ;0clk
  73. B3_Tah EQU 0x0 ;0clk
  74. B3_Tacp EQU 0x0
  75. B3_PMC EQU 0x0 ;normal
  77. ;Bank 4 parameter
  78. B4_Tacs EQU 0x0 ;0clk
  79. B4_Tcos EQU 0x0 ;0clk
  80. B4_Tacc EQU 0x7 ;14clk
  81. B4_Tcoh EQU 0x0 ;0clk
  82. B4_Tah EQU 0x0 ;0clk
  83. B4_Tacp EQU 0x0
  84. B4_PMC EQU 0x0 ;normal
  86. ;Bank 5 parameter
  87. B5_Tacs EQU 0x0 ;0clk
  88. B5_Tcos EQU 0x0 ;0clk
  89. B5_Tacc EQU 0x7 ;14clk
  90. B5_Tcoh EQU 0x0 ;0clk
  91. B5_Tah EQU 0x0 ;0clk
  92. B5_Tacp EQU 0x0
  93. B5_PMC EQU 0x0 ;normal
  95. ;Bank 6 parameter
  96. B6_MT EQU 0x3 ;SDRAM
  97. ;B6_Trcd EQU 0x0 ;2clk
  98. B6_Trcd EQU 0x1 ;3clk
  99. B6_SCAN EQU 0x1 ;9bit
  101. ;Bank 7 parameter
  102. B7_MT EQU 0x3 ;SDRAM
  103. ;B7_Trcd EQU 0x0 ;2clk
  104. B7_Trcd EQU 0x1 ;3clk
  105. B7_SCAN EQU 0x1 ;9bit
  107. ;REFRESH parameter
  108. REFEN EQU 0x1 ;Refresh enable
  109. TREFMD EQU 0x0 ;CBR(CAS before RAS)/Auto refresh
  110. Trp EQU 0x0 ;2clk
  111. Trc EQU 0x3 ;7clk
  113. Tchr EQU 0x2 ;3clk
  114. REFCNT EQU 1113 ;period=15.6us, HCLK=60Mhz, (2048+1-15.6*60)
  116. END