开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 微处理器开发 > 查看源码
memcfg.s
资源名称：arm_exam.rar　[点击查看]
上传用户：mhstny
上传日期：2022-08-05
资源大小：793k
文件大小：3k
源码类别：

微处理器开发

开发平台：

Unix_Linux

memcfg.s：源码内容
  1. ;************************************************ 
  2. ; NAME    : MEMCFG.A
  3. ; DESC   : Memory bank configuration file
  4. ; Revision: 02.28.2002 ver 0.0
  5. ;************************************************
  7. ;Memory Area
  8. ;GCS6 16bit(16MB) SDRAM(0x0c000000-0x0cffffff)
  9. ;GCS7 16bit(16MB) SDRAM(0x0d000000-0x0dffffff)
  10. ;          or
  11. ;GCS6 32bit(32MB) SDRAM(0x0c000000-0x0dffffff)
  13. SDRAM_COL_BIT EQU (1) ;64M SDRAM
  14.  
  15. ;BWSCON
  16. DW8 EQU (0x0)
  17. DW16 EQU (0x1)
  18. DW32 EQU (0x2)
  19. WAIT EQU (0x1<<2)
  20. UBLB EQU (0x1<<3)
  22. ASSERT :DEF:BUSWIDTH
  23.     [ BUSWIDTH=16
  24. B1_BWSCON EQU (DW16)
  25. B2_BWSCON EQU (DW16)
  26. B3_BWSCON EQU (DW16)
  27. B4_BWSCON EQU (DW16)
  28. B5_BWSCON EQU (DW16)
  29. B6_BWSCON EQU (DW16)
  30. B7_BWSCON EQU (DW16)
  31.     | ;BUSWIDTH=32
  32. B1_BWSCON EQU (DW16);(DW32)
  33. B2_BWSCON EQU (DW16)
  34. B3_BWSCON EQU (DW16+UBLB+WAIT) ;for cs8900
  35. B4_BWSCON EQU (DW16)
  36. B5_BWSCON EQU (DW16)
  37. B6_BWSCON EQU (DW32)
  38. B7_BWSCON EQU (DW32)
  39.     ]
  41. ;BANK0CON 
  43. B0_Tacs EQU 0x0 ;0clk
  44. B0_Tcos EQU 0x0 ;0clk
  45. B0_Tacc EQU 0x7 ;14clk
  46. B0_Tcoh EQU 0x0 ;0clk
  47. B0_Tah EQU 0x0 ;0clk
  48. B0_Tacp EQU 0x0
  49. B0_PMC EQU 0x0 ;normal
  51. ;BANK1CON
  52. ;B1_Tacs EQU 0x0 ;0clk
  53. ;B1_Tcos EQU 0x0 ;0clk
  54. ;B1_Tacc EQU 0x7 ;14clk
  55. ;B1_Tcoh EQU 0x0 ;0clk
  56. ;B1_Tah EQU 0x0 ;0clk
  57. ;B1_Tacp EQU 0x0
  58. ;B1_PMC EQU 0x0 ;normal
  60. B1_Tacs EQU 0x3 ;4clk
  61. B1_Tcos EQU 0x3 ;4clk
  62. B1_Tacc EQU 0x7 ;14clk
  63. B1_Tcoh EQU 0x3 ;4clk
  64. B1_Tah EQU 0x3 ;4clk
  65. B1_Tacp EQU 0x3
  66. B1_PMC EQU 0x0 ;normal
  68. ;Bank 2 parameter
  69. B2_Tacs EQU 0x0 ;0clk
  70. B2_Tcos EQU 0x0 ;0clk
  71. B2_Tacc EQU 0x7 ;14clk
  72. B2_Tcoh EQU 0x0 ;0clk
  73. B2_Tah EQU 0x0 ;0clk
  74. B2_Tacp EQU 0x0
  75. B2_PMC EQU 0x0 ;normal
  77. ;Bank 3 parameter
  78. B3_Tacs EQU 0x0 ;0clk
  79. B3_Tcos EQU 0x0 ;0clk
  80. B3_Tacc EQU 0x7 ;14clk
  81. B3_Tcoh EQU 0x0 ;0clk
  82. B3_Tah EQU 0x0 ;0clk
  83. B3_Tacp EQU 0x0
  84. B3_PMC EQU 0x0 ;normal
  86. ;Bank 4 parameter
  87. B4_Tacs EQU 0x0 ;0clk
  88. B4_Tcos EQU 0x0 ;0clk
  89. B4_Tacc EQU 0x7 ;14clk
  90. B4_Tcoh EQU 0x0 ;0clk
  91. B4_Tah EQU 0x0 ;0clk
  92. B4_Tacp EQU 0x0
  93. B4_PMC EQU 0x0 ;normal
  95. ;Bank 5 parameter
  96. B5_Tacs EQU 0x0 ;0clk
  97. B5_Tcos EQU 0x0 ;0clk
  98. B5_Tacc EQU 0x7 ;14clk
  99. B5_Tcoh EQU 0x0 ;0clk
  100. B5_Tah EQU 0x0 ;0clk
  101. B5_Tacp EQU 0x0
  102. B5_PMC EQU 0x0 ;normal
  104. ;column address number
  105. ;SDRAM_COL_BIT EQU 0 ;0->8, 1->9, 2->10
  106. ;Bank 6 parameter
  107. B6_MT EQU 0x3 ;SDRAM
  108. ;B6_Trcd EQU 0x0 ;2clk
  109. B6_Trcd EQU 0x1 ;3clk
  110. B6_SCAN EQU SDRAM_COL_BIT
  112. ;Bank 7 parameter
  113. B7_MT EQU 0x3 ;SDRAM
  114. ;B7_Trcd EQU 0x0 ;2clk
  115. B7_Trcd EQU 0x1 ;3clk
  116. B7_SCAN EQU SDRAM_COL_BIT
  118. ;REFRESH parameter
  119. REFEN EQU 0x1 ;Refresh enable
  120. TREFMD EQU 0x0 ;CBR(CAS before RAS)/Auto refresh
  121. Trp EQU 0x0 ;2clk
  122. Trc EQU 0x3 ;7clk
  124. Tchr EQU 0x2 ;3clk
  125. REFCNT EQU 1113 ;period=15.6us, HCLK=60Mhz, (2048+1-15.6*60)
  127. END