开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 微处理器开发 > 查看源码
2410addr.inc
资源名称：arm_exam.rar　[点击查看]
上传用户：mhstny
上传日期：2022-08-05
资源大小：793k
文件大小：24k
源码类别：

微处理器开发

开发平台：

Unix_Linux

2410addr.inc：源码内容
  1. ;====================================================================
  2. ; File Name : 2410addr.a
  3. ; Function  : S3C2410 Define Address Register (Assembly)
  4. ; Program   : Shin, On Pil (SOP)
  5. ; Date      : May 06, 2002
  6. ; Version   : 0.0
  7. ; History
  8. ;   0.0 : Programming start (February 18,2002) -> SOP
  9. ;         INTERRUPT rPRIORITY 0x4a00000a -> 0x4a00000c       (May 06, 2002 SOP)
  10. ;         RTC BCD DAY and DATE Register Name Correction      (May 06, 2002 SOP) 
  11. ;====================================================================
  13.         GBLL   BIG_ENDIAN__
  14. BIG_ENDIAN__   SETL   {FALSE}
  16. ;=================
  17. ; Memory control 
  18. ;=================
  19. BWSCON      EQU  0x48000000     ;Bus width & wait status
  20. BANKCON0    EQU  0x48000004     ;Boot ROM control
  21. BANKCON1    EQU  0x48000008     ;BANK1 control
  22. BANKCON2    EQU  0x4800000c     ;BANK2 cControl
  23. BANKCON3    EQU  0x48000010     ;BANK3 control
  24. BANKCON4    EQU  0x48000014     ;BANK4 control
  25. BANKCON5    EQU  0x48000018     ;BANK5 control
  26. BANKCON6    EQU  0x4800001c     ;BANK6 control
  27. BANKCON7    EQU  0x48000020     ;BANK7 control
  28. REFRESH     EQU  0x48000024     ;DRAM/SDRAM refresh
  29. BANKSIZE    EQU  0x48000028     ;Flexible Bank Size
  30. MRSRB6      EQU  0x4800002c     ;Mode register set for SDRAM
  31. MRSRB7      EQU  0x48000030     ;Mode register set for SDRAM
  33. ;=================
  34. ; USB Host
  35. ;=================
  37. ;=================
  38. ; INTERRUPT
  39. ;=================
  40. SRCPND       EQU  0x4a000000    ;Interrupt request status
  41. INTMOD       EQU  0x4a000004    ;Interrupt mode control
  42. INTMSK       EQU  0x4a000008    ;Interrupt mask control
  43. PRIORITY     EQU  0x4a00000c    ;IRQ priority control           <-- May 06, 2002 SOP
  44. INTPND       EQU  0x4a000010    ;Interrupt request status
  45. INTOFFSET    EQU  0x4a000014    ;Interruot request source offset
  46. SUSSRCPND    EQU  0x4a000018    ;Sub source pending
  47. INTSUBMSK    EQU  0x4a00001c    ;Interrupt sub mask
  50. ;=================
  51. ; DMA
  52. ;=================
  53. DISRC0       EQU  0x4b000000    ;DMA 0 Initial source
  54. DISRCC0      EQU  0x4b000004    ;DMA 0 Initial source control
  55. DIDST0       EQU  0x4b000008    ;DMA 0 Initial Destination
  56. DIDSTC0      EQU  0x4b00000c    ;DMA 0 Initial Destination control
  57. DCON0        EQU  0x4b000010    ;DMA 0 Control
  58. DSTAT0       EQU  0x4b000014    ;DMA 0 Status
  59. DCSRC0       EQU  0x4b000018    ;DMA 0 Current source
  60. DCDST0       EQU  0x4b00001c    ;DMA 0 Current destination
  61. DMASKTRIG0   EQU  0x4b000020    ;DMA 0 Mask trigger
  63. DISRC1       EQU  0x4b000040    ;DMA 1 Initial source
  64. DISRCC1      EQU  0x4b000044    ;DMA 1 Initial source control
  65. DIDST1       EQU  0x4b000048    ;DMA 1 Initial Destination
  66. DIDSTC1      EQU  0x4b00004c    ;DMA 1 Initial Destination control
  67. DCON1        EQU  0x4b000050    ;DMA 1 Control
  68. DSTAT1       EQU  0x4b000054    ;DMA 1 Status
  69. DCSRC1       EQU  0x4b000058    ;DMA 1 Current source
  70. DCDST1       EQU  0x4b00005c    ;DMA 1 Current destination
  71. DMASKTRIG1   EQU  0x4b000060    ;DMA 1 Mask trigger
  73. DISRC2       EQU  0x4b000080    ;DMA 2 Initial source
  74. DISRCC2      EQU  0x4b000084    ;DMA 2 Initial source control
  75. DIDST2       EQU  0x4b000088    ;DMA 2 Initial Destination
  76. DIDSTC2      EQU  0x4b00008c    ;DMA 2 Initial Destination control
  77. DCON2        EQU  0x4b000090    ;DMA 2 Control
  78. DSTAT2       EQU  0x4b000094    ;DMA 2 Status
  79. DCSRC2       EQU  0x4b000098    ;DMA 2 Current source
  80. DCDST2       EQU  0x4b00009c    ;DMA 2 Current destination
  81. DMASKTRIG2   EQU  0x4b0000a0    ;DMA 2 Mask trigger
  83. DISRC3       EQU  0x4b0000c0    ;DMA 3 Initial source
  84. DISRCC3      EQU  0x4b0000c4    ;DMA 3 Initial source control
  85. DIDST3       EQU  0x4b0000c8    ;DMA 3 Initial Destination
  86. DIDSTC3      EQU  0x4b0000cc    ;DMA 3 Initial Destination control
  87. DCON3        EQU  0x4b0000d0    ;DMA 3 Control
  88. DSTAT3       EQU  0x4b0000d4    ;DMA 3 Status
  89. DCSRC3       EQU  0x4b0000d8    ;DMA 3 Current source
  90. DCDST3       EQU  0x4b0000dc    ;DMA 3 Current destination
  91. DMASKTRIG3   EQU  0x4b0000e0    ;DMA 3 Mask trigger
  94. ;==========================
  95. ; CLOCK & POWER MANAGEMENT
  96. ;==========================
  97. LOCKTIME    EQU  0x4c000000     ;PLL lock time counter
  98. MPLLCON     EQU  0x4c000004     ;MPLL Control
  99. UPLLCON     EQU  0x4c000008     ;UPLL Control
  100. CLKCON      EQU  0x4c00000c     ;Clock generator control
  101. CLKSLOW     EQU  0x4c000010     ;Slow clock control
  102. CLKDIVN     EQU  0x4c000014     ;Clock divider control
  105. ;=================
  106. ; LCD CONTROLLER
  107. ;=================
  108. LCDCON1     EQU  0x4d000000     ;LCD control 1
  109. LCDCON2     EQU  0x4d000004     ;LCD control 2
  110. LCDCON3     EQU  0x4d000008     ;LCD control 3
  111. LCDCON4     EQU  0x4d00000c     ;LCD control 4
  112. LCDCON5     EQU  0x4d000010     ;LCD control 5
  113. LCDSADDR1   EQU  0x4d000014     ;STN/TFT Frame buffer start address 1
  114. LCDSADDR2   EQU  0x4d000018     ;STN/TFT Frame buffer start address 2
  115. LCDSADDR3   EQU  0x4d00001c     ;STN/TFT Virtual screen address set
  116. REDLUT      EQU  0x4d000020     ;STN Red lookup table
  117. GREENLUT    EQU  0x4d000024     ;STN Green lookup table 
  118. BLUELUT     EQU  0x4d000028     ;STN Blue lookup table
  119. DITHMODE    EQU  0x4d00004c     ;STN Dithering mode
  120. TPAL        EQU  0x4d000050     ;TFT Temporary palette
  121. LCDINTPND   EQU  0x4d000054     ;LCD Interrupt pending
  122. LCDSRCPND   EQU  0x4d000058     ;LCD Interrupt source
  123. LCDINTMSK   EQU  0x4d00005c     ;LCD Interrupt mask
  124. LPCSEL      EQU  0x4d000060     ;LPC3600 Control
  127. ;=================
  128. ; NAND flash
  129. ;=================
  130. NFCONF      EQU  0x4e000000     ;NAND Flash configuration
  131. NFCMD       EQU  0x4e000004     ;NADD Flash command
  132. NFADDR      EQU  0x4e000008     ;NAND Flash address
  133. NFDATA      EQU  0x4e00000c     ;NAND Flash data
  134. NFSTAT      EQU  0x4e000010     ;NAND Flash operation status
  135. NFECC       EQU  0x4e000014     ;NAND Flash ECC
  138. ;=================
  139. ; UART
  140. ;=================
  141. ULCON0       EQU  0x50000000    ;UART 0 Line control
  142. UCON0        EQU  0x50000004    ;UART 0 Control
  143. UFCON0       EQU  0x50000008    ;UART 0 FIFO control
  144. UMCON0       EQU  0x5000000c    ;UART 0 Modem control
  145. UTRSTAT0     EQU  0x50000010    ;UART 0 Tx/Rx status
  146. UERSTAT0     EQU  0x50000014    ;UART 0 Rx error status
  147. UFSTAT0      EQU  0x50000018    ;UART 0 FIFO status
  148. UMSTAT0      EQU  0x5000001c    ;UART 0 Modem status
  149. UBRDIV0      EQU  0x50000028    ;UART 0 Baud rate divisor
  151. ULCON1       EQU  0x50004000    ;UART 1 Line control
  152. UCON1        EQU  0x50004004    ;UART 1 Control
  153. UFCON1       EQU  0x50004008    ;UART 1 FIFO control
  154. UMCON1       EQU  0x5000400c    ;UART 1 Modem control
  155. UTRSTAT1     EQU  0x50004010    ;UART 1 Tx/Rx status
  156. UERSTAT1     EQU  0x50004014    ;UART 1 Rx error status
  157. UFSTAT1      EQU  0x50004018    ;UART 1 FIFO status
  158. UMSTAT1      EQU  0x5000401c    ;UART 1 Modem status
  159. UBRDIV1      EQU  0x50004028    ;UART 1 Baud rate divisor
  161. ULCON2       EQU  0x50008000    ;UART 2 Line control
  162. UCON2        EQU  0x50008004    ;UART 2 Control
  163. UFCON2       EQU  0x50008008    ;UART 2 FIFO control
  164. UMCON2       EQU  0x5000800c    ;UART 2 Modem control
  165. UTRSTAT2     EQU  0x50008010    ;UART 2 Tx/Rx status
  166. UERSTAT2     EQU  0x50008014    ;UART 2 Rx error status
  167. UFSTAT2      EQU  0x50008018    ;UART 2 FIFO status
  168. UMSTAT2      EQU  0x5000801c    ;UART 2 Modem status
  169. UBRDIV2      EQU  0x50008028    ;UART 2 Baud rate divisor
  171.         [ BIG_ENDIAN__
  172. UTXH0        EQU  0x50000023    ;UART 0 Transmission Hold
  173. URXH0        EQU  0x50000027    ;UART 0 Receive buffer
  174. UTXH1        EQU  0x50004023    ;UART 1 Transmission Hold
  175. URXH1        EQU  0x50004027    ;UART 1 Receive buffer
  176. UTXH2        EQU  0x50008023    ;UART 2 Transmission Hold
  177. URXH2        EQU  0x50008027    ;UART 2 Receive buffer
  179.         |                       ;Little Endian
  180. UTXH0        EQU  0x50000020    ;UART 0 Transmission Hold
  181. URXH0        EQU  0x50000024    ;UART 0 Receive buffer
  182. UTXH1        EQU  0x50004020    ;UART 1 Transmission Hold
  183. URXH1        EQU  0x50004024    ;UART 1 Receive buffer
  184. UTXH2        EQU  0x50008020    ;UART 2 Transmission Hold
  185. URXH2        EQU  0x50008024    ;UART 2 Receive buffer
  186.         ]
  189. ;=================
  190. ; PWM TIMER
  191. ;=================
  192. TCFG0    EQU  0x51000000        ;Timer 0 configuration
  193. TCFG1    EQU  0x51000004        ;Timer 1 configuration
  194. TCON     EQU  0x51000008        ;Timer control
  195. TCNTB0   EQU  0x5100000c        ;Timer count buffer 0
  196. TCMPB0   EQU  0x51000010        ;Timer compare buffer 0
  197. TCNTO0   EQU  0x51000014        ;Timer count observation 0
  198. TCNTB1   EQU  0x51000018        ;Timer count buffer 1
  199. TCMPB1   EQU  0x5100001c        ;Timer compare buffer 1
  200. TCNTO1   EQU  0x51000020        ;Timer count observation 1
  201. TCNTB2   EQU  0x51000024        ;Timer count buffer 2
  202. TCMPB2   EQU  0x51000028        ;Timer compare buffer 2
  203. TCNTO2   EQU  0x5100002c        ;Timer count observation 2
  204. TCNTB3   EQU  0x51000030        ;Timer count buffer 3
  205. TCMPB3   EQU  0x51000034        ;Timer compare buffer 3
  206. TCNTO3   EQU  0x51000038        ;Timer count observation 3
  207. TCNTB4   EQU  0x5100003c        ;Timer count buffer 4
  208. TCNTO4   EQU  0x51000040        ;Timer count observation 4
  211. ;=================
  212. ; USB DEVICE
  213. ;=================
  214.         [ BIG_ENDIAN__
  215. FUNC_ADDR_REG       EQU  0x52000143     ;Function address
  216. PWR_REG             EQU  0x52000147     ;Power management
  217. EP_INT_REG          EQU  0x5200014b     ;EP Interrupt pending and clear
  218. USB_INT_REG         EQU  0x5200015b     ;USB Interrupt pending and clear
  219. EP_INT_EN_REG       EQU  0x5200015f     ;Interrupt enable
  220. USB_INT_EN_REG      EQU  0x5200016f
  221. FRAME_NUM1_REG      EQU  0x52000173     ;Frame number lower byte
  222. FRAME_NUM2_REG      EQU  0x52000177     ;Frame number lower byte
  223. INDEX_REG           EQU  0x5200017b     ;Register index
  224. MAXP_REG            EQU  0x52000183     ;Endpoint max packet
  225. EP0_CSR             EQU  0x52000187     ;Endpoint 0 status
  226. IN_CSR1_REG         EQU  0x52000187     ;In endpoint control status
  227. IN_CSR2_REG         EQU  0x5200018b
  228. OUT_CSR1_REG        EQU  0x52000193     ;Out endpoint control status
  229. OUT_CSR2_REG        EQU  0x52000197
  230. OUT_FIFO_CNT1_REG   EQU  0x5200019b     ;Endpoint out write count
  231. OUT_FIFO_CNT2_REG   EQU  0x5200019f
  232. EP0_FIFO            EQU  0x520001c3     ;Endpoint 0 FIFO
  233. EP1_FIFO            EQU  0x520001c7     ;Endpoint 1 FIFO
  234. EP2_FIFO            EQU  0x520001cb     ;Endpoint 2 FIFO
  235. EP3_FIFO            EQU  0x520001cf     ;Endpoint 3 FIFO
  236. EP4_FIFO            EQU  0x520001d3     ;Endpoint 4 FIFO
  237. EP1_DMA_CON         EQU  0x52000203     ;EP1 DMA interface control
  238. EP1_DMA_UNIT        EQU  0x52000207     ;EP1 DMA Tx unit counter
  239. EP1_DMA_FIFO        EQU  0x5200020b     ;EP1 DMA Tx FIFO counter
  240. EP1_DMA_TTC_L       EQU  0x5200020f     ;EP1 DMA total Tx counter
  241. EP1_DMA_TTC_M       EQU  0x52000213
  242. EP1_DMA_TTC_H       EQU  0x52000217
  243. EP2_DMA_CON         EQU  0x5200021b     ;EP2 DMA interface control
  244. EP2_DMA_UNIT        EQU  0x5200021f     ;EP2 DMA Tx unit counter
  245. EP2_DMA_FIFO        EQU  0x52000223     ;EP2 DMA Tx FIFO counter
  246. EP2_DMA_TTC_L       EQU  0x52000227     ;EP2 DMA total Tx counter
  247. EP2_DMA_TTC_M       EQU  0x5200022b
  248. EP2_DMA_TTC_H       EQU  0x5200022f
  249. EP3_DMA_CON         EQU  0x52000243     ;EP3 DMA interface control
  250. EP3_DMA_UNIT        EQU  0x52000247     ;EP3 DMA Tx unit counter
  251. EP3_DMA_FIFO        EQU  0x5200024b     ;EP3 DMA Tx FIFO counter
  252. EP3_DMA_TTC_L       EQU  0x5200024f     ;EP3 DMA total Tx counter
  253. EP3_DMA_TTC_M       EQU  0x52000253
  254. EP3_DMA_TTC_H       EQU  0x52000257
  255. EP4_DMA_CON         EQU  0x5200025b     ;EP4 DMA interface control
  256. EP4_DMA_UNIT        EQU  0x5200025f     ;EP4 DMA Tx unit counter
  257. EP4_DMA_FIFO        EQU  0x52000263     ;EP4 DMA Tx FIFO counter
  258. EP4_DMA_TTC_L       EQU  0x52000267     ;EP4 DMA total Tx counter
  259. EP4_DMA_TTC_M       EQU  0x5200026b
  260. EP4_DMA_TTC_H       EQU  0x5200026f
  262.         |   ; Little Endian
  263. FUNC_ADDR_REG       EQU  0x52000140     ;Function address
  264. PWR_REG             EQU  0x52000144     ;Power management
  265. EP_INT_REG          EQU  0x52000148     ;EP Interrupt pending and clear
  266. USB_INT_REG         EQU  0x52000158     ;USB Interrupt pending and clear
  267. EP_INT_EN_REG       EQU  0x5200015c     ;Interrupt enable
  268. USB_INT_EN_REG      EQU  0x5200016c
  269. FRAME_NUM1_REG      EQU  0x52000170     ;Frame number lower byte
  270. FRAME_NUM2_REG      EQU  0x52000174     ;Frame number lower byte
  271. INDEX_REG           EQU  0x52000178     ;Register index
  272. MAXP_REG            EQU  0x52000180     ;Endpoint max packet
  273. EP0_CSR             EQU  0x52000184     ;Endpoint 0 status
  274. IN_CSR1_REG         EQU  0x52000184     ;In endpoint control status
  275. IN_CSR2_REG         EQU  0x52000188
  276. OUT_CSR1_REG        EQU  0x52000190     ;Out endpoint control status
  277. OUT_CSR2_REG        EQU  0x52000194
  278. OUT_FIFO_CNT1_REG   EQU  0x52000198     ;Endpoint out write count
  279. OUT_FIFO_CNT2_REG   EQU  0x5200019c
  280. EP0_FIFO            EQU  0x520001c0     ;Endpoint 0 FIFO
  281. EP1_FIFO            EQU  0x520001c4     ;Endpoint 1 FIFO
  282. EP2_FIFO            EQU  0x520001c8     ;Endpoint 2 FIFO
  283. EP3_FIFO            EQU  0x520001cc     ;Endpoint 3 FIFO
  284. EP4_FIFO            EQU  0x520001d0     ;Endpoint 4 FIFO
  285. EP1_DMA_CON         EQU  0x52000200     ;EP1 DMA interface control
  286. EP1_DMA_UNIT        EQU  0x52000204     ;EP1 DMA Tx unit counter
  287. EP1_DMA_FIFO        EQU  0x52000208     ;EP1 DMA Tx FIFO counter
  288. EP1_DMA_TTC_L       EQU  0x5200020c     ;EP1 DMA total Tx counter
  289. EP1_DMA_TTC_M       EQU  0x52000210
  290. EP1_DMA_TTC_H       EQU  0x52000214
  291. EP2_DMA_CON         EQU  0x52000218     ;EP2 DMA interface control
  292. EP2_DMA_UNIT        EQU  0x5200021c     ;EP2 DMA Tx unit counter
  293. EP2_DMA_FIFO        EQU  0x52000220     ;EP2 DMA Tx FIFO counter
  294. EP2_DMA_TTC_L       EQU  0x52000224     ;EP2 DMA total Tx counter
  295. EP2_DMA_TTC_M       EQU  0x52000228
  296. EP2_DMA_TTC_H       EQU  0x5200022c
  297. EP3_DMA_CON         EQU  0x52000240     ;EP3 DMA interface control
  298. EP3_DMA_UNIT        EQU  0x52000244     ;EP3 DMA Tx unit counter
  299. EP3_DMA_FIFO        EQU  0x52000248     ;EP3 DMA Tx FIFO counter
  300. EP3_DMA_TTC_L       EQU  0x5200024c     ;EP3 DMA total Tx counter
  301. EP3_DMA_TTC_M       EQU  0x52000250
  302. EP3_DMA_TTC_H       EQU  0x52000254
  303. EP4_DMA_CON         EQU  0x52000258     ;EP4 DMA interface control
  304. EP4_DMA_UNIT        EQU  0x5200025c     ;EP4 DMA Tx unit counter
  305. EP4_DMA_FIFO        EQU  0x52000260     ;EP4 DMA Tx FIFO counter
  306. EP4_DMA_TTC_L       EQU  0x52000264     ;EP4 DMA total Tx counter
  307. EP4_DMA_TTC_M       EQU  0x52000268
  308. EP4_DMA_TTC_H       EQU  0x5200026c
  309.         ]
  312. ;=================
  313. ; WATCH DOG TIMER
  314. ;=================
  315. WTCON     EQU  0x53000000       ;Watch-dog timer mode
  316. WTDAT     EQU  0x53000004       ;Watch-dog timer data
  317. WTCNT     EQU  0x53000008       ;Eatch-dog timer count
  320. ;=================
  321. ; IIC
  322. ;=================
  323. IICCON    EQU  0x54000000       ;IIC control
  324. IICSTAT   EQU  0x54000004       ;IIC status
  325. IICADD    EQU  0x54000008       ;IIC address
  326. IICDS     EQU  0x5400000c       ;IIC data shift
  329. ;=================
  330. ; IIS
  331. ;=================
  332. IISCON    EQU  0x55000000       ;IIS Control
  333. IISMOD    EQU  0x55000004       ;IIS Mode
  334. IISPSR    EQU  0x55000008       ;IIS Prescaler
  335. IISFCON   EQU  0x5500000c       ;IIS FIFO control
  337.         [ BIG_ENDIAN__
  338. IISFIFO    EQU  0x55000012       ;IIS FIFO entry
  339.         |                       ;Little Endian
  340. IISFIFO    EQU  0x55000010       ;IIS FIFO entry
  341.         ]
  344. ;=================
  345. ; I/O PORT 
  346. ;=================
  347. GPACON      EQU  0x56000000     ;Port A control
  348. GPADAT      EQU  0x56000004     ;Port A data
  349.                         
  350. GPBCON      EQU  0x56000010     ;Port B control
  351. GPBDAT      EQU  0x56000014     ;Port B data
  352. GPBUP       EQU  0x56000018     ;Pull-up control B
  353.                         
  354. GPCCON      EQU  0x56000020     ;Port C control
  355. GPCDAT      EQU  0x56000024     ;Port C data
  356. GPCUP       EQU  0x56000028     ;Pull-up control C
  357.                         
  358. GPDCON      EQU  0x56000030     ;Port D control
  359. GPDDAT      EQU  0x56000034     ;Port D data
  360. GPDUP       EQU  0x56000038     ;Pull-up control D
  361.                         
  362. GPECON      EQU  0x56000040     ;Port E control
  363. GPEDAT      EQU  0x56000044     ;Port E data
  364. GPEUP       EQU  0x56000048     ;Pull-up control E
  365.                         
  366. GPFCON      EQU  0x56000050     ;Port F control
  367. GPFDAT      EQU  0x56000054     ;Port F data
  368. GPFUP       EQU  0x56000058     ;Pull-up control F
  369.                         
  370. GPGCON      EQU  0x56000060     ;Port G control
  371. GPGDAT      EQU  0x56000064     ;Port G data
  372. GPGUP       EQU  0x56000068     ;Pull-up control G
  373.                         
  374. GPHCON      EQU  0x56000070     ;Port H control
  375. GPHDAT      EQU  0x56000074     ;Port H data
  376. GPHUP       EQU  0x56000078     ;Pull-up control H
  377.                         
  378. MISCCR      EQU  0x56000080     ;Miscellaneous control
  379. DCKCON      EQU  0x56000084     ;DCLK0/1 control
  380. EXTINT0     EQU  0x56000088     ;External interrupt control register 0
  381. EXTINT1     EQU  0x5600008c     ;External interrupt control register 1
  382. EXTINT2     EQU  0x56000090     ;External interrupt control register 2
  383. EINTFLT0    EQU  0x56000094     ;Reserved
  384. EINTFLT1    EQU  0x56000098     ;Reserved
  385. EINTFLT2    EQU  0x5600009c     ;External interrupt filter control register 2
  386. EINTFLT3    EQU  0x560000a0     ;External interrupt filter control register 3
  387. EINTMASK    EQU  0x560000a4     ;External interrupt mask
  388. EINTPEND    EQU  0x560000a8     ;External interrupt pending
  389. GSTATUS0    EQU  0x560000ac     ;External pin status
  390. GSTATUS1    EQU  0x560000b0     ;Chip ID(0x32410000)
  391. GSTATUS2    EQU  0x560000b4     ;Reset type
  392. GSTATUS3    EQU  0x560000b8     ;Saved data0(32-bit) before entering POWER_OFF mode 
  393. GSTATUS4    EQU  0x560000bc     ;Saved data1(32-bit) before entering POWER_OFF mode
  396. ;=================
  397. ; RTC
  398. ;=================
  399.         [ BIG_ENDIAN__
  400. RTCCON    EQU  0x57000043       ;RTC control
  401. TICNT     EQU  0x57000047       ;Tick time count
  402. RTCALM    EQU  0x57000053       ;RTC alarm control
  403. ALMSEC    EQU  0x57000057       ;Alarm second
  404. ALMMIN    EQU  0x5700005b       ;Alarm minute
  405. ALMHOUR   EQU  0x5700005f       ;Alarm Hour
  406. ALMDATE   EQU  0x57000063       ;Alarm day      <-- May 06, 2002 SOP
  407. ALMMON    EQU  0x57000067       ;Alarm month
  408. ALMYEAR   EQU  0x5700006b       ;Alarm year
  409. RTCRST    EQU  0x5700006f       ;RTC round reset
  410. BCDSEC    EQU  0x57000073       ;BCD second
  411. BCDMIN    EQU  0x57000077       ;BCD minute
  412. BCDHOUR   EQU  0x5700007b       ;BCD hour
  413. BCDDATE   EQU  0x5700007f       ;BCD day        <-- May 06, 2002 SOP
  414. BCDDAY    EQU  0x57000083       ;BCD date       <-- May 06, 2002 SOP
  415. BCDMON    EQU  0x57000087       ;BCD month
  416. BCDYEAR   EQU  0x5700008b       ;BCD year
  418.         |                       ;Little Endian
  419. RTCCON    EQU  0x57000040       ;RTC control
  420. TICNT     EQU  0x57000044       ;Tick time count
  421. RTCALM    EQU  0x57000050       ;RTC alarm control
  422. ALMSEC    EQU  0x57000054       ;Alarm second
  423. ALMMIN    EQU  0x57000058       ;Alarm minute
  424. ALMHOUR   EQU  0x5700005c       ;Alarm Hour
  425. ALMDATE   EQU  0x57000060       ;Alarm day      <-- May 06, 2002 SOP
  426. ALMMON    EQU  0x57000064       ;Alarm month
  427. ALMYEAR   EQU  0x57000068       ;Alarm year
  428. RTCRST    EQU  0x5700006c       ;RTC round reset
  429. BCDSEC    EQU  0x57000070       ;BCD second
  430. BCDMIN    EQU  0x57000074       ;BCD minute
  431. BCDHOUR   EQU  0x57000078       ;BCD hour
  432. BCDDATE   EQU  0x5700007c       ;BCD day        <-- May 06, 2002 SOP
  433. BCDDAY    EQU  0x57000080       ;BCD date       <-- May 06, 2002 SOP
  434. BCDMON    EQU  0x57000084       ;BCD month
  435. BCDYEAR   EQU  0x57000088       ;BCD year
  436.         ]                       ;RTC
  439. ;=================
  440. ; ADC
  441. ;=================
  442. ADCCON      EQU  0x58000000     ;ADC control
  443. ADCTSC      EQU  0x58000004     ;ADC touch screen control
  444. ADCDLY      EQU  0x58000008     ;ADC start or Interval Delay
  445. ADCDAT0     EQU  0x5800000c     ;ADC conversion data 0
  446. ADCDAT1     EQU  0x58000010     ;ADC conversion data 1                     
  449. ;=================                      
  450. ; SPI           
  451. ;=================
  452. SPCON0      EQU  0x59000000     ;SPI0 control
  453. SPSTA0      EQU  0x59000004     ;SPI0 status
  454. SPPIN0      EQU  0x59000008     ;SPI0 pin control
  455. SPPRE0      EQU  0x5900000c     ;SPI0 baud rate prescaler
  456. SPTDAT0     EQU  0x59000010     ;SPI0 Tx data
  457. SPRDAT0     EQU  0x59000014     ;SPI0 Rx data
  459. SPCON1      EQU  0x59000020     ;SPI1 control
  460. SPSTA1      EQU  0x59000024     ;SPI1 status
  461. SPPIN1      EQU  0x59000028     ;SPI1 pin control
  462. SPPRE1      EQU  0x5900002c     ;SPI1 baud rate prescaler
  463. SPTDAT1     EQU  0x59000030     ;SPI1 Tx data
  464. SPRDAT1     EQU  0x59000034     ;SPI1 Rx data
  466. ;=================
  467. ; SD Interface
  468. ;=================
  469. SDICON      EQU  0x5a000000     ;SDI control
  470. SDIPRE      EQU  0x5a000000     ;SDI baud rate prescaler
  471. SDICmdArg   EQU  0x5a000000     ;SDI command argument
  472. SDICmdCon   EQU  0x5a000000     ;SDI command control
  473. SDICmdSta   EQU  0x5a000000     ;SDI command status
  474. SDIRSP0     EQU  0x5a000000     ;SDI response 0
  475. SDIRSP1     EQU  0x5a000000     ;SDI response 1
  476. SDIRSP2     EQU  0x5a000000     ;SDI response 2
  477. SDIRSP3     EQU  0x5a000000     ;SDI response 3
  478. SDIDTimer   EQU  0x5a000000     ;SDI data/busy timer
  479. SDIBSize    EQU  0x5a000000     ;SDI block size
  480. SDIDatCon   EQU  0x5a000000     ;SDI data control
  481. SDIDatCnt   EQU  0x5a000000     ;SDI data remain counter
  482. SDIDatSta   EQU  0x5a000000     ;SDI data status
  483. SDIFSTA     EQU  0x5a000000     ;SDI FIFO status
  484. SDIIntMsk   EQU  0x5a000000     ;SDI interrupt mask
  486.         [ BIG_ENDIAN__
  487. SDIDAT      EQU  0x5a00003f     ;SDI data
  488.         |                       ;Little Endian
  489. SDIDAT      EQU  0x5a00003c     ;SDI data
  490.         ]                       ;SD Interface
  492.              
  493. ;=================
  494. ; ISR
  495. ;=================
  496. pISR_RESET     EQU  (_ISR_STARTADDRESS+0x0)
  497. pISR_UNDEF     EQU  (_ISR_STARTADDRESS+0x4)
  498. pISR_SWI       EQU  (_ISR_STARTADDRESS+0x8)
  499. pISR_PABORT    EQU  (_ISR_STARTADDRESS+0xc)
  500. pISR_DABORT    EQU  (_ISR_STARTADDRESS+0x10)
  501. pISR_RESERVED  EQU  (_ISR_STARTADDRESS+0x14)
  502. pISR_IRQ       EQU  (_ISR_STARTADDRESS+0x18)
  503. pISR_FIQ       EQU  (_ISR_STARTADDRESS+0x1c)
  505. pISR_EINT0     EQU  (_ISR_STARTADDRESS+0x20)
  506. pISR_EINT1     EQU  (_ISR_STARTADDRESS+0x24)
  507. pISR_EINT2     EQU  (_ISR_STARTADDRESS+0x28)
  508. pISR_EINT3     EQU  (_ISR_STARTADDRESS+0x2c)
  509. pISR_EINT4_7   EQU  (_ISR_STARTADDRESS+0x30)
  510. pISR_EINT8_23  EQU  (_ISR_STARTADDRESS+0x34)
  511. pISR_NOTUSED6  EQU  (_ISR_STARTADDRESS+0x38)
  512. pISR_BAT_FLT   EQU  (_ISR_STARTADDRESS+0x3c)
  513. pISR_TICK      EQU  (_ISR_STARTADDRESS+0x40)
  514. pISR_WDT       EQU  (_ISR_STARTADDRESS+0x44)
  515. pISR_TIMER0    EQU  (_ISR_STARTADDRESS+0x48)
  516. pISR_TIMER1    EQU  (_ISR_STARTADDRESS+0x4c)
  517. pISR_TIMER2    EQU  (_ISR_STARTADDRESS+0x50)
  518. pISR_TIMER3    EQU  (_ISR_STARTADDRESS+0x54)
  519. pISR_TIMER4    EQU  (_ISR_STARTADDRESS+0x58)
  520. pISR_UART2     EQU  (_ISR_STARTADDRESS+0x5c)
  521. pISR_LCD       EQU  (_ISR_STARTADDRESS+0x60)
  522. pISR_DMA0      EQU  (_ISR_STARTADDRESS+0x64)
  523. pISR_DMA1      EQU  (_ISR_STARTADDRESS+0x68)
  524. pISR_DMA2      EQU  (_ISR_STARTADDRESS+0x6c)
  525. pISR_DMA3      EQU  (_ISR_STARTADDRESS+0x70)
  526. pISR_SDI       EQU  (_ISR_STARTADDRESS+0x74)
  527. pISR_SPI0      EQU  (_ISR_STARTADDRESS+0x78)
  528. pISR_UART1     EQU  (_ISR_STARTADDRESS+0x7c)
  529. pISR_NOTUSED24 EQU  (_ISR_STARTADDRESS+0x80)
  530. pISR_USBD      EQU  (_ISR_STARTADDRESS+0x84)
  531. pISR_USBH      EQU  (_ISR_STARTADDRESS+0x88)
  532. pISR_IIC       EQU  (_ISR_STARTADDRESS+0x8c)
  533. pISR_UART0     EQU  (_ISR_STARTADDRESS+0x90)
  534. pISR_SPI1      EQU  (_ISR_STARTADDRESS+0x94)
  535. pISR_RTC       EQU  (_ISR_STARTADDRESS+0x98)
  536. pISR_ADC       EQU  (_ISR_STARTADDRESS+0xa0)
  539. ;=================
  540. ; PENDING BIT
  541. ;=================
  542. BIT_EINT0     EQU  (0x1)
  543. BIT_EINT1     EQU  (0x1<<1)
  544. BIT_EINT2     EQU  (0x1<<2)
  545. BIT_EINT3     EQU  (0x1<<3)
  546. BIT_EINT4_7   EQU  (0x1<<4)
  547. BIT_EINT8_23  EQU  (0x1<<5)
  548. BIT_NOTUSED6  EQU  (0x1<<6)
  549. BIT_BAT_FLT   EQU  (0x1<<7)
  550. BIT_TICK      EQU  (0x1<<8)
  551. BIT_WDT       EQU  (0x1<<9)
  552. BIT_TIMER0    EQU  (0x1<<10)
  553. BIT_TIMER1    EQU  (0x1<<11)
  554. BIT_TIMER2    EQU  (0x1<<12)
  555. BIT_TIMER3    EQU  (0x1<<13)
  556. BIT_TIMER4    EQU  (0x1<<14)
  557. BIT_UART2     EQU  (0x1<<15)
  558. BIT_LCD       EQU  (0x1<<16)
  559. BIT_DMA0      EQU  (0x1<<17)
  560. BIT_DMA1      EQU  (0x1<<18)
  561. BIT_DMA2      EQU  (0x1<<19)
  562. BIT_DMA3      EQU  (0x1<<20)
  563. BIT_SDI       EQU  (0x1<<21)
  564. BIT_SPI0      EQU  (0x1<<22)
  565. BIT_UART1     EQU  (0x1<<23)
  566. BIT_NOTUSED24 EQU  (0x1<<24)
  567. BIT_USBD      EQU  (0x1<<25)
  568. BIT_USBH      EQU  (0x1<<26)
  569. BIT_IIC       EQU  (0x1<<27)
  570. BIT_UART0     EQU  (0x1<<28)
  571. BIT_SPI1      EQU  (0x1<<29)
  572. BIT_RTC       EQU  (0x1<<30)
  573. BIT_ADC       EQU  (0x1<<31)
  574. BIT_ALLMSK    EQU  (0xffffffff)
  576.         END