README
上传用户:qaz666999
上传日期:2022-08-06
资源大小:2570k
文件大小:3k
源码类别:

数学计算

开发平台:

Unix_Linux

  1. Copyright 2000, 2001 Free Software Foundation, Inc.
  2. This file is part of the GNU MP Library.
  3. The GNU MP Library is free software; you can redistribute it and/or modify
  4. it under the terms of the GNU Lesser General Public License as published by
  5. the Free Software Foundation; either version 3 of the License, or (at your
  6. option) any later version.
  7. The GNU MP Library is distributed in the hope that it will be useful, but
  8. WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
  9. or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU Lesser General Public
  10. License for more details.
  11. You should have received a copy of the GNU Lesser General Public License
  12. along with the GNU MP Library.  If not, see http://www.gnu.org/licenses/.
  13.                       INTEL P6 MPN SUBROUTINES
  14. This directory contains code optimized for Intel P6 class CPUs, meaning
  15. PentiumPro, Pentium II and Pentium III.  The mmx and p3mmx subdirectories
  16. have routines using MMX instructions.
  17. STATUS
  18. Times for the loops, with all code and data in L1 cache, are as follows.
  19. Some of these might be able to be improved.
  20.                                cycles/limb
  21. mpn_add_n/sub_n           3.7
  22. mpn_copyi                 0.75
  23. mpn_copyd                 1.75 (or 0.75 if no overlap)
  24. mpn_divrem_1             39.0
  25. mpn_mod_1                21.5
  26. mpn_divexact_by3          8.5
  27. mpn_mul_1                 5.5
  28. mpn_addmul/submul_1       6.35
  29. mpn_l/rshift              2.5
  30. mpn_mul_basecase          8.2 cycles/crossproduct (approx)
  31. mpn_sqr_basecase          4.0 cycles/crossproduct (approx)
  32.                           or 7.75 cycles/triangleproduct (approx)
  33. Pentium II and III have MMX and get the following improvements.
  34. mpn_divrem_1             25.0 integer part, 17.5 fractional part
  35. mpn_l/rshift              1.75
  36. NOTES
  37. Write-allocate L1 data cache means prefetching of destinations is unnecessary.
  38. Mispredicted branches have a penalty of between 9 and 15 cycles, and even up
  39. to 26 cycles depending how far speculative execution has gone.  The 9 cycle
  40. minimum penalty comes from the issue pipeline being 9 stages.
  41. A copy with rep movs seems to copy 16 bytes at a time, since speeds for 4,
  42. 5, 6 or 7 limb operations are all the same.  The 0.75 cycles/limb would be 3
  43. cycles per 16 byte block.
  44. CODING
  45. Instructions in general code have been shown grouped if they can execute
  46. together, which means up to three instructions with no successive
  47. dependencies, and with only the first being a multiple micro-op.
  48. P6 has out-of-order execution, so the groupings are really only showing
  49. dependent paths where some shuffling might allow some latencies to be
  50. hidden.
  51. REFERENCES
  52. "Intel Architecture Optimization Reference Manual", 1999, revision 001 dated
  53. 02/99, order number 245127 (order number 730795-001 is in the document too).
  54. Available on-line:
  55. http://download.intel.com/design/PentiumII/manuals/245127.htm
  56. "Intel Architecture Optimization Manual", 1997, order number 242816.  This
  57. is an older document mostly about P5 and not as good as the above.
  58. Available on-line:
  59. http://download.intel.com/design/PentiumII/manuals/242816.htm
  60. ----------------
  61. Local variables:
  62. mode: text
  63. fill-column: 76
  64. End: