开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 查看源码
hardware.asm
资源名称：length.rar　[点击查看]
上传用户：sdjqgc
上传日期：2022-08-06
资源大小：2404k
文件大小：28k
源码类别：

嵌入式/单片机编程

开发平台：

Asm

hardware.asm：源码内容
  1. //========================================================================================
  2. // Progarm: Standard function definition
  3. // Writen by: Andy
  4. // Modifiyed: by Arthur Shieh
  5. //
  6. // Lastest modified date: 
  7. //  2000/06/23: first version
  8. // 2000/07/15: modified
  9. // 2000/07/24: modified for sacmv25.lib
  10. // 2001/10/03: Add more public about queue for sacmv25f.lib
  11. //  2001/11/05: Independent Queue for A2000/S480/MS01 Manual Mode - sacmv25h.lib
  12. // 2001/11/06: Fix volume parameter problem - sacmv25i.lib
  13. //      2002/05/26: Modified the length of C_QueueSize to 144 for DVR usage
  14. //      2005/10/20: Modified for SACMV26e.lib    by Xinqiang Zhang
  15. //
  16. // For: sacmV26e.lib
  17. //
  18. // Note: 
  19. //  1. Don't change this file if possible.
  20. //  2. Update hardware.inc with hardware.asm synchorously
  21. // 3. Provide Open code for sacmV26e.lib
  22. //
  23. //========================================================================================
  25. .PUBLIC F_SP_RampUpDAC1
  26. .PUBLIC F_SP_RampDnDAC1
  27. .PUBLIC F_SP_RampUpDAC2
  28. .PUBLIC F_SP_RampDnDAC2
  29. .PUBLIC _SP_RampUpDAC1 
  30. .PUBLIC _SP_RampDnDAC1 
  31. .PUBLIC _SP_RampUpDAC2 
  32. .PUBLIC _SP_RampDnDAC2 
  34. .PUBLIC _SP_InitQueue
  35. .PUBLIC _SP_InitQueue_A2000
  36. .PUBLIC _SP_InitQueue_S480
  37. .PUBLIC _SP_InitQueue_S240
  38. .PUBLIC _SP_InitQueue_MS01
  39. .PUBLIC _SP_InitQueue_DVR
  41. .PUBLIC F_SP_InitQueue
  42. .PUBLIC F_SP_InitQueue_A2000
  43. .PUBLIC F_SP_InitQueue_S480
  44. .PUBLIC F_SP_InitQueue_S240
  45. .PUBLIC F_SP_InitQueue_MS01
  46. .PUBLIC F_SP_InitQueue_DVR
  48. .PUBLIC F_SP_ReadQueue
  49. .PUBLIC F_SP_ReadQueue_A2000
  50. .PUBLIC F_SP_ReadQueue_S480
  51. .PUBLIC F_SP_ReadQueue_S240
  52. .PUBLIC F_SP_ReadQueue_MS01
  53. .PUBLIC F_SP_ReadQueue_DVR
  55. .PUBLIC F_SP_ReadQueue_NIC // Read Queue with no index change
  56. .PUBLIC F_SP_ReadQueue_NIC_A2000
  57. .PUBLIC F_SP_ReadQueue_NIC_S480
  58. .PUBLIC F_SP_ReadQueue_NIC_S240
  59. .PUBLIC F_SP_ReadQueue_NIC_MS01
  60. .PUBLIC F_SP_ReadQueue_NIC_DVR
  62. .PUBLIC F_SP_WriteQueue
  63. .PUBLIC F_SP_WriteQueue_A2000
  64. .PUBLIC F_SP_WriteQueue_S480
  65. .PUBLIC F_SP_WriteQueue_S240
  66. .PUBLIC F_SP_WriteQueue_MS01
  67. .PUBLIC F_SP_WriteQueue_DVR
  69. .PUBLIC F_SP_TestQueue
  70. .PUBLIC F_SP_TestQueue_A2000
  71. .PUBLIC F_SP_TestQueue_S480
  72. .PUBLIC F_SP_TestQueue_S240
  73. .PUBLIC F_SP_TestQueue_MS01
  74. .PUBLIC F_SP_TestQueue_DVR
  76. .PUBLIC _SP_Export  
  77. .PUBLIC _SP_Import 
  78. .PUBLIC _SP_Init_IOB 
  79. .PUBLIC _SP_Init_IOA 
  81. .PUBLIC _SP_GetResource
  82. .PUBLIC F_SP_GetResource
  84. .PUBLIC F_SP_SACM_A2000_Init_
  85. .PUBLIC F_SP_SACM_S480_Init_
  86. .PUBLIC F_SP_SACM_S240_Init_
  88. .PUBLIC F_SP_SACM_MS01_Init_
  89. .PUBLIC F_SP_PlayMode0_
  90. .PUBLIC F_SP_PlayMode1_    
  91. .PUBLIC F_SP_PlayMode2_  
  92. .PUBLIC F_SP_PlayMode3_   
  94. .PUBLIC F_SP_SACM_DVR_Init_
  95. .PUBLIC F_SP_SACM_DVR_Rec_Init_
  96. .PUBLIC F_SP_SACM_DVR_Play_Init_
  99. //////////////////////////////////////////////////////////////////
  100. // Definitions for I/O Port
  101. //////////////////////////////////////////////////////////////////
  102. .DEFINE P_IOA_Data    0x7000         // Write Data into data register and read from IOA pad
  103. .DEFINE P_IOA_Buffer        0x7001         // Write Data into buffer register and read from buffer register
  104. .DEFINE P_IOA_Dir           0x7002         // Direction vector for IOA
  105. .DEFINE P_IOA_Attrib        0x7003         // Attribute vector for IOA
  106. .DEFINE P_IOA_Latch         0x7004         // Latch PortA data for key change wake-up
  108. .DEFINE P_IOB_Data          0x7005         // Write Data into the data register and read from IOB pad
  109. .DEFINE P_IOB_Buffer        0x7006         // Write Data into buffer register and read from buffer register
  110. .DEFINE P_IOB_Dir           0x7007         // Direction vector for IOB
  111. .DEFINE P_IOB_Attrib        0x7008         // Attribute vector for IOB
  113. .DEFINE P_FeedBack          0x7009         // Clock form external R,C
  114. .DEFINE P_TimerA_Data       0x700A         // Data port for TimerA 
  115. .DEFINE P_TimerA_Ctrl       0x700B         // Control Port for TimerA
  116. .DEFINE P_TimerB_Data       0x700C         // Data port for TimerB
  117. .DEFINE P_TimerB_Ctrl       0x700D         // Control Port for TimerB
  118. .DEFINE P_TimeBase_Setup    0x700E         // TimerBase Freq. Set
  119. .DEFINE P_TimeBase_Clear 0x700F     // Reset Timerbase counter
  120. .DEFINE P_INT_Ctrl          0x7010         // Control port for interrupt source
  121. .DEFINE P_INT_Clear         0x7011         // Clear interrupt source
  122. .DEFINE P_Watchdog_Clear    0x7012         // Watchdog Reset
  123. .DEFINE P_SystemClock       0x7013         // Change system clock frequency(include go to standby mode)
  125. //... PA6442 New version MC52A (For EC-03)....
  126. .DEFINE P_ADC           0x7014          // Data Port for AD
  127. .DEFINE P_ADC_Ctrl          0x7015          // Control Port for AD control
  128. .DEFINE P_ADC_Status        0x7015          // AD Port Status
  129. .DEFINE P_DAC2              0x7016          // Data Port for DAC2
  130. .DEFINE P_PWM               0x7016          // Data Port for PWM
  131. .DEFINE P_DAC1          0x7017          // Data Port for DAC1
  132. .DEFINE P_DAC_Ctrl 0x702A  // Control Port for two DAC and audio output mode
  133. //............................................
  135. .DEFINE P_IR_Ctrl 0x7018  // Control Port for IR
  136. .DEFINE P_LVD_Ctrl          0x7019          // Control Port for LVD
  137. .DEFINE P_SIO_Data 0x701A  // Data port for serial IO
  138. .DEFINE P_SIO_Addr_Low 0x701B  // Address Port low
  139. .DEFINE P_SIO_Addr_Mid 0x701C  // Address Port middle
  140. .DEFINE P_SIO_Addr_High   0x701D  // Address Port high
  141. .DEFINE P_SIO_Ctrl 0x701E  // Control Port
  142. .DEFINE P_SIO_Start 0x701F  // Start port for serial interface
  143. .DEFINE P_SIO_Stop 0x7020  // Stop port for serial interface
  145. .DEFINE P_UART_Command1  0x7021  // Command1 Port for UART
  146. .DEFINE P_UART_Command2  0x7022  // Command2 Port for UART
  147. .DEFINE P_UART_Data  0x7023   // Data Port for UART
  148. .DEFINE P_UART_BaudScalarLow 0x7024  // Set Baud Rate scalar low
  149. .DEFINE P_UART_BaudScalarHigh 0x7025  // Set Baud Rate scalar high
  152. //... Definitions for P_INT_Ctrl ..............
  153. .DEFINE C_IRQ6_TMB2             0x0001          // Timer B IRQ6
  154. .DEFINE C_IRQ6_TMB1             0x0002          // Timer A IRQ6
  155. .DEFINE C_IRQ5_2Hz              0x0004          // 2Hz IRQ5
  156. .DEFINE C_IRQ5_4Hz              0x0008          // 4Hz IRQ5
  157. .DEFINE C_IRQ4_1KHz             0x0010          // 1024Hz IRQ4
  158. .DEFINE C_IRQ4_2KHz             0x0020          // 2048Hz IRQ4
  159. .DEFINE C_IRQ4_4KHz             0x0040          // 4096Hz IRQ4
  160. .DEFINE C_IRQ3_KEY              0x0080          // Key Change IRQ3
  161. .DEFINE C_IRQ3_EXT1             0x0100          // Ext1 IRQ3
  162. .DEFINE C_IRQ3_EXT2             0x0200          // Ext2 IRQ3
  163. .DEFINE C_IRQ2_TMB              0x0400          // Timer B IRQ2
  164. .DEFINE C_FIQ_TMB               0x0800          // Timer B FIQ
  165. .DEFINE C_IRQ1_TMA              0x1000          // Timer A IRQ1
  166. .DEFINE C_FIQ_TMA               0x2000          // Timer A FIQ
  167. .DEFINE C_IRQ0_PWM              0x4000          // PWM IRQ0
  168. .DEFINE C_FIQ_PWM               0x8000          // PWM FIQ
  170. // Definitions for P_TimerA/B_Ctrl ............                               
  171. .DEFINE C_Fosc_2 0x0000  // 
  172. .DEFINE C_Fosc_256      0x0001  //
  173. .DEFINE C_32768Hz 0x0002  //
  174. .DEFINE C_8192Hz 0x0003  //
  175. .DEFINE C_4096Hz 0x0004  //
  176. .DEFINE C_A1 0x0005  //
  177. .DEFINE C_A0 0x0006  //
  178. .DEFINE C_Ext1 0x0007  //
  180. .DEFINE C_2048Hz 0x0000  //
  181. .DEFINE C_1024Hz 0x0008  //
  182. .DEFINE C_256Hz 0x0010  //
  183. .DEFINE C_TMB1Hz 0x0018  //
  184. .DEFINE C_4Hz 0x0020  //
  185. .DEFINE C_2Hz 0x0028  //
  186. .DEFINE C_B1 0x0030  //
  187. .DEFINE C_Ext2 0x0038  //
  189. .DEFINE C_Off 0x0000  //
  190. .DEFINE C_D1 0x0040  //
  191. .DEFINE C_D2 0x0080  //
  192. .DEFINE C_D3 0x00C0  //
  193. .DEFINE C_D4 0x0100  //
  194. .DEFINE C_D5 0x0140  //
  195. .DEFINE C_D6 0x0180  //
  196. .DEFINE C_D7 0x01C0  //
  197. .DEFINE C_D8 0x0200  //
  198. .DEFINE C_D9 0x0240  //
  199. .DEFINE C_D10 0x0280  //
  200. .DEFINE C_D11 0x02C0  //
  201. .DEFINE C_D12 0x0300  //
  202. .DEFINE C_D13 0x0340  //
  203. .DEFINE C_D14 0x0380  //
  204. .DEFINE C_TA_Div_2 0x03C0  // Timer A
  205. .DEFINE C_TB_Div_2 0x03C0  // Timer B
  207. //... Definition for P_SystemClock ............
  208. .DEFINE C_Fosc 0x0000  // b3..b0
  209. .DEFINE C_Fosc_Div_2 0x0001  //
  210. .DEFINE C_Fosc_Div_4 0x0002  //
  211. .DEFINE C_Fosc_Div_8 0x0003  // (default)
  212. .DEFINE C_Fosc_Div_16 0x0004  //
  213. .DEFINE C_Fosc_Div_32 0x0005  //
  214. .DEFINE C_Fosc_Div_64 0x0006  //
  215. .DEFINE C_Sleep 0x0007    //
  217. .DEFINE C_32K_Work 0x0000  // b4
  218. .DEFINE C_32K_Off 0x0000  // 
  219. .DEFINE C_StrongMode 0x0000  // b5
  220. .DEFINE C_AutoMode 0x0000  //
  222. //... Define for P_AD_Ctrl ....................
  223. .DEFINE C_AD 0x0001  //
  224. .DEFINE C_DA 0x0000  //
  225. .DEFINE C_MIC 0x0000  //
  226. .DEFINE C_LINE 0x0002  //
  228. //... Define for P_DA_Ctrl ....................
  229. .DEFINE C_PushPull 0x0000  // b0, (default) 
  230. .DEFINE C_DoubleEnd 0x0001  // b0
  231. .DEFINE C_DAC_Mode 0x0000  // b1, (default)
  232. .DEFINE C_PWM_Mode 0x0002  // b1
  234. .DEFINE C_D1_Direct 0x0000  // DAC1 latch
  235. .DEFINE C_D1_LatchA 0x0008  // 
  236. .DEFINE C_D1_LatchB 0x0010  //
  237. .DEFINE C_D1_LatchAB 0x0018  //
  239. .DEFINE C_D2_Direct 0x0000  // DAC2 latch
  240. .DEFINE C_D2_LatchA 0x0020  // 
  241. .DEFINE C_D2_LatchB 0x0040  //
  242. .DEFINE C_D2_LatchAB 0x00C0  //
  244. //... Define for P_LVD_Ctrl ...................
  245. .DEFINE C_LVD24V 0x0000  // LVD = 2.4V 
  246. .DEFINE C_LVD28V 0x0001  // LVD = 2.8V
  247. .DEFINE C_LVD32V 0x0002  // LVD = 3.2V
  248. .DEFINE C_LVD36V 0x0003  // LVD = 3.6V
  252. /////////////////////////////////////////////////////////////////
  253. // Note: This register map to the P_INT_Ctrl(0x7010)
  254. //  User's interrupt setting have to combine with this register 
  255. // while co-work with SACM library.
  256. //
  257. //  See. following function for example:
  258. // F_SP_SACM_A2000_Init_:
  259. // F_SP_SACM_S480_Init_:
  260. // F_SP_SACM_S240_Init_:
  261. // F_SP_SACM_MS01_Init_:
  262. // F_SP_SACM_DVR_Init_: 
  263. //////////////////////////////////////////////////
  264. .IRAM
  265. .PUBLIC R_InterruptStatus 
  266. .VAR R_InterruptStatus = 0  // 
  268. //////////////////////////////////////////////////
  270. .DEFINE C_RampDelayTime 32
  271. .DEFINE C_QueueSize 144
  273. .VAR  R_Queue 
  274. .DW C_QueueSize-1 DUP(0) 
  275. .VAR R_ReadIndex 
  276. .VAR R_WriteIndex 
  278. .CODE
  282. ///////////////////////////////////////////
  283. // Function: Initial Queue
  284. // Destory: R1,r2
  285. ///////////////////////////////////////////
  286. _SP_InitQueue: .PROC
  287. _SP_InitQueue_A2000:
  288. _SP_InitQueue_S480:
  289. _SP_InitQueue_S240:
  290. _SP_InitQueue_MS01:
  291. _SP_InitQueue_DVR:
  293. F_SP_InitQueue_A2000:
  294. F_SP_InitQueue_S480:
  295. F_SP_InitQueue_S240:
  296. F_SP_InitQueue_MS01:
  297. F_SP_InitQueue_DVR:
  298. F_SP_InitQueue:
  299. r1 = R_Queue
  300. r2 = 0 
  301. L_ClearQueueLoop?:
  302. [r1++] = r2
  303. cmp r1, R_Queue+C_QueueSize
  304. jne L_ClearQueueLoop?
  306. r1 = 0
  307. [R_ReadIndex] = r1
  308. [R_WriteIndex] = r1
  310. RETF
  311. .ENDP
  313. ///////////////////////////////////////////
  314. // Function: Get a data form Queue
  315. // Output:  R1: Data
  316. // R2: return value
  317. // Destory: R1,R2
  318. ///////////////////////////////////////////
  319. F_SP_ReadQueue_A2000:
  320. F_SP_ReadQueue_S480:
  321. F_SP_ReadQueue_S240:
  322. F_SP_ReadQueue_MS01:
  323. F_SP_ReadQueue_DVR:
  324. F_SP_ReadQueue:
  325. r2 = [R_ReadIndex]
  326. cmp r2,[R_WriteIndex]
  327. je L_RQ_QueueEmpty
  329. r2 += R_Queue // get queue data address
  330. r1 = [r2]
  332. r2 = [R_ReadIndex]
  333. r2 += 1
  334. cmp r2, C_QueueSize
  335. jne L_RQ_NotQueueBottom
  336. r2 = 0
  337. L_RQ_NotQueueBottom:
  338. [R_ReadIndex] = r2
  339. //r2 = 0x0000  // get queue data
  340. retf 
  341. L_RQ_QueueEmpty:
  342. //r2 = 0x8000  // queue empty
  343. retf 
  345. ///////////////////////////////////////////
  346. // Function: Get a data from Queue but do 
  347. // not change queue index
  348. // R1: output
  349. // Destory: R1,R2
  350. ///////////////////////////////////////////
  351. F_SP_ReadQueue_NIC:
  352. F_SP_ReadQueue_NIC_A2000:
  353. F_SP_ReadQueue_NIC_S480:
  354. F_SP_ReadQueue_NIC_S240:
  355. F_SP_ReadQueue_NIC_MS01:
  356. F_SP_ReadQueue_NIC_DVR:
  357. r2 = [R_ReadIndex]
  358. cmp r2,[R_WriteIndex]
  359. je L_RQ_QueueEmpty?
  361. r2 += R_Queue // get queue data index
  362. r1 = [r2]
  363. L_RQ_QueueEmpty?:
  364. RETF
  366. ///////////////////////////////////////////
  367. // Function: Put a data to Queue
  368. // R1: Input
  369. // Destory: R1,R2
  370. ///////////////////////////////////////////
  371. F_SP_WriteQueue_A2000:
  372. F_SP_WriteQueue_S480:
  373. F_SP_WriteQueue_S240:
  374. F_SP_WriteQueue_MS01:
  375. F_SP_WriteQueue_DVR:
  376. F_SP_WriteQueue:
  377. r2 = [R_WriteIndex]  // put data to queue
  378. r2 += R_Queue
  379. [r2] = r1
  381. r2 = [R_WriteIndex]
  382. r2 += 1
  383. cmp r2, C_QueueSize
  384. jne L_WQ_NotQueueBottom
  385. r2 = 0
  386. L_WQ_NotQueueBottom:
  387. [R_WriteIndex] = r2
  388. RETF
  391. ///////////////////////////////////////////
  392. // Function: Test Queue Status
  393. // o/p: R1
  394. // Destory: R1
  395. ///////////////////////////////////////////
  396. F_SP_TestQueue_A2000:
  397. F_SP_TestQueue_S480:
  398. F_SP_TestQueue_S240:
  399. F_SP_TestQueue_MS01:
  400. F_SP_TestQueue_DVR:
  401. F_SP_TestQueue:
  402. //... Test Queue Empty ...
  403. r1 = [R_ReadIndex] 
  404. cmp r1,[R_WriteIndex] 
  405. je L_TQ_QueueEmpty 
  407. //... Test Queue Full ...
  408. r1 = [R_ReadIndex]  // For N Queue Full: 1.R=0 and W=N-1 2. R<>0 and W=R-1 
  409. jnz L_TQ_JudgeCond2 
  410. r1 = [R_WriteIndex] 
  411. cmp r1, C_QueueSize-1  // Cond1
  412. je L_TQ_QueueFull 
  413. L_TQ_JudgeCond2:
  414. r1 = [R_ReadIndex] 
  415. r1 -=1 
  416. cmp r1,[R_WriteIndex] 
  417. je L_TQ_QueueFull 
  419. r1 = 0  // not Full, not empty
  420. retf 
  421. L_TQ_QueueFull:
  422. r1 = 1  // full
  423. retf 
  424. L_TQ_QueueEmpty:
  425. r1 = 2  // empty
  426. retf 
  432. ///////////////////////////////////////////////////////////////////////////////
  433. // Function: The partial code of hardware setting of SACM_A2000_Initial() 
  434. // or F_SACM_A2000_Initial:
  435. // Note: The following functions are the partial code of original
  436. // initial subroutine. (H/W setting part) 
  437. //
  438. // Ex: F_SACM_A2000_Initial:
  439. // ...
  440. // call F_SP_SACM_A2000_Init_ : S480/S240/MS01 is same
  441. // ...
  442. // retf
  443. ////////////////////////////////////////////////////////////////////////////////
  444. F_SP_SACM_A2000_Init_:
  445. r1=0x0000;                      // 24MHz, Fcpu=Fosc
  446.         [P_SystemClock]=r1            //  Frequency 20MHz
  447.         r1 = 0x0030                     // TimerA CKA=Fosc/2 CKB=1 Tout:off
  448.         [P_TimerA_Ctrl] = r1 // Initial Timer A
  449.         r1 = 0xfd00                   // 16K
  450.         [P_TimerA_Data] = r1 
  451.         r1 = 0x00A8                     // Set the DAC Ctrl
  452.         [P_DAC_Ctrl] = r1
  453.         r1 = 0xffff
  454.         
  455.         [P_INT_Clear] = r1           // Clear interrupt occuiped events
  456.         r1 =0x0000 // 
  457.         
  458.         
  459.         r1 = [R_InterruptStatus] //
  460.         r1 |= C_FIQ_TMA // Enable Timer A FIQ
  461.         //R1 |= C_IRQ4_1KHz
  462.         [R_InterruptStatus] = r1 //
  463.         [P_INT_Ctrl] = r1 //
  465. RETF
  468. //////////////////////////////////////////////////////////////////
  469. // Function: The partial code of hardware setting of SACM_S480_Initial() 
  470. // or F_SACM_S480_Initial:
  471. //////////////////////////////////////////////////////////////////
  472. F_SP_SACM_S480_Init_:
  473.         r1 = 0x0000 // 24MHz Fosc
  474.         [P_SystemClock]=r1           // Initial System Clock
  475.         r1=0x0030                       // TimerA CKA=Fosc/2 CKB=1 Tout:off
  476.         [P_TimerA_Ctrl]=r1 // Initial Timer A
  477.         //R1 = 0xfd00                   // 16K
  478.         r1 = 0xfced // 15.625K
  479.         [P_TimerA_Data]=r1
  480.         r1 = 0x00A8 // 
  481.         [P_DAC_Ctrl] = r1 //
  482.         
  483.         r1 = 0xffff
  484.         [P_INT_Clear] = r1           // Clear interrupt occuiped events
  485.         R1 = [R_InterruptStatus] //
  486.         r1 |= C_FIQ_TMA // Enable Timer A FIQ
  487.         //R1 |= C_IRQ4_1KHz // Enable 1KHz IRQ4 for S480 decoder
  488.         [R_InterruptStatus] = r1 //
  489.         [P_INT_Ctrl] = r1 //
  490.         
  491.         RETF
  493. //////////////////////////////////////////////////////////////////
  494. // Function: The partial code of hardware setting of SACM_S240_Initial() 
  495. // or F_SACM_S240_Initial:
  496. //////////////////////////////////////////////////////////////////
  497. F_SP_SACM_S240_Init_:
  498. r1=0x0020;
  499. [P_SystemClock]=r1
  500. r1 = 0x00A8; // 
  501. [P_DAC_Ctrl]= r1
  502. r1 = 0x0030;                // TimerA CKA=Fosc/2 CKB=1 Tout:off
  503.         [P_TimerA_Ctrl] = r1;
  504. r1 = 0xfe00;                    // 24K
  505.      [P_TimerA_Data] = r1;
  506.         r1 = 0xffff
  507.         [P_INT_Clear] = r1           // Clear interrupt occuiped events
  508.         r1 = [R_InterruptStatus] //
  509.         r1 |= C_FIQ_TMA // Enable Timer A FIQ
  510.         [R_InterruptStatus] = r1 //
  511.         [P_INT_Ctrl] = r1 //
  512.         RETF
  514. //////////////////////////////////////////////////////////////////
  515. // Function: The partial code of hardware setting of SACM_MS01_Initial() 
  516. // or F_SACM_MS01_Initial:
  517. //
  518. // Ex: F_SACM_MS01_Initial:
  519. // ...
  520. // call F_SP_SACM_MS01_Init_
  521. // call F_SP_Play_Mode0/1/2/3 ->0,1,2,3 depending on the para1
  522. // ...
  523. // retf
  524. //////////////////////////////////////////////////////////////////
  525. F_SP_SACM_MS01_Init_:
  526. r1 = 0x0000;                    // 24MHz, Fcpu=Fosc
  527.         [P_SystemClock] = r1;         // Initial System Clock
  528.         r1 = 0x0030;                    // TimerA CKA=Fosc/2 CKB=1 Tout:off
  529.         [P_TimerA_Ctrl] = r1 // Initial Timer A
  530.         
  531.         //R1 = 0x0003 // 8K
  532.         r1 = 0x0000 // Fosc/2
  533.         [P_TimerB_Ctrl] = r1; // Initial Timer B -> 8192
  534.         
  535.         //R1 = 0xFFFF        
  536.         r1 = 0xFA00 // Any time for ADPCM channel 0,1
  537.         [P_TimerB_Data] = r1 // 8K sample rate
  538.         
  539. r1 = 0xffff
  540.         [P_INT_Clear] = r1           // Clear interrupt occuiped events
  541.         RETF
  543. //........................................
  544. F_SP_PlayMode0_: // with F_SP_SACM_MS01_Initial
  545. r1 = 0x0006
  546.         [P_DAC_Ctrl] = r1
  547.         r1 = 0xFE00
  548.         [P_TimerA_Data] = r1  //
  549.         r1 = [R_InterruptStatus]  //
  550.         r1 |= C_FIQ_PWM+C_IRQ2_TMB+C_IRQ4_1KHz
  551.         [R_InterruptStatus] = r1  //
  552.         [P_INT_Ctrl] = r1 //
  553.         RETF
  555. F_SP_PlayMode1_: // with F_SP_SACM_MS01_Initial
  556. r1 = 0x00A8
  557.         [P_DAC_Ctrl] = r1
  558.         r1 = 0xFE00
  559.         [P_TimerA_Data] = r1  //
  560.         r1 = [R_InterruptStatus]  //
  561.         r1 |= C_FIQ_TMA+C_IRQ2_TMB+C_IRQ4_1KHz
  562.         [R_InterruptStatus] = r1  //
  563.         [P_INT_Ctrl] = r1 //
  564.         RETF
  567. F_SP_PlayMode2_:   // with F_SP_SACM_MS01_Initial
  568. r1 = 0x00A8
  569.         [P_DAC_Ctrl] = r1
  570.         r1 = 0xFD9A
  571.         [P_TimerA_Data] = r1  //
  572.         r1 = [R_InterruptStatus]  //
  573.         r1 |= C_FIQ_TMA+C_IRQ2_TMB+C_IRQ4_1KHz
  574.         [R_InterruptStatus] = r1  //
  575.         [P_INT_Ctrl] = r1 //
  576.         RETF
  578.       
  579. F_SP_PlayMode3_: // with F_SP_SACM_MS01_Initial
  580. r1 = 0x00A8
  581.         [P_DAC_Ctrl] = r1
  582.         r1 = 0xFD00
  583.         [P_TimerA_Data] = r1  //
  584.         r1 = [R_InterruptStatus]  //
  585.         r1 |= C_FIQ_TMA+C_IRQ2_TMB+C_IRQ4_1KHz
  586.     [R_InterruptStatus] = r1  //
  587.         [P_INT_Ctrl] = r1 //
  588.         RETF
  589.         
  590. ///////////////////////////////////////////////////////////////////////////////
  591. // Function: The partial code of hardware setting of SACM_MS01_Initial() 
  592. // or F_SACM_MS01_Initial:
  593. //
  594. // Ex: F_SACM_DVR_Initial:
  595. // ...
  596. // call F_SP_SACM_DVR_Init_
  597. // call F_SP_Play_Mode0/1/2/3 ->0,1,2,3 depending on the para1
  598. // ...
  599. // retf
  600. // Ex1:
  601. // F_SACM_DVR_Record: (or F_SACM_DVR_InitEncoder)
  602. // ...
  603. // call F_SP_SACM_DVR_Rec_Init
  604. // ...
  605. // retf
  606. // Ex2:
  607. // F_SACM_DVR_Play: (or F_SACM_DVR_InitDecoder)
  608. // ...
  609. // call F_SP_SACM_DVR_Play_Init_
  610. // ...
  611. // retf
  612. ///////////////////////////////////////////////////////////////////////////////
  613. F_SP_SACM_DVR_Init_:
  614.         r1 = 0x0000;                    // 24MHz, Fcpu=Fosc
  615.         [P_SystemClock] = r1;           //  Frequency 20MHz
  616.         r1 = 0x0030;                    // TimerA CKA=Fosc/2 CKB=1 Tout:off
  617.         [P_TimerA_Ctrl] = r1;
  618.         r1 = 0xfa00;                    // 8K @ 24.576MHz
  619.         //r1 = 0xfb1d;                  // 8K @ 20MHz
  620.         [P_TimerA_Data] = r1;
  621.         r1 = 0x0035;                    // ADINI should be open (107)
  622.         [P_ADC_Ctrl] = r1;
  623.         r1 = 0x00A8;                    // Set the DA Ctrl
  624.         [P_DAC_Ctrl] = r1;
  625.         
  626.         r1 = 0xffff;
  627.         [P_INT_Clear] = r1;           // Clear interrupt occuiped events
  628.         
  629.         r1 = [R_InterruptStatus] //
  630.         r1 |= C_FIQ_TMA // Enable Timer A FIQ
  631.         [R_InterruptStatus] = r1 //
  632.         [P_INT_Ctrl] = r1 //
  633.         
  634.         RETF
  638. F_SP_SACM_DVR_Rec_Init_: // call by SACM_DVR_Record / SACM_DVR_InitEncoder
  639. r1 = 0x0035;   //mic input
  640.         //r1 = 0x0037 //line_in input
  641.         [P_ADC_Ctrl] = r1;        //enable ADC
  642.         
  643.         r1=0xfe00;                      //24K @ 24.576MHz
  644.         [P_TimerA_Data] = r1 
  645. RETF
  647. F_SP_SACM_DVR_Play_Init_:
  648.     r1 = 0x0000 // call by SACM_DVR_Stop / SACM_DVR_Play
  649.         [P_ADC_Ctrl] = r1;        // Disable ADC
  650.         
  651.         r1 = 0xfd00;                 // 16K @ 24.576MHz
  652.         [P_TimerA_Data] = r1;
  653.         RETF
  658. /////////////////////////////////////////////////////////////////////////////// 
  659. // Function: Extra Functions provided by Sunplus
  660. // Type:
  661. // 1. DAC Ramp up/down
  662. // 2. IO config/import/export
  663. // 3. Get resource data
  664. //
  665. //
  666. ///////////////////////////////////////////////////////////////////////////////
  668. ////////////////////////////////////////////////////////
  669. // Function: Ramp Up/Down to avoid speaker "pow" noise
  670. // Destory: R1,R2
  671. ////////////////////////////////////////////////////////
  672. _SP_RampUpDAC1: .PROC
  673. F_SP_RampUpDAC1:
  674. push r1,r2 to [sp] 
  675.         r1=[P_DAC1] 
  676.         r1 &= ~0x003f 
  677.         cmp     r1,0x8000
  678.         jb      L_RU_NormalUp
  679.         je      L_RU_End
  680.                 
  681. L_RU_DownLoop:
  682.         call    F_Delay         
  683.         r2 = 0x0001 
  684.         [P_Watchdog_Clear] = r2 
  685.         r1 -= 0x40 
  686.         [P_DAC1] = r1 
  687.         cmp     r1,0x8000 
  688.         jne     L_RU_DownLoop   
  689. L_RD_DownEnd:
  690.         jmp     L_RU_End 
  692. L_RU_NormalUp:
  693. L_RU_Loop:
  694.         call    F_Delay 
  695.         r2 = 0x0001 
  696.         [P_Watchdog_Clear] = r2 
  697.         r1 += 0x40 
  698.         [P_DAC1] = r1 
  699.         cmp     r1, 0x8000 
  700.         jne     L_RU_Loop 
  701. L_RU_End:
  702. pop     r1,r2 from [sp] 
  703.    retf 
  704.      .ENDP
  705.     
  706. //............................................................
  707. _SP_RampDnDAC1: .PROC
  708. F_SP_RampDnDAC1:
  709. push r1,r2 to [sp] 
  710.    //int off 
  711.      r1 = [P_DAC1] 
  712.       r1 &= ~0x003F 
  713.        jz      L_RD_End 
  714. L_RD_Loop:                
  715.         call    F_Delay         
  716.         r2 = 0x0001 
  717.         [P_Watchdog_Clear] = r2 
  718.         r1 -= 0x40 
  719.         [P_DAC1] = r1   
  720.         jnz     L_RD_Loop 
  721. L_RD_End:       
  722. //int fiq,irq
  723.         pop     r1,r2 from [sp] 
  724.         retf 
  725. .ENDP
  727. //..............................................................
  728. _SP_RampUpDAC2: .PROC
  729. F_SP_RampUpDAC2:
  730. push r1,r2 to [sp] 
  731.    r1=[P_DAC2] 
  732.      r1 &= ~0x003f 
  733.       cmp     r1,0x8000
  734.        jb      L_RU_NormalUp_   
  735.         je      L_RU_End 
  736.                 
  737. L_RU_DownLoop_:
  738.         call    F_Delay         
  739.         r2 = 0x0001 
  740.         [P_Watchdog_Clear] = r2 
  741.         r1 -= 0x40 
  742.         [P_DAC2] = r1 
  743.         cmp     r1,0x8000 
  744.         jne     L_RU_DownLoop_   
  745. L_RD_DownEnd_:
  746.         jmp     L_RU_End_ 
  748. L_RU_NormalUp_:
  749. L_RU_Loop_:
  750. call    F_Delay 
  751.    r2 = 0x0001 
  752.      [P_Watchdog_Clear] = r2 
  753.         r1 += 0x40 
  754.         [P_DAC2] = r1 
  755.         cmp     r1, 0x8000 
  756.         jne     L_RU_Loop_ 
  757. L_RU_End_:
  758.     pop     r1,r2 from [sp] 
  759.       retf 
  760.        .ENDP
  761. //.............................................................
  762. _SP_RampDnDAC2: .PROC
  763. F_SP_RampDnDAC2:
  764. //int off 
  765. push r1,r2 to [sp] 
  766.                 
  767.         r1 = [P_DAC2] 
  768.         r1 &= ~0x003F 
  769.         jz      L_RD_End_ 
  770. L_RD_Loop_:                
  771.         call    F_Delay         
  772.         r2 = 0x0001 
  773.         [P_Watchdog_Clear] = r2 
  774.         r1 -= 0x40 
  775.         [P_DAC2] = r1   
  776.         jnz     L_RD_Loop_ 
  777. L_RD_End_:       
  778.         pop     r1,r2 from [sp] 
  779.         retf 
  780. .ENDP
  782. //..................................................................
  783. F_Delay:
  784.         push r1 to [sp] 
  785.         r1 = C_RampDelayTime // Ramp Up/Dn delay per step
  786. L_D_Loop:
  787.         r1 -= 1 
  788.         jnz     L_D_Loop  
  789.         pop     r1 from [sp] 
  790.         RETF  
  794. ////////////////////////////////////////////////////////////////
  795. // Function: I/O Port A configuration
  796. //  void SP_Inti_IOA(int Dir, int Data, int Attrib)
  797. ////////////////////////////////////////////////////////////////
  798. _SP_Init_IOA: .PROC
  799. PUSH bp TO [sp] 
  800.         bp = sp + 1 
  801. PUSH r1 TO [sp] 
  802. r1 = [bp+3]  // Port direction
  803. [P_IOA_Dir] = r1 
  804. r1 = [bp+4] 
  805. [P_IOA_Data] = r1 
  806. r1 = [bp+5] 
  807. [P_IOA_Attrib] = r1 
  809. POP r1 FROM [sp] 
  810.         POP bp FROM [sp] 
  811.         RETF 
  812. .ENDP
  814. ////////////////////////////////////////////////////////////////// 
  815. // Function: I/O Port B configuration
  816. //  void SP_Inti_IOB(int Dir, int Data, int Attrib)
  817. //////////////////////////////////////////////////////////////////    
  818. _SP_Init_IOB: .PROC
  819. PUSH bp TO [sp] 
  820.         bp = sp + 1 
  821. PUSH r1 TO [sp] 
  822. r1 = [bp+3]  // Port direction
  823. [P_IOB_Dir] = r1 
  824. r1 = [bp+4] 
  825. [P_IOB_Data] = r1 
  826. r1 = [bp+5] 
  827. [P_IOB_Attrib] = r1 
  829. POP r1 FROM [sp] 
  830.         POP bp FROM [sp] 
  831.         RETF 
  832. .ENDP
  834. ////////////////////////////////////////////////////////////////// 
  835. // Function: Get data from port
  836. //  int SP_Import(unsigned int Port)
  837. //////////////////////////////////////////////////////////////////  
  838. _SP_Import: .PROC
  839.         PUSH bp TO [sp] 
  840.         bp = sp + 1 
  841.         
  842. r1 = [bp+3]   // Port Number
  843. r1 = [r1]  
  845.         POP bp FROM [sp] 
  846.         RETF 
  847. .ENDP
  849. _SP_Export: .PROC
  850.         PUSH bp,bp TO [sp] 
  851.         sp = sp + 1 
  852. PUSH r1,r2 TO [sp] 
  853. r1 = [bp+3]   // Port Number
  854. r2 = [bp+4]   // Value
  855. [r1] = r2  
  856. POP r1,r2 FROM [sp] 
  857.         POP bp,bp FROM [sp] 
  858.         RETF         
  859.   .ENDP
  862. ////////////////////////////////////////////////////////////////// 
  863. // Function: Get data from resource(ROM area)
  864. //  int SP_GetResource(int Addr, int Page)
  865. //////////////////////////////////////////////////////////////////  
  866. _SP_GetResource: .PROC
  867. push bp to [sp] 
  868. bp = sp + 1 
  870. r1 = [bp+3]  // Address
  871. r2 = [bp+4]  // Page
  873. r2 = r2 lsl 4  // Prepare Page for SR
  874. r2 = r2 lsl 4 
  875. r2 = r2 lsl 2 
  877. sr &= 0x03f  // Change Page
  878.         r2 |=sr  //
  879.         sr = r2  //
  880.   
  881.    r1 = D:[r1]  // Get data
  882.        
  883. pop  bp from [sp] 
  884. retf 
  885. .ENDP 
  886. //........................................
  887. F_SP_GetResource:
  888. r2 = r2 lsl 4  // Prepare Page for SR
  889. r2 = r2 lsl 4 
  890. r2 = r2 lsl 2 
  892. sr &= 0x03f  // Change Page
  893.         r2 |=sr  //
  894.         sr = r2  //
  895.   
  896.    r1 = D:[r1]  // Get data
  897.    retf
  899. //////////////////////////////////////////////////////////////////
  900. // Functions: Reserve old defintion
  901. // Note:  1. Some user who use old library may use the old name
  902. // 2. Have to be put at the end of this file
  903. //////////////////////////////////////////////////////////////////
  904. .PUBLIC F_RampUpDAC1 
  905. .PUBLIC F_RampDnDAC1 
  906. .PUBLIC F_RampUpDAC2 
  907. .PUBLIC F_RampDnDAC2 
  908. .PUBLIC _STD_RampUpDAC1 
  909. .PUBLIC _STD_RampDnDAC1 
  910. .PUBLIC _STD_RampUpDAC2 
  911. .PUBLIC _STD_RampDnDAC2 
  913. .DEFINE F_RampUpDAC1 F_SP_RampUpDAC1
  914. .DEFINE F_RampDnDAC1 F_SP_RampDnDAC1
  915. .DEFINE F_RampUpDAC2 F_SP_RampUpDAC2
  916. .DEFINE F_RampDnDAC2 F_SP_RampDnDAC2
  917. .DEFINE _STD_RampUpDAC1 _SP_RampUpDAC1
  918. .DEFINE _STD_RampDnDAC1 _SP_RampDnDAC1
  919. .DEFINE _STD_RampUpDAC2 _SP_RampUpDAC2
  920. .DEFINE _STD_RampDnDAC2 _SP_RampDnDAC2
  923. ///////////////////////////////////////////////////////////////////
  924.                 
  925. //========================================================================================        
  926. // End of hardware.asm
  927. //========================================================================================
  931.         
  932.         
  933.