VHDL/FPGA/Verilog

开发平台：

Others

DS18B20.fit.summary：源码内容

							Fitter Status : Successful - Sat Mar 13 15:06:21 2010
Quartus II Version : 8.0 Build 215 05/29/2008 SJ Full Version
Revision Name : DS18B20
Top-level Entity Name : DS18B20
Family : MAX II
Device : EPM570T100C5
Timing Models : Final
Total logic elements : 287 / 570 ( 50 % )
Total pins : 24 / 76 ( 32 % )
Total virtual pins : 0
UFM blocks : 0 / 1 ( 0 % )

						