开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
DS18B20.fit.eqn
资源名称：DS18B20.rar　[点击查看]
上传用户：whms_168
上传日期：2022-08-09
资源大小：592k
文件大小：93k
源码类别：

VHDL/FPGA/Verilog

开发平台：

Others

DS18B20.fit.eqn：源码内容
  1. -- Copyright (C) 1991-2005 Altera Corporation
  2. -- Your use of Altera Corporation's design tools, logic functions 
  3. -- and other software and tools, and its AMPP partner logic 
  4. -- functions, and any output files any of the foregoing 
  5. -- (including device programming or simulation files), and any 
  6. -- associated documentation or information are expressly subject 
  7. -- to the terms and conditions of the Altera Program License 
  8. -- Subscription Agreement, Altera MegaCore Function License 
  9. -- Agreement, or other applicable license agreement, including, 
  10. -- without limitation, that your use is for the sole purpose of 
  11. -- programming logic devices manufactured by Altera and sold by 
  12. -- Altera or its authorized distributors.  Please refer to the 
  13. -- applicable agreement for further details.
  14. --C1_Refresh[0] is LED4:inst2|Refresh[0] at LC_X9_Y7_N9
  15. --operation mode is normal
  17. C1_Refresh[0]_lut_out = !C1_Refresh[0];
  18. C1_Refresh[0] = DFFEAS(C1_Refresh[0]_lut_out, B1_Count2[1], VCC, , , , , , );
  21. --C1_Refresh[1] is LED4:inst2|Refresh[1] at LC_X9_Y7_N8
  22. --operation mode is normal
  24. C1_Refresh[1]_lut_out = C1_Refresh[0] $ (C1_Refresh[1]);
  25. C1_Refresh[1] = DFFEAS(C1_Refresh[1]_lut_out, B1_Count2[1], VCC, , , , , , );
  28. --A1L24 is rtl~0 at LC_X12_Y7_N2
  29. --operation mode is normal
  31. A1L24 = C1_Refresh[0] # !C1_Refresh[1];
  34. --D1_PDATA[4] is DS18B20VHDL:inst4|PDATA[4] at LC_X6_Y7_N4
  35. --operation mode is normal
  37. D1_PDATA[4]_lut_out = !D1L87;
  38. D1_PDATA[4] = DFFEAS(D1_PDATA[4]_lut_out, D1_EOCtemp, RESET, , , , , , );
  41. --C1L2 is LED4:inst2|LED[0]~164 at LC_X9_Y7_N4
  42. --operation mode is normal
  43. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  45. D1_PDATA[0]_qfbk = D1_PDATA[0];
  46. C1L2 = C1_Refresh[0] & D1_PDATA[4] # !C1_Refresh[0] & (C1_Refresh[1] & D1_PDATA[4] # !C1_Refresh[1] & (D1_PDATA[0]_qfbk));
  48. --D1_PDATA[0] is DS18B20VHDL:inst4|PDATA[0] at LC_X9_Y7_N4
  49. --operation mode is normal
  50. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  52. D1_PDATA[0] = DFFEAS(C1L2, D1_EOCtemp, RESET, , , D1_DATA[4], , , VCC);
  55. --D1_PDATA[1] is DS18B20VHDL:inst4|PDATA[1] at LC_X6_Y7_N6
  56. --operation mode is normal
  58. D1_PDATA[1]_lut_out = W1L5 $ W1_add_sub_cella[1];
  59. D1_PDATA[1] = DFFEAS(D1_PDATA[1]_lut_out, D1_EOCtemp, RESET, , , , , , );
  62. --C1L3 is LED4:inst2|LED[1]~165 at LC_X9_Y7_N0
  63. --operation mode is normal
  64. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  66. D1_PDATA[5]_qfbk = D1_PDATA[5];
  67. C1L3 = C1_Refresh[0] & (D1_PDATA[5]_qfbk) # !C1_Refresh[0] & (C1_Refresh[1] & (D1_PDATA[5]_qfbk) # !C1_Refresh[1] & D1_PDATA[1]);
  69. --D1_PDATA[5] is DS18B20VHDL:inst4|PDATA[5] at LC_X9_Y7_N0
  70. --operation mode is normal
  71. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  73. D1_PDATA[5] = DFFEAS(C1L3, D1_EOCtemp, RESET, , , P4L5, , , VCC);
  76. --D1_PDATA[2] is DS18B20VHDL:inst4|PDATA[2] at LC_X5_Y7_N8
  77. --operation mode is normal
  79. D1_PDATA[2]_lut_out = W1L5 & (W1L6) # !W1L5 & (V1_add_sub_cella[1] $ (V1L5));
  80. D1_PDATA[2] = DFFEAS(D1_PDATA[2]_lut_out, D1_EOCtemp, RESET, , , , , , );
  83. --C1L4 is LED4:inst2|LED[2]~166 at LC_X9_Y7_N6
  84. --operation mode is normal
  85. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  87. D1_PDATA[6]_qfbk = D1_PDATA[6];
  88. C1L4 = C1_Refresh[0] & (D1_PDATA[6]_qfbk) # !C1_Refresh[0] & (C1_Refresh[1] & (D1_PDATA[6]_qfbk) # !C1_Refresh[1] & D1_PDATA[2]);
  90. --D1_PDATA[6] is DS18B20VHDL:inst4|PDATA[6] at LC_X9_Y7_N6
  91. --operation mode is normal
  92. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  94. D1_PDATA[6] = DFFEAS(C1L4, D1_EOCtemp, RESET, , , P3L5, , , VCC);
  97. --D1_PDATA[3] is DS18B20VHDL:inst4|PDATA[3] at LC_X5_Y7_N9
  98. --operation mode is normal
  100. D1_PDATA[3]_lut_out = W1L5 & (W1L9) # !W1L5 & (T1L28 # T1L27);
  101. D1_PDATA[3] = DFFEAS(D1_PDATA[3]_lut_out, D1_EOCtemp, RESET, , , , , , );
  104. --C1L5 is LED4:inst2|LED[3]~167 at LC_X9_Y7_N5
  105. --operation mode is normal
  106. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  108. D1_PDATA[7]_qfbk = D1_PDATA[7];
  109. C1L5 = C1_Refresh[0] & (D1_PDATA[7]_qfbk) # !C1_Refresh[0] & (C1_Refresh[1] & (D1_PDATA[7]_qfbk) # !C1_Refresh[1] & D1_PDATA[3]);
  111. --D1_PDATA[7] is DS18B20VHDL:inst4|PDATA[7] at LC_X9_Y7_N5
  112. --operation mode is normal
  113. --sload is tied to vcc, which is functionally the same as treating the sdata port as the data input.
  115. D1_PDATA[7] = DFFEAS(C1L5, D1_EOCtemp, RESET, , , P2L5, , , VCC);
  118. --C1L13 is LED4:inst2|Mux~212 at LC_X9_Y7_N2
  119. --operation mode is normal
  121. C1L13 = C1L2 & (C1L5 # C1L4 $ C1L3) # !C1L2 & (C1L3 # C1L5 $ C1L4);
  124. --C1L12 is LED4:inst2|LEDOut[6]~86 at LC_X9_Y7_N3
  125. --operation mode is normal
  127. C1L12 = !C1_Refresh[1] & (C1L13);
  130. --C1L14 is LED4:inst2|Mux~213 at LC_X9_Y7_N7
  131. --operation mode is normal
  133. C1L14 = C1L2 & (C1L5 $ (C1L3 # !C1L4)) # !C1L2 & C1L3 & !C1L5 & !C1L4;
  136. --C1L11 is LED4:inst2|LEDOut[5]~87 at LC_X8_Y7_N3
  137. --operation mode is normal
  139. C1L11 = C1_Refresh[1] & C1_Refresh[0] # !C1_Refresh[1] & (!C1L14);
  142. --C1L15 is LED4:inst2|Mux~214 at LC_X8_Y7_N8
  143. --operation mode is normal
  145. C1L15 = C1L3 & (!C1L5 & C1L2) # !C1L3 & (C1L4 & !C1L5 # !C1L4 & (C1L2));
  148. --C1L10 is LED4:inst2|LEDOut[4]~88 at LC_X8_Y7_N2
  149. --operation mode is normal
  151. C1L10 = C1_Refresh[1] & C1_Refresh[0] # !C1_Refresh[1] & (!C1L15);
  154. --C1L16 is LED4:inst2|Mux~215 at LC_X9_Y7_N1
  155. --operation mode is normal
  157. C1L16 = C1L3 & (C1L2 & C1L4 # !C1L2 & !C1L4 & C1L5) # !C1L3 & !C1L5 & (C1L2 $ C1L4);
  160. --C1L9 is LED4:inst2|LEDOut[3]~89 at LC_X8_Y7_N1
  161. --operation mode is normal
  163. C1L9 = C1_Refresh[1] & C1_Refresh[0] # !C1_Refresh[1] & (!C1L16);
  166. --C1L17 is LED4:inst2|Mux~216 at LC_X8_Y7_N9
  167. --operation mode is normal
  169. C1L17 = C1L4 & C1L5 & (C1L3 # !C1L2) # !C1L4 & !C1L5 & C1L3 & !C1L2;
  172. --C1L8 is LED4:inst2|LEDOut[2]~90 at LC_X8_Y7_N0
  173. --operation mode is normal
  175. C1L8 = C1_Refresh[1] # C1L17;
  178. --C1L18 is LED4:inst2|Mux~217 at LC_X8_Y7_N5
  179. --operation mode is normal
  181. C1L18 = C1L3 & (C1L2 & (C1L5) # !C1L2 & C1L4) # !C1L3 & C1L4 & (C1L2 $ C1L5);
  184. --C1L7 is LED4:inst2|LEDOut[1]~91 at LC_X7_Y7_N3
  185. --operation mode is normal
  187. C1L7 = C1_Refresh[1] # C1L18;
  190. --C1L19 is LED4:inst2|Mux~218 at LC_X8_Y7_N7
  191. --operation mode is normal
  193. C1L19 = C1L4 & !C1L3 & (C1L5 $ !C1L2) # !C1L4 & C1L2 & (C1L5 $ !C1L3);
  196. --C1L6 is LED4:inst2|LEDOut[0]~92 at LC_X7_Y7_N2
  197. --operation mode is normal
  199. C1L6 = C1_Refresh[1] & C1_Refresh[0] # !C1_Refresh[1] & (!C1L19);
  202. --C1L1 is LED4:inst2|DigitSelect[3]~23 at LC_X12_Y7_N3
  203. --operation mode is normal
  205. C1L1 = !C1_Refresh[1] # !C1_Refresh[0];
  208. --A1L26 is rtl~2 at LC_X12_Y7_N1
  209. --operation mode is normal
  211. A1L26 = C1_Refresh[0] & !C1_Refresh[1];
  214. --A1L25 is rtl~1 at LC_X12_Y7_N0
  215. --operation mode is normal
  217. A1L25 = C1_Refresh[0] # C1_Refresh[1];
  220. --B1_Count2[1] is Frequency:inst|Count2[1] at LC_X10_Y6_N1
  221. --operation mode is arithmetic
  223. B1_Count2[1]_lut_out = B1_Count2[1] $ B1L32;
  224. B1_Count2[1] = DFFEAS(B1_Count2[1]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  226. --B1L35 is Frequency:inst|Count2[1]~127 at LC_X10_Y6_N1
  227. --operation mode is arithmetic
  229. B1L35_cout_0 = !B1L32 # !B1_Count2[1];
  230. B1L35 = CARRY(B1L35_cout_0);
  232. --B1L36 is Frequency:inst|Count2[1]~127COUT1_178 at LC_X10_Y6_N1
  233. --operation mode is arithmetic
  235. B1L36_cout_1 = !B1L33 # !B1_Count2[1];
  236. B1L36 = CARRY(B1L36_cout_1);
  239. --D1L87 is DS18B20VHDL:inst4|PDATA[4]~51COUT0_93 at LC_X6_Y7_N3
  240. --operation mode is arithmetic
  242. D1L87_cout_0 = !J1L25 & !J1L26 & !D1L90;
  243. D1L87 = CARRY(D1L87_cout_0);
  245. --D1L88 is DS18B20VHDL:inst4|PDATA[4]~51COUT1_94 at LC_X6_Y7_N3
  246. --operation mode is arithmetic
  248. D1L88_cout_1 = !J1L25 & !J1L26 & !D1L91;
  249. D1L88 = CARRY(D1L88_cout_1);
  252. --D1_DATA[4] is DS18B20VHDL:inst4|DATA[4] at LC_X7_Y5_N7
  253. --operation mode is normal
  255. D1_DATA[4]_lut_out = A1L27 & (D1L55 & (D1L101) # !D1L55 & D1_DATA[4]) # !A1L27 & D1_DATA[4];
  256. D1_DATA[4] = DFFEAS(D1_DATA[4]_lut_out, D1L68, RESET, , , , , , );
  259. --P4L5 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~46 at LC_X8_Y6_N4
  260. --operation mode is normal
  262. P4L5 = !P4L10;
  265. --W1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~76 at LC_X5_Y7_N7
  266. --operation mode is normal
  268. W1L5_carry_eqn = (!W1L22 & W1L13) # (W1L22 & W1L14);
  269. W1L5 = W1L5_carry_eqn;
  272. --W1_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[1] at LC_X6_Y4_N5
  273. --operation mode is arithmetic
  275. W1_add_sub_cella[1] = D1_DATA[5];
  277. --W1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[1]~COUT at LC_X6_Y4_N5
  278. --operation mode is arithmetic
  280. W1L3_cout_0 = W1_add_sub_cella[1];
  281. W1L3 = CARRY(W1L3_cout_0);
  283. --W1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[1]~COUTCOUT1_126 at LC_X6_Y4_N5
  284. --operation mode is arithmetic
  286. W1L4_cout_1 = W1_add_sub_cella[1];
  287. W1L4 = CARRY(W1L4_cout_1);
  290. --P3L5 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~46 at LC_X9_Y6_N4
  291. --operation mode is normal
  293. P3L5 = !P3L10;
  296. --W1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~81 at LC_X5_Y7_N1
  297. --operation mode is arithmetic
  299. W1L6 = W1L16 $ (!T1L26 & !T1L25);
  301. --W1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~83 at LC_X5_Y7_N1
  302. --operation mode is arithmetic
  304. W1L7_cout_0 = !T1L26 & !T1L25 & !W1L16;
  305. W1L7 = CARRY(W1L7_cout_0);
  307. --W1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~83COUT1_130 at LC_X5_Y7_N1
  308. --operation mode is arithmetic
  310. W1L8_cout_1 = !T1L26 & !T1L25 & !W1L17;
  311. W1L8 = CARRY(W1L8_cout_1);
  314. --V1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~66 at LC_X4_Y7_N7
  315. --operation mode is normal
  317. V1L5_carry_eqn = (!V1L19 & V1L10) # (V1L19 & V1L11);
  318. V1L5 = !V1L5_carry_eqn;
  321. --V1_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[1] at LC_X5_Y4_N7
  322. --operation mode is arithmetic
  324. V1_add_sub_cella[1] = D1_DATA[6];
  326. --V1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[1]~COUT at LC_X5_Y4_N7
  327. --operation mode is arithmetic
  329. V1L3_cout_0 = V1_add_sub_cella[1];
  330. V1L3 = CARRY(V1L3_cout_0);
  332. --V1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[1]~COUTCOUT1_110 at LC_X5_Y4_N7
  333. --operation mode is arithmetic
  335. V1L4_cout_1 = V1_add_sub_cella[1];
  336. V1L4 = CARRY(V1L4_cout_1);
  339. --P2L5 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~46 at LC_X9_Y5_N4
  340. --operation mode is normal
  342. P2L5 = !P2L7;
  345. --W1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~86 at LC_X5_Y7_N2
  346. --operation mode is arithmetic
  348. W1L9 = W1L7 $ (!T1L28 & !T1L27);
  350. --W1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~88 at LC_X5_Y7_N2
  351. --operation mode is arithmetic
  353. W1L10_cout_0 = !W1L7 & (T1L28 # T1L27);
  354. W1L10 = CARRY(W1L10_cout_0);
  356. --W1L11 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~88COUT1_132 at LC_X5_Y7_N2
  357. --operation mode is arithmetic
  359. W1L11_cout_1 = !W1L8 & (T1L28 # T1L27);
  360. W1L11 = CARRY(W1L11_cout_1);
  363. --U1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~56 at LC_X3_Y6_N6
  364. --operation mode is normal
  366. U1L5_carry_eqn = (!U1L10 & U1L7) # (U1L10 & U1L8);
  367. U1L5 = U1L5_carry_eqn;
  370. --U1_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[1] at LC_X5_Y4_N5
  371. --operation mode is arithmetic
  373. U1_add_sub_cella[1] = D1_DATA[7];
  375. --U1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[1]~COUT at LC_X5_Y4_N5
  376. --operation mode is arithmetic
  378. U1L3_cout_0 = U1_add_sub_cella[1];
  379. U1L3 = CARRY(U1L3_cout_0);
  381. --U1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[1]~COUTCOUT1_94 at LC_X5_Y4_N5
  382. --operation mode is arithmetic
  384. U1L4_cout_1 = U1_add_sub_cella[1];
  385. U1L4 = CARRY(U1L4_cout_1);
  388. --T1L28 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[50]~1254 at LC_X4_Y6_N0
  389. --operation mode is normal
  391. T1L28 = !V1L5 & (U1_add_sub_cella[1] $ U1L5);
  394. --V1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~71 at LC_X4_Y7_N2
  395. --operation mode is arithmetic
  397. V1L6 = V1L13 $ (!T1L16 & !T1L15);
  399. --V1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~73 at LC_X4_Y7_N2
  400. --operation mode is arithmetic
  402. V1L7_cout_0 = !T1L16 & !T1L15 & !V1L13;
  403. V1L7 = CARRY(V1L7_cout_0);
  405. --V1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~73COUT1_114 at LC_X4_Y7_N2
  406. --operation mode is arithmetic
  408. V1L8_cout_1 = !T1L16 & !T1L15 & !V1L14;
  409. V1L8 = CARRY(V1L8_cout_1);
  412. --T1L27 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[50]~29 at LC_X3_Y7_N2
  413. --operation mode is normal
  415. T1L27 = V1L6 & V1L5;
  418. --B1_Count1[9] is Frequency:inst|Count1[9] at LC_X10_Y2_N9
  419. --operation mode is normal
  421. B1_Count1[9]_carry_eqn = (!B1L16 & B1L27) # (B1L16 & B1L28);
  422. B1_Count1[9]_lut_out = B1_Count1[9]_carry_eqn $ B1_Count1[9];
  423. B1_Count1[9] = DFFEAS(B1_Count1[9]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  426. --B1_Count2[9] is Frequency:inst|Count2[9] at LC_X10_Y6_N9
  427. --operation mode is normal
  429. B1_Count2[9]_carry_eqn = (!B1L44 & B1L55) # (B1L44 & B1L56);
  430. B1_Count2[9]_lut_out = B1_Count2[9]_carry_eqn $ B1_Count2[9];
  431. B1_Count2[9] = DFFEAS(B1_Count2[9]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  434. --B1_Count2[5] is Frequency:inst|Count2[5] at LC_X10_Y6_N5
  435. --operation mode is arithmetic
  437. B1_Count2[5]_carry_eqn = B1L44;
  438. B1_Count2[5]_lut_out = B1_Count2[5] $ (B1_Count2[5]_carry_eqn);
  439. B1_Count2[5] = DFFEAS(B1_Count2[5]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  441. --B1L46 is Frequency:inst|Count2[5]~135 at LC_X10_Y6_N5
  442. --operation mode is arithmetic
  444. B1L46_cout_0 = !B1L44 # !B1_Count2[5];
  445. B1L46 = CARRY(B1L46_cout_0);
  447. --B1L47 is Frequency:inst|Count2[5]~135COUT1_184 at LC_X10_Y6_N5
  448. --operation mode is arithmetic
  450. B1L47_cout_1 = !B1L44 # !B1_Count2[5];
  451. B1L47 = CARRY(B1L47_cout_1);
  454. --B1_Count2[6] is Frequency:inst|Count2[6] at LC_X10_Y6_N6
  455. --operation mode is arithmetic
  457. B1_Count2[6]_carry_eqn = (!B1L44 & B1L46) # (B1L44 & B1L47);
  458. B1_Count2[6]_lut_out = B1_Count2[6] $ (!B1_Count2[6]_carry_eqn);
  459. B1_Count2[6] = DFFEAS(B1_Count2[6]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  461. --B1L49 is Frequency:inst|Count2[6]~139 at LC_X10_Y6_N6
  462. --operation mode is arithmetic
  464. B1L49_cout_0 = B1_Count2[6] & (!B1L46);
  465. B1L49 = CARRY(B1L49_cout_0);
  467. --B1L50 is Frequency:inst|Count2[6]~139COUT1_186 at LC_X10_Y6_N6
  468. --operation mode is arithmetic
  470. B1L50_cout_1 = B1_Count2[6] & (!B1L47);
  471. B1L50 = CARRY(B1L50_cout_1);
  474. --B1_Count2[7] is Frequency:inst|Count2[7] at LC_X10_Y6_N7
  475. --operation mode is arithmetic
  477. B1_Count2[7]_carry_eqn = (!B1L44 & B1L49) # (B1L44 & B1L50);
  478. B1_Count2[7]_lut_out = B1_Count2[7] $ B1_Count2[7]_carry_eqn;
  479. B1_Count2[7] = DFFEAS(B1_Count2[7]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  481. --B1L52 is Frequency:inst|Count2[7]~143 at LC_X10_Y6_N7
  482. --operation mode is arithmetic
  484. B1L52_cout_0 = !B1L49 # !B1_Count2[7];
  485. B1L52 = CARRY(B1L52_cout_0);
  487. --B1L53 is Frequency:inst|Count2[7]~143COUT1_188 at LC_X10_Y6_N7
  488. --operation mode is arithmetic
  490. B1L53_cout_1 = !B1L50 # !B1_Count2[7];
  491. B1L53 = CARRY(B1L53_cout_1);
  494. --B1_Count2[8] is Frequency:inst|Count2[8] at LC_X10_Y6_N8
  495. --operation mode is arithmetic
  497. B1_Count2[8]_carry_eqn = (!B1L44 & B1L52) # (B1L44 & B1L53);
  498. B1_Count2[8]_lut_out = B1_Count2[8] $ (!B1_Count2[8]_carry_eqn);
  499. B1_Count2[8] = DFFEAS(B1_Count2[8]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  501. --B1L55 is Frequency:inst|Count2[8]~147 at LC_X10_Y6_N8
  502. --operation mode is arithmetic
  504. B1L55_cout_0 = B1_Count2[8] & (!B1L52);
  505. B1L55 = CARRY(B1L55_cout_0);
  507. --B1L56 is Frequency:inst|Count2[8]~147COUT1_190 at LC_X10_Y6_N8
  508. --operation mode is arithmetic
  510. B1L56_cout_1 = B1_Count2[8] & (!B1L53);
  511. B1L56 = CARRY(B1L56_cout_1);
  514. --B1L61 is Frequency:inst|LessThan~372 at LC_X11_Y6_N5
  515. --operation mode is normal
  517. B1L61 = B1_Count2[5] & B1_Count2[7] & B1_Count2[6] & B1_Count2[8];
  520. --B1_Count2[4] is Frequency:inst|Count2[4] at LC_X10_Y6_N4
  521. --operation mode is arithmetic
  523. B1_Count2[4]_lut_out = B1_Count2[4] $ (!B1L41);
  524. B1_Count2[4] = DFFEAS(B1_Count2[4]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  526. --B1L44 is Frequency:inst|Count2[4]~151 at LC_X10_Y6_N4
  527. --operation mode is arithmetic
  529. B1L44 = CARRY(B1_Count2[4] & (!B1L42));
  532. --B1_Count2[3] is Frequency:inst|Count2[3] at LC_X10_Y6_N3
  533. --operation mode is arithmetic
  535. B1_Count2[3]_lut_out = B1_Count2[3] $ (B1L38);
  536. B1_Count2[3] = DFFEAS(B1_Count2[3]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  538. --B1L41 is Frequency:inst|Count2[3]~155 at LC_X10_Y6_N3
  539. --operation mode is arithmetic
  541. B1L41_cout_0 = !B1L38 # !B1_Count2[3];
  542. B1L41 = CARRY(B1L41_cout_0);
  544. --B1L42 is Frequency:inst|Count2[3]~155COUT1_182 at LC_X10_Y6_N3
  545. --operation mode is arithmetic
  547. B1L42_cout_1 = !B1L39 # !B1_Count2[3];
  548. B1L42 = CARRY(B1L42_cout_1);
  551. --B1_Count2[0] is Frequency:inst|Count2[0] at LC_X10_Y6_N0
  552. --operation mode is arithmetic
  554. B1_Count2[0]_lut_out = !B1_Count2[0];
  555. B1_Count2[0] = DFFEAS(B1_Count2[0]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  557. --B1L32 is Frequency:inst|Count2[0]~159 at LC_X10_Y6_N0
  558. --operation mode is arithmetic
  560. B1L32_cout_0 = B1_Count2[0];
  561. B1L32 = CARRY(B1L32_cout_0);
  563. --B1L33 is Frequency:inst|Count2[0]~159COUT1_176 at LC_X10_Y6_N0
  564. --operation mode is arithmetic
  566. B1L33_cout_1 = B1_Count2[0];
  567. B1L33 = CARRY(B1L33_cout_1);
  570. --B1_Count2[2] is Frequency:inst|Count2[2] at LC_X10_Y6_N2
  571. --operation mode is arithmetic
  573. B1_Count2[2]_lut_out = B1_Count2[2] $ !B1L35;
  574. B1_Count2[2] = DFFEAS(B1_Count2[2]_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , B1L63, );
  576. --B1L38 is Frequency:inst|Count2[2]~163 at LC_X10_Y6_N2
  577. --operation mode is arithmetic
  579. B1L38_cout_0 = B1_Count2[2] & !B1L35;
  580. B1L38 = CARRY(B1L38_cout_0);
  582. --B1L39 is Frequency:inst|Count2[2]~163COUT1_180 at LC_X10_Y6_N2
  583. --operation mode is arithmetic
  585. B1L39_cout_1 = B1_Count2[2] & !B1L36;
  586. B1L39 = CARRY(B1L39_cout_1);
  589. --B1L62 is Frequency:inst|LessThan~373 at LC_X11_Y6_N3
  590. --operation mode is normal
  592. B1L62 = B1_Count2[3] # B1_Count2[0] & B1_Count2[2] & B1_Count2[1];
  595. --B1L63 is Frequency:inst|LessThan~374 at LC_X11_Y6_N4
  596. --operation mode is normal
  598. B1L63 = B1_Count2[9] & B1L61 & (B1_Count2[4] # B1L62);
  601. --D1_state[1] is DS18B20VHDL:inst4|state[1] at LC_X6_Y6_N7
  602. --operation mode is normal
  604. D1_state[1]_lut_out = D1_state[1] & (!D1L71 # !D1L73) # !D1_state[1] & D1L73 & (D1L69);
  605. D1_state[1] = DFFEAS(D1_state[1]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , , );
  608. --D1_state[0] is DS18B20VHDL:inst4|state[0] at LC_X6_Y6_N9
  609. --operation mode is normal
  611. D1_state[0]_lut_out = D1L75 # D1L77 # D1L78 & !D1L32;
  612. D1_state[0] = DFFEAS(D1_state[0]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , , );
  615. --D1_state[2] is DS18B20VHDL:inst4|state[2] at LC_X6_Y6_N6
  616. --operation mode is normal
  618. D1_state[2]_lut_out = D1L78 & (D1L71 # D1_state[2] & D1L79) # !D1L78 & D1_state[2] & (D1L79);
  619. D1_state[2] = DFFEAS(D1_state[2]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , , );
  622. --A1L27 is rtl~62 at LC_X6_Y6_N2
  623. --operation mode is normal
  625. A1L27 = D1_state[1] & !D1_state[2] & !D1_state[0];
  628. --P2_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[1] at LC_X5_Y5_N5
  629. --operation mode is arithmetic
  631. P2_add_sub_cella[1] = D1_DATA[8];
  633. --P2L3 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[1]~COUT at LC_X5_Y5_N5
  634. --operation mode is arithmetic
  636. P2L3_cout_0 = P2_add_sub_cella[1];
  637. P2L3 = CARRY(P2L3_cout_0);
  639. --P2L4 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[1]~COUTCOUT1_79 at LC_X5_Y5_N5
  640. --operation mode is arithmetic
  642. P2L4_cout_1 = P2_add_sub_cella[1];
  643. P2L4 = CARRY(P2L4_cout_1);
  646. --J1L16 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[27]~563 at LC_X8_Y6_N8
  647. --operation mode is normal
  649. J1L16 = !P3L5 & (P2_add_sub_cella[1] $ P2L5);
  652. --P3L6 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~51 at LC_X9_Y6_N1
  653. --operation mode is arithmetic
  655. P3L6 = P3L13 $ (!J1L8 & !J1L7);
  657. --P3L7 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~53 at LC_X9_Y6_N1
  658. --operation mode is arithmetic
  660. P3L7_cout_0 = !J1L8 & !J1L7 & !P3L13;
  661. P3L7 = CARRY(P3L7_cout_0);
  663. --P3L8 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~53COUT1_80 at LC_X9_Y6_N1
  664. --operation mode is arithmetic
  666. P3L8_cout_1 = !J1L8 & !J1L7 & !P3L14;
  667. P3L8 = CARRY(P3L8_cout_1);
  670. --J1L26 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[33]~564 at LC_X8_Y6_N9
  671. --operation mode is normal
  673. J1L26 = !P4L5 & (J1L16 # P3L6 & P3L5);
  676. --P4L6 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~51 at LC_X8_Y6_N2
  677. --operation mode is arithmetic
  679. P4L6 = P4L13 $ (!J1L15 & !J1L16);
  681. --P4L7 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~53 at LC_X8_Y6_N2
  682. --operation mode is arithmetic
  684. P4L7_cout_0 = !P4L13 & (J1L15 # J1L16);
  685. P4L7 = CARRY(P4L7_cout_0);
  687. --P4L8 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~53COUT1_82 at LC_X8_Y6_N2
  688. --operation mode is arithmetic
  690. P4L8_cout_1 = !P4L14 & (J1L15 # J1L16);
  691. P4L8 = CARRY(P4L8_cout_1);
  694. --J1L25 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[33]~16 at LC_X7_Y7_N6
  695. --operation mode is normal
  697. J1L25 = P4L5 & (P4L6);
  700. --D1L90 is DS18B20VHDL:inst4|PDATA[4]~56COUT0_90 at LC_X6_Y7_N2
  701. --operation mode is arithmetic
  703. D1L90_cout_0 = !D1L93 & (J1L23 # J1L24);
  704. D1L90 = CARRY(D1L90_cout_0);
  706. --D1L91 is DS18B20VHDL:inst4|PDATA[4]~56COUT1_91 at LC_X6_Y7_N2
  707. --operation mode is arithmetic
  709. D1L91_cout_1 = !D1L94 & (J1L23 # J1L24);
  710. D1L91 = CARRY(D1L91_cout_1);
  713. --D1_CLKCNT[3] is DS18B20VHDL:inst4|CLKCNT[3] at LC_X8_Y4_N4
  714. --operation mode is arithmetic
  716. D1_CLKCNT[3]_lut_out = D1_CLKCNT[3] $ (D1L9);
  717. D1_CLKCNT[3] = DFFEAS(D1_CLKCNT[3]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  719. --D1L12 is DS18B20VHDL:inst4|CLKCNT[3]~97 at LC_X8_Y4_N4
  720. --operation mode is arithmetic
  722. D1L12 = D1L13;
  725. --D1_CLKCNT[4] is DS18B20VHDL:inst4|CLKCNT[4] at LC_X8_Y4_N5
  726. --operation mode is arithmetic
  728. D1_CLKCNT[4]_carry_eqn = (!D1L12 & GND) # (D1L12 & VCC);
  729. D1_CLKCNT[4]_lut_out = D1_CLKCNT[4] $ (!D1_CLKCNT[4]_carry_eqn);
  730. D1_CLKCNT[4] = DFFEAS(D1_CLKCNT[4]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  732. --D1L16 is DS18B20VHDL:inst4|CLKCNT[4]~101 at LC_X8_Y4_N5
  733. --operation mode is arithmetic
  735. D1L16_cout_0 = D1_CLKCNT[4] & (!D1L12);
  736. D1L16 = CARRY(D1L16_cout_0);
  738. --D1L17 is DS18B20VHDL:inst4|CLKCNT[4]~101COUT1_130 at LC_X8_Y4_N5
  739. --operation mode is arithmetic
  741. D1L17_cout_1 = D1_CLKCNT[4] & (!D1L12);
  742. D1L17 = CARRY(D1L17_cout_1);
  745. --D1_CLKCNT[5] is DS18B20VHDL:inst4|CLKCNT[5] at LC_X8_Y4_N6
  746. --operation mode is normal
  748. D1_CLKCNT[5]_carry_eqn = (!D1L12 & D1L16) # (D1L12 & D1L17);
  749. D1_CLKCNT[5]_lut_out = D1_CLKCNT[5]_carry_eqn $ D1_CLKCNT[5];
  750. D1_CLKCNT[5] = DFFEAS(D1_CLKCNT[5]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  753. --D1_CLKCNT[0] is DS18B20VHDL:inst4|CLKCNT[0] at LC_X8_Y4_N1
  754. --operation mode is arithmetic
  756. D1_CLKCNT[0]_lut_out = !D1_CLKCNT[0];
  757. D1_CLKCNT[0] = DFFEAS(D1_CLKCNT[0]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  759. --D1L3 is DS18B20VHDL:inst4|CLKCNT[0]~109 at LC_X8_Y4_N1
  760. --operation mode is arithmetic
  762. D1L3_cout_0 = D1_CLKCNT[0];
  763. D1L3 = CARRY(D1L3_cout_0);
  765. --D1L4 is DS18B20VHDL:inst4|CLKCNT[0]~109COUT1_125 at LC_X8_Y4_N1
  766. --operation mode is arithmetic
  768. D1L4_cout_1 = D1_CLKCNT[0];
  769. D1L4 = CARRY(D1L4_cout_1);
  772. --D1_CLKCNT[1] is DS18B20VHDL:inst4|CLKCNT[1] at LC_X8_Y4_N2
  773. --operation mode is arithmetic
  775. D1_CLKCNT[1]_lut_out = D1_CLKCNT[1] $ D1L3;
  776. D1_CLKCNT[1] = DFFEAS(D1_CLKCNT[1]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  778. --D1L6 is DS18B20VHDL:inst4|CLKCNT[1]~113 at LC_X8_Y4_N2
  779. --operation mode is arithmetic
  781. D1L6_cout_0 = !D1L3 # !D1_CLKCNT[1];
  782. D1L6 = CARRY(D1L6_cout_0);
  784. --D1L7 is DS18B20VHDL:inst4|CLKCNT[1]~113COUT1_127 at LC_X8_Y4_N2
  785. --operation mode is arithmetic
  787. D1L7_cout_1 = !D1L4 # !D1_CLKCNT[1];
  788. D1L7 = CARRY(D1L7_cout_1);
  791. --D1_CLKCNT[2] is DS18B20VHDL:inst4|CLKCNT[2] at LC_X8_Y4_N3
  792. --operation mode is arithmetic
  794. D1_CLKCNT[2]_lut_out = D1_CLKCNT[2] $ (!D1L6);
  795. D1_CLKCNT[2] = DFFEAS(D1_CLKCNT[2]_lut_out, GLOBAL(B1_Period1uS), RESET, , , , , , );
  797. --D1L9 is DS18B20VHDL:inst4|CLKCNT[2]~117 at LC_X8_Y4_N3
  798. --operation mode is arithmetic
  800. D1L9_cout_0 = D1_CLKCNT[2] & (!D1L6);
  801. D1L9 = CARRY(D1L9_cout_0);
  803. --D1L10 is DS18B20VHDL:inst4|CLKCNT[2]~117COUT1_128 at LC_X8_Y4_N3
  804. --operation mode is arithmetic
  806. D1L10_cout_1 = D1_CLKCNT[2] & (!D1L7);
  807. D1L10 = CARRY(D1L10_cout_1);
  810. --D1L64 is DS18B20VHDL:inst4|LessThan~467 at LC_X8_Y4_N9
  811. --operation mode is normal
  813. D1L64 = !D1_CLKCNT[0] & (!D1_CLKCNT[1]) # !D1_CLKCNT[2];
  816. --D1L65 is DS18B20VHDL:inst4|LessThan~468 at LC_X8_Y4_N0
  817. --operation mode is normal
  819. D1L65 = D1_CLKCNT[4] # D1_CLKCNT[5] # D1_CLKCNT[3] # !D1L64;
  822. --D1_Count[1] is DS18B20VHDL:inst4|Count[1] at LC_X7_Y5_N1
  823. --operation mode is arithmetic
  825. D1_Count[1]_lut_out = D1_Count[1] $ D1L21;
  826. D1_Count[1] = DFFEAS(D1_Count[1]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , D1L34, );
  828. --D1L24 is DS18B20VHDL:inst4|Count[1]~375 at LC_X7_Y5_N1
  829. --operation mode is arithmetic
  831. D1L24_cout_0 = !D1L21 # !D1_Count[1];
  832. D1L24 = CARRY(D1L24_cout_0);
  834. --D1L25 is DS18B20VHDL:inst4|Count[1]~375COUT1_403 at LC_X7_Y5_N1
  835. --operation mode is arithmetic
  837. D1L25_cout_1 = !D1L22 # !D1_Count[1];
  838. D1L25 = CARRY(D1L25_cout_1);
  841. --D1_Count[0] is DS18B20VHDL:inst4|Count[0] at LC_X7_Y5_N0
  842. --operation mode is arithmetic
  844. D1_Count[0]_lut_out = !D1_Count[0];
  845. D1_Count[0] = DFFEAS(D1_Count[0]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , D1L34, );
  847. --D1L21 is DS18B20VHDL:inst4|Count[0]~379 at LC_X7_Y5_N0
  848. --operation mode is arithmetic
  850. D1L21_cout_0 = D1_Count[0];
  851. D1L21 = CARRY(D1L21_cout_0);
  853. --D1L22 is DS18B20VHDL:inst4|Count[0]~379COUT1_402 at LC_X7_Y5_N0
  854. --operation mode is arithmetic
  856. D1L22_cout_1 = D1_Count[0];
  857. D1L22 = CARRY(D1L22_cout_1);
  860. --D1_Count[3] is DS18B20VHDL:inst4|Count[3] at LC_X7_Y5_N3
  861. --operation mode is arithmetic
  863. D1_Count[3]_lut_out = D1_Count[3] $ (D1L27);
  864. D1_Count[3] = DFFEAS(D1_Count[3]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , D1L34, );
  866. --D1L30 is DS18B20VHDL:inst4|Count[3]~383 at LC_X7_Y5_N3
  867. --operation mode is arithmetic
  869. D1L30_cout_0 = !D1L27 # !D1_Count[3];
  870. D1L30 = CARRY(D1L30_cout_0);
  872. --D1L31 is DS18B20VHDL:inst4|Count[3]~383COUT1_407 at LC_X7_Y5_N3
  873. --operation mode is arithmetic
  875. D1L31_cout_1 = !D1L28 # !D1_Count[3];
  876. D1L31 = CARRY(D1L31_cout_1);
  879. --D1L106 is DS18B20VHDL:inst4|VALUE~876 at LC_X7_Y5_N9
  880. --operation mode is normal
  882. D1L106 = D1_Count[1] & (!D1_Count[3] # !D1_Count[0]);
  885. --D1L107 is DS18B20VHDL:inst4|VALUE~877 at LC_X6_Y5_N9
  886. --operation mode is normal
  888. D1L107 = D1_state[1] # D1_state[0] # D1L65 & D1L106;
  891. --D1_Count[4] is DS18B20VHDL:inst4|Count[4] at LC_X7_Y5_N4
  892. --operation mode is normal
  894. D1_Count[4]_lut_out = D1_Count[4] $ (!D1L30);
  895. D1_Count[4] = DFFEAS(D1_Count[4]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , D1L34, );
  898. --D1_Count[2] is DS18B20VHDL:inst4|Count[2] at LC_X7_Y5_N2
  899. --operation mode is arithmetic
  901. D1_Count[2]_lut_out = D1_Count[2] $ !D1L24;
  902. D1_Count[2] = DFFEAS(D1_Count[2]_lut_out, !GLOBAL(D1_CLKCNT[5]), RESET, , , , , D1L34, );
  904. --D1L27 is DS18B20VHDL:inst4|Count[2]~391 at LC_X7_Y5_N2
  905. --operation mode is arithmetic
  907. D1L27_cout_0 = D1_Count[2] & !D1L24;
  908. D1L27 = CARRY(D1L27_cout_0);
  910. --D1L28 is DS18B20VHDL:inst4|Count[2]~391COUT1_405 at LC_X7_Y5_N2
  911. --operation mode is arithmetic
  913. D1L28_cout_1 = D1_Count[2] & !D1L25;
  914. D1L28 = CARRY(D1L28_cout_1);
  917. --D1L66 is DS18B20VHDL:inst4|LessThan~469 at LC_X7_Y5_N5
  918. --operation mode is normal
  920. D1L66 = D1_Count[0] & D1_Count[1];
  923. --D1L108 is DS18B20VHDL:inst4|VALUE~878 at LC_X7_Y5_N6
  924. --operation mode is normal
  926. D1L108 = D1_Count[4] # D1_Count[3] & (D1_Count[2] # D1L66);
  929. --D1L109 is DS18B20VHDL:inst4|VALUE~879 at LC_X6_Y6_N0
  930. --operation mode is normal
  932. D1L109 = D1_state[1] $ D1_state[0];
  935. --D1L72 is DS18B20VHDL:inst4|Mux~1049 at LC_X7_Y5_N8
  936. --operation mode is normal
  938. D1L72 = D1_Count[3] & (D1_Count[0] # D1_Count[2] $ D1_Count[1]) # !D1_Count[3] & (D1_Count[1]);
  941. --D1L110 is DS18B20VHDL:inst4|VALUE~880 at LC_X6_Y5_N1
  942. --operation mode is normal
  944. D1L110 = !D1_state[1] & (!D1L72);
  947. --D1L111 is DS18B20VHDL:inst4|VALUE~881 at LC_X6_Y5_N0
  948. --operation mode is normal
  950. D1L111 = D1L109 & D1L65 & (!D1L110) # !D1L109 & (D1L108);
  953. --D1L112 is DS18B20VHDL:inst4|VALUE~882 at LC_X6_Y5_N5
  954. --operation mode is normal
  956. D1L112 = D1_state[2] & (D1L107) # !D1_state[2] & (D1L111);
  959. --D1L113 is DS18B20VHDL:inst4|VALUE~883 at LC_X6_Y5_N7
  960. --operation mode is normal
  962. D1L113 = D1_state[2] & !D1L106 # !D1_state[2] & (D1L109 & D1L110);
  965. --D1L114 is DS18B20VHDL:inst4|VALUE~884 at LC_X7_Y4_N2
  966. --operation mode is normal
  968. D1L114 = D1_CLKCNT[5] & D1_CLKCNT[4];
  971. --D1L115 is DS18B20VHDL:inst4|VALUE~885 at LC_X6_Y5_N8
  972. --operation mode is normal
  974. D1L115 = D1_CLKCNT[3] & D1L114 & !D1L64 & D1L113;
  977. --D1L101 is DS18B20VHDL:inst4|Receive~6 at LC_X6_Y5_N4
  978. --operation mode is normal
  980. D1L101 = A1L2 # !D1L112 & !D1L115;
  983. --D1L55 is DS18B20VHDL:inst4|Decoder~162 at LC_X8_Y5_N2
  984. --operation mode is normal
  986. D1L55 = !D1_Count[0] & !D1_Count[3] & !D1_Count[1] & D1_Count[2];
  989. --D1L67 is DS18B20VHDL:inst4|LessThan~470 at LC_X8_Y4_N7
  990. --operation mode is normal
  992. D1L67 = !D1_CLKCNT[4] & !D1_CLKCNT[5];
  995. --D1L68 is DS18B20VHDL:inst4|LessThan~471 at LC_X8_Y4_N8
  996. --operation mode is normal
  998. D1L68 = D1_CLKCNT[2] & D1_CLKCNT[1] & D1_CLKCNT[3] # !D1L67;
  1001. --P4L10 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~58 at LC_X8_Y6_N3
  1002. --operation mode is arithmetic
  1004. P4L10_cout_0 = !J1L17 & !J1L18 & !P4L7;
  1005. P4L10 = CARRY(P4L10_cout_0);
  1007. --P4L11 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~58COUT1_84 at LC_X8_Y6_N3
  1008. --operation mode is arithmetic
  1010. P4L11_cout_1 = !J1L17 & !J1L18 & !P4L8;
  1011. P4L11 = CARRY(P4L11_cout_1);
  1014. --W1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~93 at LC_X5_Y7_N6
  1015. --operation mode is arithmetic
  1017. W1L13_cout_0 = T1L35 # T1L36 # !W1L19;
  1018. W1L13 = CARRY(W1L13_cout_0);
  1020. --W1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~93COUT1_137 at LC_X5_Y7_N6
  1021. --operation mode is arithmetic
  1023. W1L14_cout_1 = T1L35 # T1L36 # !W1L20;
  1024. W1L14 = CARRY(W1L14_cout_1);
  1027. --D1_DATA[5] is DS18B20VHDL:inst4|DATA[5] at LC_X6_Y4_N9
  1028. --operation mode is normal
  1030. D1_DATA[5]_lut_out = D1L40 # D1L39;
  1031. D1_DATA[5] = DFFEAS(D1_DATA[5]_lut_out, D1L68, RESET, , , , , , );
  1034. --P3L10 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~58 at LC_X9_Y6_N3
  1035. --operation mode is arithmetic
  1037. P3L10_cout_0 = !J1L12 & !J1L11 & !P3L16;
  1038. P3L10 = CARRY(P3L10_cout_0);
  1040. --P3L11 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~58COUT1_84 at LC_X9_Y6_N3
  1041. --operation mode is arithmetic
  1043. P3L11_cout_1 = !J1L12 & !J1L11 & !P3L17;
  1044. P3L11 = CARRY(P3L11_cout_1);
  1047. --T1L25 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[49]~22 at LC_X5_Y6_N3
  1048. --operation mode is normal
  1050. T1L25 = V1_add_sub_cella[1] & !V1L5;
  1053. --T1L26 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[49]~30 at LC_X5_Y6_N2
  1054. --operation mode is normal
  1056. T1L26 = !V1_add_sub_cella[1] & V1L5;
  1059. --W1L16 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~98 at LC_X5_Y7_N0
  1060. --operation mode is arithmetic
  1062. W1L16_cout_0 = W1L28;
  1063. W1L16 = CARRY(W1L16_cout_0);
  1065. --W1L17 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~98COUT1_128 at LC_X5_Y7_N0
  1066. --operation mode is arithmetic
  1068. W1L17_cout_1 = W1L28;
  1069. W1L17 = CARRY(W1L17_cout_1);
  1072. --V1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~76 at LC_X4_Y7_N6
  1073. --operation mode is arithmetic
  1075. V1L9_carry_eqn = (!V1L19 & V1L16) # (V1L19 & V1L17);
  1076. V1L9 = V1L9_carry_eqn $ (!T1L23 & !T1L24);
  1078. --V1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~78 at LC_X4_Y7_N6
  1079. --operation mode is arithmetic
  1081. V1L10_cout_0 = !T1L23 & !T1L24 & !V1L16;
  1082. V1L10 = CARRY(V1L10_cout_0);
  1084. --V1L11 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~78COUT1_119 at LC_X4_Y7_N6
  1085. --operation mode is arithmetic
  1087. V1L11_cout_1 = !T1L23 & !T1L24 & !V1L17;
  1088. V1L11 = CARRY(V1L11_cout_1);
  1091. --D1_DATA[6] is DS18B20VHDL:inst4|DATA[6] at LC_X5_Y4_N3
  1092. --operation mode is normal
  1094. D1_DATA[6]_lut_out = D1L43 # D1L42;
  1095. D1_DATA[6] = DFFEAS(D1_DATA[6]_lut_out, D1L68, RESET, , , , , , );
  1098. --P2L7 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~53 at LC_X9_Y5_N3
  1099. --operation mode is arithmetic
  1101. P2L7_cout_0 = !J1L6 & !J1L5 & !P2L13;
  1102. P2L7 = CARRY(P2L7_cout_0);
  1104. --P2L8 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~53COUT1_86 at LC_X9_Y5_N3
  1105. --operation mode is arithmetic
  1107. P2L8_cout_1 = !J1L6 & !J1L5 & !P2L14;
  1108. P2L8 = CARRY(P2L8_cout_1);
  1111. --U1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~61 at LC_X3_Y6_N5
  1112. --operation mode is arithmetic
  1114. U1L6_carry_eqn = (!U1L10 & GND) # (U1L10 & VCC);
  1115. U1L6 = U1L6_carry_eqn $ (T1L13 # T1L14);
  1117. --U1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~63 at LC_X3_Y6_N5
  1118. --operation mode is arithmetic
  1120. U1L7_cout_0 = T1L13 # T1L14 # !U1L10;
  1121. U1L7 = CARRY(U1L7_cout_0);
  1123. --U1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~63COUT1_101 at LC_X3_Y6_N5
  1124. --operation mode is arithmetic
  1126. U1L8_cout_1 = T1L13 # T1L14 # !U1L10;
  1127. U1L8 = CARRY(U1L8_cout_1);
  1130. --D1_DATA[7] is DS18B20VHDL:inst4|DATA[7] at LC_X5_Y4_N9
  1131. --operation mode is normal
  1133. D1_DATA[7]_lut_out = D1L46 # D1L45;
  1134. D1_DATA[7] = DFFEAS(D1_DATA[7]_lut_out, D1L68, RESET, , , , , , );
  1137. --T1L15 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[41]~38 at LC_X4_Y6_N3
  1138. --operation mode is normal
  1140. T1L15 = !U1L5 & U1_add_sub_cella[1];
  1143. --T1L16 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[41]~46 at LC_X4_Y6_N5
  1144. --operation mode is normal
  1146. T1L16 = U1L5 & !U1_add_sub_cella[1];
  1149. --V1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~83 at LC_X4_Y7_N1
  1150. --operation mode is arithmetic
  1152. V1L13_cout_0 = V1L25;
  1153. V1L13 = CARRY(V1L13_cout_0);
  1155. --V1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~83COUT1_112 at LC_X4_Y7_N1
  1156. --operation mode is arithmetic
  1158. V1L14_cout_1 = V1L25;
  1159. V1L14 = CARRY(V1L14_cout_1);
  1162. --D1L116 is DS18B20VHDL:inst4|VALUE~886 at LC_X6_Y5_N3
  1163. --operation mode is normal
  1165. D1L116 = D1L115 # D1_state[2] & D1L107 # !D1_state[2] & (D1L111);
  1168. --B1_Period1uS is Frequency:inst|Period1uS at LC_X10_Y3_N4
  1169. --operation mode is normal
  1171. B1_Period1uS_lut_out = B1_Count[1] & B1_Count[0] & !B1_Period1uS & B1_Count[2] # !B1_Count[1] & !B1_Count[0] & B1_Period1uS & !B1_Count[2];
  1172. B1_Period1uS = DFFEAS(B1_Period1uS_lut_out, GLOBAL(GCLKP1), VCC, , , , , , );
  1175. --B1_Count1[8] is Frequency:inst|Count1[8] at LC_X10_Y2_N8
  1176. --operation mode is arithmetic
  1178. B1_Count1[8]_carry_eqn = (!B1L16 & B1L24) # (B1L16 & B1L25);
  1179. B1_Count1[8]_lut_out = B1_Count1[8] $ (!B1_Count1[8]_carry_eqn);
  1180. B1_Count1[8] = DFFEAS(B1_Count1[8]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1182. --B1L27 is Frequency:inst|Count1[8]~131 at LC_X10_Y2_N8
  1183. --operation mode is arithmetic
  1185. B1L27_cout_0 = B1_Count1[8] & (!B1L24);
  1186. B1L27 = CARRY(B1L27_cout_0);
  1188. --B1L28 is Frequency:inst|Count1[8]~131COUT1_190 at LC_X10_Y2_N8
  1189. --operation mode is arithmetic
  1191. B1L28_cout_1 = B1_Count1[8] & (!B1L25);
  1192. B1L28 = CARRY(B1L28_cout_1);
  1195. --B1_Count1[5] is Frequency:inst|Count1[5] at LC_X10_Y2_N5
  1196. --operation mode is arithmetic
  1198. B1_Count1[5]_carry_eqn = B1L16;
  1199. B1_Count1[5]_lut_out = B1_Count1[5] $ (B1_Count1[5]_carry_eqn);
  1200. B1_Count1[5] = DFFEAS(B1_Count1[5]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1202. --B1L18 is Frequency:inst|Count1[5]~135 at LC_X10_Y2_N5
  1203. --operation mode is arithmetic
  1205. B1L18_cout_0 = !B1L16 # !B1_Count1[5];
  1206. B1L18 = CARRY(B1L18_cout_0);
  1208. --B1L19 is Frequency:inst|Count1[5]~135COUT1_184 at LC_X10_Y2_N5
  1209. --operation mode is arithmetic
  1211. B1L19_cout_1 = !B1L16 # !B1_Count1[5];
  1212. B1L19 = CARRY(B1L19_cout_1);
  1215. --B1_Count1[6] is Frequency:inst|Count1[6] at LC_X10_Y2_N6
  1216. --operation mode is arithmetic
  1218. B1_Count1[6]_carry_eqn = (!B1L16 & B1L18) # (B1L16 & B1L19);
  1219. B1_Count1[6]_lut_out = B1_Count1[6] $ (!B1_Count1[6]_carry_eqn);
  1220. B1_Count1[6] = DFFEAS(B1_Count1[6]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1222. --B1L21 is Frequency:inst|Count1[6]~139 at LC_X10_Y2_N6
  1223. --operation mode is arithmetic
  1225. B1L21_cout_0 = B1_Count1[6] & (!B1L18);
  1226. B1L21 = CARRY(B1L21_cout_0);
  1228. --B1L22 is Frequency:inst|Count1[6]~139COUT1_186 at LC_X10_Y2_N6
  1229. --operation mode is arithmetic
  1231. B1L22_cout_1 = B1_Count1[6] & (!B1L19);
  1232. B1L22 = CARRY(B1L22_cout_1);
  1235. --B1_Count1[7] is Frequency:inst|Count1[7] at LC_X10_Y2_N7
  1236. --operation mode is arithmetic
  1238. B1_Count1[7]_carry_eqn = (!B1L16 & B1L21) # (B1L16 & B1L22);
  1239. B1_Count1[7]_lut_out = B1_Count1[7] $ B1_Count1[7]_carry_eqn;
  1240. B1_Count1[7] = DFFEAS(B1_Count1[7]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1242. --B1L24 is Frequency:inst|Count1[7]~143 at LC_X10_Y2_N7
  1243. --operation mode is arithmetic
  1245. B1L24_cout_0 = !B1L21 # !B1_Count1[7];
  1246. B1L24 = CARRY(B1L24_cout_0);
  1248. --B1L25 is Frequency:inst|Count1[7]~143COUT1_188 at LC_X10_Y2_N7
  1249. --operation mode is arithmetic
  1251. B1L25_cout_1 = !B1L22 # !B1_Count1[7];
  1252. B1L25 = CARRY(B1L25_cout_1);
  1255. --B1L64 is Frequency:inst|LessThan~375 at LC_X11_Y2_N3
  1256. --operation mode is normal
  1258. B1L64 = B1_Count1[9] & B1_Count1[7] & B1_Count1[6] & B1_Count1[5];
  1261. --B1_Count1[4] is Frequency:inst|Count1[4] at LC_X10_Y2_N4
  1262. --operation mode is arithmetic
  1264. B1_Count1[4]_lut_out = B1_Count1[4] $ (!B1L13);
  1265. B1_Count1[4] = DFFEAS(B1_Count1[4]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1267. --B1L16 is Frequency:inst|Count1[4]~147 at LC_X10_Y2_N4
  1268. --operation mode is arithmetic
  1270. B1L16 = CARRY(B1_Count1[4] & (!B1L14));
  1273. --B1_Count1[3] is Frequency:inst|Count1[3] at LC_X10_Y2_N3
  1274. --operation mode is arithmetic
  1276. B1_Count1[3]_lut_out = B1_Count1[3] $ (B1L10);
  1277. B1_Count1[3] = DFFEAS(B1_Count1[3]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1279. --B1L13 is Frequency:inst|Count1[3]~151 at LC_X10_Y2_N3
  1280. --operation mode is arithmetic
  1282. B1L13_cout_0 = !B1L10 # !B1_Count1[3];
  1283. B1L13 = CARRY(B1L13_cout_0);
  1285. --B1L14 is Frequency:inst|Count1[3]~151COUT1_182 at LC_X10_Y2_N3
  1286. --operation mode is arithmetic
  1288. B1L14_cout_1 = !B1L11 # !B1_Count1[3];
  1289. B1L14 = CARRY(B1L14_cout_1);
  1292. --B1_Count1[0] is Frequency:inst|Count1[0] at LC_X10_Y2_N0
  1293. --operation mode is arithmetic
  1295. B1_Count1[0]_lut_out = !B1_Count1[0];
  1296. B1_Count1[0] = DFFEAS(B1_Count1[0]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1298. --B1L4 is Frequency:inst|Count1[0]~155 at LC_X10_Y2_N0
  1299. --operation mode is arithmetic
  1301. B1L4_cout_0 = B1_Count1[0];
  1302. B1L4 = CARRY(B1L4_cout_0);
  1304. --B1L5 is Frequency:inst|Count1[0]~155COUT1_176 at LC_X10_Y2_N0
  1305. --operation mode is arithmetic
  1307. B1L5_cout_1 = B1_Count1[0];
  1308. B1L5 = CARRY(B1L5_cout_1);
  1311. --B1_Count1[1] is Frequency:inst|Count1[1] at LC_X10_Y2_N1
  1312. --operation mode is arithmetic
  1314. B1_Count1[1]_lut_out = B1_Count1[1] $ B1L4;
  1315. B1_Count1[1] = DFFEAS(B1_Count1[1]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1317. --B1L7 is Frequency:inst|Count1[1]~159 at LC_X10_Y2_N1
  1318. --operation mode is arithmetic
  1320. B1L7_cout_0 = !B1L4 # !B1_Count1[1];
  1321. B1L7 = CARRY(B1L7_cout_0);
  1323. --B1L8 is Frequency:inst|Count1[1]~159COUT1_178 at LC_X10_Y2_N1
  1324. --operation mode is arithmetic
  1326. B1L8_cout_1 = !B1L5 # !B1_Count1[1];
  1327. B1L8 = CARRY(B1L8_cout_1);
  1330. --B1_Count1[2] is Frequency:inst|Count1[2] at LC_X10_Y2_N2
  1331. --operation mode is arithmetic
  1333. B1_Count1[2]_lut_out = B1_Count1[2] $ !B1L7;
  1334. B1_Count1[2] = DFFEAS(B1_Count1[2]_lut_out, GLOBAL(B1_Period1uS), VCC, , , , , B1L66, );
  1336. --B1L10 is Frequency:inst|Count1[2]~163 at LC_X10_Y2_N2
  1337. --operation mode is arithmetic
  1339. B1L10_cout_0 = B1_Count1[2] & !B1L7;
  1340. B1L10 = CARRY(B1L10_cout_0);
  1342. --B1L11 is Frequency:inst|Count1[2]~163COUT1_180 at LC_X10_Y2_N2
  1343. --operation mode is arithmetic
  1345. B1L11_cout_1 = B1_Count1[2] & !B1L8;
  1346. B1L11 = CARRY(B1L11_cout_1);
  1349. --B1L65 is Frequency:inst|LessThan~376 at LC_X11_Y2_N6
  1350. --operation mode is normal
  1352. B1L65 = B1_Count1[3] # B1_Count1[0] & B1_Count1[1] & B1_Count1[2];
  1355. --B1L66 is Frequency:inst|LessThan~377 at LC_X11_Y2_N4
  1356. --operation mode is normal
  1358. B1L66 = B1_Count1[8] & B1L64 & (B1_Count1[4] # B1L65);
  1361. --D1L69 is DS18B20VHDL:inst4|LessThan~472 at LC_X7_Y6_N4
  1362. --operation mode is normal
  1364. D1L69 = D1_Count[4] # D1_Count[3] & D1_Count[2] & D1L66;
  1367. --D1L73 is DS18B20VHDL:inst4|Mux~1050 at LC_X7_Y6_N7
  1368. --operation mode is normal
  1370. D1L73 = !D1_state[2] & D1_state[0];
  1373. --D1L70 is DS18B20VHDL:inst4|LessThan~473 at LC_X7_Y6_N2
  1374. --operation mode is normal
  1376. D1L70 = D1_Count[1] # D1_Count[0];
  1379. --D1L71 is DS18B20VHDL:inst4|LessThan~474 at LC_X7_Y6_N3
  1380. --operation mode is normal
  1382. D1L71 = D1_Count[4] & (D1_Count[3] # D1_Count[2] & D1L70);
  1385. --D1L74 is DS18B20VHDL:inst4|Mux~1052 at LC_X7_Y6_N8
  1386. --operation mode is normal
  1388. D1L74 = !D1_state[0] & D1L71 & (D1_state[1] $ !D1_state[2]);
  1391. --D1L75 is DS18B20VHDL:inst4|Mux~1053 at LC_X7_Y6_N9
  1392. --operation mode is normal
  1394. D1L75 = !D1_state[1] & (D1L74 # D1L73 & !D1L69);
  1397. --D1L76 is DS18B20VHDL:inst4|Mux~1054 at LC_X6_Y6_N4
  1398. --operation mode is normal
  1400. D1L76 = !D1_state[0] & D1L69 & (D1_state[1] $ D1_state[2]);
  1403. --B1_Refresh is Frequency:inst|Refresh at LC_X6_Y6_N1
  1404. --operation mode is normal
  1406. B1_Refresh_lut_out = !B1L63;
  1407. B1_Refresh = DFFEAS(B1_Refresh_lut_out, GLOBAL(B1_Count1[9]), VCC, , , , , , );
  1410. --D1L77 is DS18B20VHDL:inst4|Mux~1055 at LC_X6_Y6_N8
  1411. --operation mode is normal
  1413. D1L77 = D1L76 # D1_state[2] & D1_state[0] & B1_Refresh;
  1416. --D1L78 is DS18B20VHDL:inst4|Mux~1056 at LC_X6_Y6_N3
  1417. --operation mode is normal
  1419. D1L78 = D1_state[1] & D1_state[0];
  1422. --D1L32 is DS18B20VHDL:inst4|Count[3]~394 at LC_X7_Y6_N0
  1423. --operation mode is normal
  1425. D1L32 = !D1_state[2] & D1L71;
  1428. --D1L79 is DS18B20VHDL:inst4|Mux~1058 at LC_X6_Y6_N5
  1429. --operation mode is normal
  1431. D1L79 = D1_state[1] # B1_Refresh # !D1_state[0];
  1434. --D1_DATA[8] is DS18B20VHDL:inst4|DATA[8] at LC_X5_Y5_N2
  1435. --operation mode is normal
  1437. D1_DATA[8]_lut_out = D1L49 # D1L48;
  1438. D1_DATA[8] = DFFEAS(D1_DATA[8]_lut_out, D1L68, RESET, , , , , , );
  1441. --J1L7 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[21]~33 at LC_X8_Y6_N6
  1442. --operation mode is normal
  1444. J1L7 = !P2L5 & P2_add_sub_cella[1];
  1447. --J1L8 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[21]~38 at LC_X8_Y6_N5
  1448. --operation mode is normal
  1450. J1L8 = P2L5 & !P2_add_sub_cella[1];
  1453. --P3L13 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~63 at LC_X9_Y6_N0
  1454. --operation mode is arithmetic
  1456. P3L13_cout_0 = P3L18;
  1457. P3L13 = CARRY(P3L13_cout_0);
  1459. --P3L14 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~63COUT1_79 at LC_X9_Y6_N0
  1460. --operation mode is arithmetic
  1462. P3L14_cout_1 = P3L18;
  1463. P3L14 = CARRY(P3L14_cout_1);
  1466. --J1L15 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[27]~27 at LC_X8_Y6_N7
  1467. --operation mode is normal
  1469. J1L15 = P3L6 & (P3L5);
  1472. --P4L12 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~61 at LC_X8_Y6_N1
  1473. --operation mode is arithmetic
  1475. P4L12 = P4L16 $ (!J1L14 & !J1L13);
  1477. --P4L13 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~63 at LC_X8_Y6_N1
  1478. --operation mode is arithmetic
  1480. P4L13_cout_0 = !J1L14 & !J1L13 & !P4L16;
  1481. P4L13 = CARRY(P4L13_cout_0);
  1483. --P4L14 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~63COUT1_80 at LC_X8_Y6_N1
  1484. --operation mode is arithmetic
  1486. P4L14_cout_1 = !J1L14 & !J1L13 & !P4L17;
  1487. P4L14 = CARRY(P4L14_cout_1);
  1490. --P3_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[1] at LC_X7_Y7_N7
  1491. --operation mode is arithmetic
  1493. P3_add_sub_cella[1] = U1_add_sub_cella[1];
  1495. --P3L3 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[1]~COUT at LC_X7_Y7_N7
  1496. --operation mode is arithmetic
  1498. P3L3_cout_0 = U1_add_sub_cella[1];
  1499. P3L3 = CARRY(P3L3_cout_0);
  1501. --P3L4 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[1]~COUTCOUT1_85 at LC_X7_Y7_N7
  1502. --operation mode is arithmetic
  1504. P3L4_cout_1 = U1_add_sub_cella[1];
  1505. P3L4 = CARRY(P3L4_cout_1);
  1508. --J1L24 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[32]~565 at LC_X7_Y7_N4
  1509. --operation mode is normal
  1511. J1L24 = !P4L5 & (P3L5 & (!P3_add_sub_cella[1]) # !P3L5 & U1_add_sub_cella[1]);
  1514. --J1L23 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[32]~17 at LC_X6_Y7_N8
  1515. --operation mode is normal
  1517. J1L23 = P4L12 & P4L5;
  1520. --D1L93 is DS18B20VHDL:inst4|PDATA[4]~61COUT0_87 at LC_X6_Y7_N1
  1521. --operation mode is arithmetic
  1523. D1L93_cout_0 = !J1L22 & !J1L21 & !D1L96;
  1524. D1L93 = CARRY(D1L93_cout_0);
  1526. --D1L94 is DS18B20VHDL:inst4|PDATA[4]~61COUT1_88 at LC_X6_Y7_N1
  1527. --operation mode is arithmetic
  1529. D1L94_cout_1 = !J1L22 & !J1L21 & !D1L97;
  1530. D1L94 = CARRY(D1L94_cout_1);
  1533. --D1L33 is DS18B20VHDL:inst4|Count[3]~395 at LC_X7_Y6_N5
  1534. --operation mode is normal
  1536. D1L33 = D1_state[2] & !D1_state[1] & !D1_state[0] & !D1L69 # !D1_state[2] & (D1_state[1] $ !D1_state[0] # !D1L69);
  1539. --N2L5 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~32 at LC_X9_Y4_N9
  1540. --operation mode is normal
  1542. N2L5 = N2L10;
  1545. --N2_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[1] at LC_X5_Y5_N0
  1546. --operation mode is arithmetic
  1548. N2_add_sub_cella[1] = D1_DATA[9];
  1550. --N2L3 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[1]~COUT at LC_X5_Y5_N0
  1551. --operation mode is arithmetic
  1553. N2L3_cout_0 = N2_add_sub_cella[1];
  1554. N2L3 = CARRY(N2L3_cout_0);
  1556. --N2L4 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[1]~COUTCOUT1_59 at LC_X5_Y5_N0
  1557. --operation mode is arithmetic
  1559. N2L4_cout_1 = N2_add_sub_cella[1];
  1560. N2L4 = CARRY(N2L4_cout_1);
  1563. --J1L10 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[22]~566 at LC_X9_Y5_N8
  1564. --operation mode is normal
  1566. J1L10 = !P2L5 & (N2_add_sub_cella[1] $ N2L5);
  1569. --P2L9 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~56 at LC_X9_Y5_N1
  1570. --operation mode is arithmetic
  1572. P2L9 = P2L16 $ (!J1L2 & !J1L1);
  1574. --P2L10 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~58 at LC_X9_Y5_N1
  1575. --operation mode is arithmetic
  1577. P2L10_cout_0 = !J1L2 & !J1L1 & !P2L16;
  1578. P2L10 = CARRY(P2L10_cout_0);
  1580. --P2L11 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~58COUT1_82 at LC_X9_Y5_N1
  1581. --operation mode is arithmetic
  1583. P2L11_cout_1 = !J1L2 & !J1L1 & !P2L17;
  1584. P2L11 = CARRY(P2L11_cout_1);
  1587. --J1L18 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[28]~567 at LC_X9_Y6_N5
  1588. --operation mode is normal
  1590. J1L18 = !P3L5 & (J1L10 # P2L9 & P2L5);
  1593. --P3L15 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~66 at LC_X9_Y6_N2
  1594. --operation mode is arithmetic
  1596. P3L15 = P3L7 $ (!J1L9 & !J1L10);
  1598. --P3L16 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~68 at LC_X9_Y6_N2
  1599. --operation mode is arithmetic
  1601. P3L16_cout_0 = !P3L7 & (J1L9 # J1L10);
  1602. P3L16 = CARRY(P3L16_cout_0);
  1604. --P3L17 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~68COUT1_82 at LC_X9_Y6_N2
  1605. --operation mode is arithmetic
  1607. P3L17_cout_1 = !P3L8 & (J1L9 # J1L10);
  1608. P3L17 = CARRY(P3L17_cout_1);
  1611. --J1L17 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[28]~26 at LC_X9_Y6_N7
  1612. --operation mode is normal
  1614. J1L17 = P3L5 & P3L15;
  1617. --N1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~32 at LC_X4_Y5_N3
  1618. --operation mode is arithmetic
  1620. N1L5 = D1_DATA[11] $ !N1L10;
  1622. --N1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~34 at LC_X4_Y5_N3
  1623. --operation mode is arithmetic
  1625. N1L6_cout_0 = D1_DATA[11] & !N1L10;
  1626. N1L6 = CARRY(N1L6_cout_0);
  1628. --N1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~34COUT1_62 at LC_X4_Y5_N3
  1629. --operation mode is arithmetic
  1631. N1L7_cout_1 = D1_DATA[11] & !N1L11;
  1632. N1L7 = CARRY(N1L7_cout_1);
  1635. --D1_DATA[11] is DS18B20VHDL:inst4|DATA[11] at LC_X6_Y5_N6
  1636. --operation mode is normal
  1638. D1_DATA[11]_lut_out = A1L27 & (D1L56 & D1L101 # !D1L56 & (D1_DATA[11])) # !A1L27 & (D1_DATA[11]);
  1639. D1_DATA[11] = DFFEAS(D1_DATA[11]_lut_out, D1L68, RESET, , , , , , );
  1642. --N1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~37 at LC_X4_Y5_N4
  1643. --operation mode is normal
  1645. N1L8 = N1L6;
  1648. --P1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~46 at LC_X3_Y5_N4
  1649. --operation mode is normal
  1651. P1L5 = !P1L7;
  1654. --T1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[36]~1256 at LC_X4_Y5_N5
  1655. --operation mode is normal
  1657. T1L14 = !P1L5 & (N1L8 & N1L5 # !N1L8 & (D1_DATA[11]));
  1660. --P1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~51 at LC_X3_Y5_N3
  1661. --operation mode is arithmetic
  1663. P1L6 = P1L10 $ (!T1L5 & !T1L6);
  1665. --P1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~53 at LC_X3_Y5_N3
  1666. --operation mode is arithmetic
  1668. P1L7_cout_0 = !T1L5 & !T1L6 & !P1L10;
  1669. P1L7 = CARRY(P1L7_cout_0);
  1671. --P1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~53COUT1_84 at LC_X3_Y5_N3
  1672. --operation mode is arithmetic
  1674. P1L8_cout_1 = !T1L5 & !T1L6 & !P1L11;
  1675. P1L8 = CARRY(P1L8_cout_1);
  1678. --T1L24 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[45]~1257 at LC_X4_Y6_N9
  1679. --operation mode is normal
  1681. T1L24 = !U1L5 & (T1L14 # P1L6 & P1L5);
  1684. --T1L36 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[54]~1258 at LC_X4_Y6_N7
  1685. --operation mode is normal
  1687. T1L36 = !V1L5 & (T1L24 # U1L6 & U1L5);
  1690. --T1L35 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[54]~25 at LC_X3_Y7_N4
  1691. --operation mode is normal
  1693. T1L35 = V1L9 & V1L5;
  1696. --W1L19 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~103 at LC_X5_Y7_N5
  1697. --operation mode is arithmetic
  1699. W1L19_cout_0 = !T1L33 & !T1L34 & !W1L22;
  1700. W1L19 = CARRY(W1L19_cout_0);
  1702. --W1L20 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~103COUT1_135 at LC_X5_Y7_N5
  1703. --operation mode is arithmetic
  1705. W1L20_cout_1 = !T1L33 & !T1L34 & !W1L22;
  1706. W1L20 = CARRY(W1L20_cout_1);
  1709. --N2L6 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~37 at LC_X9_Y4_N7
  1710. --operation mode is arithmetic
  1712. N2L6 = D1_DATA[10] $ !N2L13;
  1714. --N2L7 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~39 at LC_X9_Y4_N7
  1715. --operation mode is arithmetic
  1717. N2L7_cout_0 = !D1_DATA[10] & !N2L13;
  1718. N2L7 = CARRY(N2L7_cout_0);
  1720. --N2L8 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~39COUT1_62 at LC_X9_Y4_N7
  1721. --operation mode is arithmetic
  1723. N2L8_cout_1 = !D1_DATA[10] & !N2L14;
  1724. N2L8 = CARRY(N2L8_cout_1);
  1727. --D1_DATA[10] is DS18B20VHDL:inst4|DATA[10] at LC_X6_Y5_N2
  1728. --operation mode is normal
  1730. D1_DATA[10]_lut_out = A1L27 & (D1L58 & (D1L101) # !D1L58 & D1_DATA[10]) # !A1L27 & D1_DATA[10];
  1731. D1_DATA[10] = DFFEAS(D1_DATA[10]_lut_out, D1L68, RESET, , , , , , );
  1734. --J1L12 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[23]~568 at LC_X9_Y5_N5
  1735. --operation mode is normal
  1737. J1L12 = !P2L5 & (N2L5 & N2L6 # !N2L5 & (D1_DATA[10]));
  1740. --P2L12 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~61 at LC_X9_Y5_N2
  1741. --operation mode is arithmetic
  1743. P2L12 = P2L10 $ (!J1L4 & !J1L3);
  1745. --P2L13 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~63 at LC_X9_Y5_N2
  1746. --operation mode is arithmetic
  1748. P2L13_cout_0 = !P2L10 & (J1L4 # J1L3);
  1749. P2L13 = CARRY(P2L13_cout_0);
  1751. --P2L14 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~63COUT1_84 at LC_X9_Y5_N2
  1752. --operation mode is arithmetic
  1754. P2L14_cout_1 = !P2L11 & (J1L4 # J1L3);
  1755. P2L14 = CARRY(P2L14_cout_1);
  1758. --J1L11 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[23]~36 at LC_X9_Y6_N9
  1759. --operation mode is normal
  1761. J1L11 = P2L12 & P2L5;
  1764. --T1L23 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[45]~42 at LC_X4_Y6_N2
  1765. --operation mode is normal
  1767. T1L23 = U1L5 & U1L6;
  1770. --V1L15 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~86 at LC_X4_Y7_N5
  1771. --operation mode is arithmetic
  1773. V1L15_carry_eqn = (!V1L19 & GND) # (V1L19 & VCC);
  1774. V1L15 = V1L15_carry_eqn $ (T1L21 # T1L22);
  1776. --V1L16 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~88 at LC_X4_Y7_N5
  1777. --operation mode is arithmetic
  1779. V1L16_cout_0 = T1L21 # T1L22 # !V1L19;
  1780. V1L16 = CARRY(V1L16_cout_0);
  1782. --V1L17 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~88COUT1_117 at LC_X4_Y7_N5
  1783. --operation mode is arithmetic
  1785. V1L17_cout_1 = T1L21 # T1L22 # !V1L19;
  1786. V1L17 = CARRY(V1L17_cout_1);
  1789. --J1L5 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[18]~41 at LC_X9_Y4_N2
  1790. --operation mode is normal
  1792. J1L5 = D1_DATA[11] & !N2L5;
  1795. --N2L9 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~42 at LC_X9_Y4_N8
  1796. --operation mode is arithmetic
  1798. N2L9 = D1_DATA[11] $ !N2L7;
  1800. --N2L10 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~44 at LC_X9_Y4_N8
  1801. --operation mode is arithmetic
  1803. N2L10_cout_0 = D1_DATA[11] & !N2L7;
  1804. N2L10 = CARRY(N2L10_cout_0);
  1806. --N2L11 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~44COUT1_64 at LC_X9_Y4_N8
  1807. --operation mode is arithmetic
  1809. N2L11_cout_1 = D1_DATA[11] & !N2L8;
  1810. N2L11 = CARRY(N2L11_cout_1);
  1813. --J1L6 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[18]~46 at LC_X9_Y4_N5
  1814. --operation mode is normal
  1816. J1L6 = N2L9 & (N2L5);
  1819. --T1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[36]~59 at LC_X3_Y5_N7
  1820. --operation mode is normal
  1822. T1L13 = P1L5 & P1L6;
  1825. --U1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~66 at LC_X3_Y6_N4
  1826. --operation mode is arithmetic
  1828. U1L9 = U1L14 $ (!T1L12 & !T1L11);
  1830. --U1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~68 at LC_X3_Y6_N4
  1831. --operation mode is arithmetic
  1833. U1L10 = U1L11;
  1836. --B1_Count[2] is Frequency:inst|Count[2] at LC_X10_Y3_N3
  1837. --operation mode is normal
  1839. B1_Count[2]_lut_out = !B1_Period1uS & (B1_Count[2] $ (B1_Count[1] & B1_Count[0]));
  1840. B1_Count[2] = DFFEAS(B1_Count[2]_lut_out, GLOBAL(GCLKP1), VCC, , , , , , );
  1843. --B1_Count[1] is Frequency:inst|Count[1] at LC_X10_Y3_N6
  1844. --operation mode is normal
  1846. B1_Count[1]_lut_out = !B1_Period1uS & (B1_Count[1] $ B1_Count[0]);
  1847. B1_Count[1] = DFFEAS(B1_Count[1]_lut_out, GLOBAL(GCLKP1), VCC, , , , , , );
  1850. --B1_Count[0] is Frequency:inst|Count[0] at LC_X10_Y3_N2
  1851. --operation mode is normal
  1853. B1_Count[0]_lut_out = !B1_Count[0] & (!B1_Count[1] & !B1_Count[2] # !B1_Period1uS);
  1854. B1_Count[0] = DFFEAS(B1_Count[0]_lut_out, GLOBAL(GCLKP1), VCC, , , , , , );
  1857. --J1L13 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[26]~23 at LC_X7_Y7_N5
  1858. --operation mode is normal
  1860. J1L13 = !P3L5 & U1_add_sub_cella[1];
  1863. --J1L14 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[26]~28 at LC_X7_Y7_N0
  1864. --operation mode is normal
  1866. J1L14 = P3L5 & !P3_add_sub_cella[1];
  1869. --P4L16 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~68 at LC_X8_Y6_N0
  1870. --operation mode is arithmetic
  1872. P4L16_cout_0 = P4L18;
  1873. P4L16 = CARRY(P4L16_cout_0);
  1875. --P4L17 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~68COUT1_79 at LC_X8_Y6_N0
  1876. --operation mode is arithmetic
  1878. P4L17_cout_1 = P4L18;
  1879. P4L17 = CARRY(P4L17_cout_1);
  1882. --J1L21 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[31]~13 at LC_X5_Y6_N0
  1883. --operation mode is normal
  1885. J1L21 = V1_add_sub_cella[1] & !P4L5;
  1888. --P4_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[1] at LC_X5_Y6_N6
  1889. --operation mode is arithmetic
  1891. P4_add_sub_cella[1] = V1_add_sub_cella[1];
  1893. --P4L3 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[1]~COUT at LC_X5_Y6_N6
  1894. --operation mode is arithmetic
  1896. P4L3_cout_0 = V1_add_sub_cella[1];
  1897. P4L3 = CARRY(P4L3_cout_0);
  1899. --P4L4 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[1]~COUTCOUT1_85 at LC_X5_Y6_N6
  1900. --operation mode is arithmetic
  1902. P4L4_cout_1 = V1_add_sub_cella[1];
  1903. P4L4 = CARRY(P4L4_cout_1);
  1906. --J1L22 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[31]~18 at LC_X5_Y6_N1
  1907. --operation mode is normal
  1909. J1L22 = !P4_add_sub_cella[1] & P4L5;
  1912. --D1L96 is DS18B20VHDL:inst4|PDATA[4]~66COUT0_84 at LC_X6_Y7_N0
  1913. --operation mode is arithmetic
  1915. D1L96_cout_0 = J1L20 # J1L19;
  1916. D1L96 = CARRY(D1L96_cout_0);
  1918. --D1L97 is DS18B20VHDL:inst4|PDATA[4]~66COUT1_85 at LC_X6_Y7_N0
  1919. --operation mode is arithmetic
  1921. D1L97_cout_1 = J1L20 # J1L19;
  1922. D1L97 = CARRY(D1L97_cout_1);
  1925. --D1_DATA[9] is DS18B20VHDL:inst4|DATA[9] at LC_X5_Y5_N8
  1926. --operation mode is normal
  1928. D1_DATA[9]_lut_out = D1L52 # D1L51;
  1929. D1_DATA[9] = DFFEAS(D1_DATA[9]_lut_out, D1L68, RESET, , , , , , );
  1932. --J1L1 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[16]~43 at LC_X9_Y5_N7
  1933. --operation mode is normal
  1935. J1L1 = N2_add_sub_cella[1] & !N2L5;
  1938. --J1L2 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[16]~48 at LC_X9_Y5_N6
  1939. --operation mode is normal
  1941. J1L2 = !N2_add_sub_cella[1] & N2L5;
  1944. --P2L16 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~68 at LC_X9_Y5_N0
  1945. --operation mode is arithmetic
  1947. P2L16_cout_0 = P2L18;
  1948. P2L16 = CARRY(P2L16_cout_0);
  1950. --P2L17 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~68COUT1_81 at LC_X9_Y5_N0
  1951. --operation mode is arithmetic
  1953. P2L17_cout_1 = P2L18;
  1954. P2L17 = CARRY(P2L17_cout_1);
  1957. --J1L9 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[22]~37 at LC_X9_Y6_N6
  1958. --operation mode is normal
  1960. J1L9 = P2L9 & P2L5;
  1963. --N1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~42 at LC_X4_Y5_N2
  1964. --operation mode is arithmetic
  1966. N1L9 = D1_DATA[10] $ (!N1L13);
  1968. --N1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~44 at LC_X4_Y5_N2
  1969. --operation mode is arithmetic
  1971. N1L10_cout_0 = !D1_DATA[10] & (!N1L13);
  1972. N1L10 = CARRY(N1L10_cout_0);
  1974. --N1L11 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~44COUT1_60 at LC_X4_Y5_N2
  1975. --operation mode is arithmetic
  1977. N1L11_cout_1 = !D1_DATA[10] & (!N1L14);
  1978. N1L11 = CARRY(N1L11_cout_1);
  1981. --D1L56 is DS18B20VHDL:inst4|Decoder~163 at LC_X6_Y4_N3
  1982. --operation mode is normal
  1984. D1L56 = D1_Count[1] & D1_Count[3] & D1_Count[0] & !D1_Count[2];
  1987. --T1L5 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[27]~68 at LC_X4_Y5_N7
  1988. --operation mode is normal
  1990. T1L5 = !N1L8 & D1_DATA[11];
  1993. --T1L6 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[27]~76 at LC_X4_Y5_N9
  1994. --operation mode is normal
  1996. T1L6 = N1L8 & N1L5;
  1999. --P1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~56 at LC_X3_Y5_N2
  2000. --operation mode is arithmetic
  2002. P1L9 = P1L13 $ (!T1L3 & !T1L4);
  2004. --P1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~58 at LC_X3_Y5_N2
  2005. --operation mode is arithmetic
  2007. P1L10_cout_0 = !P1L13 & (T1L3 # T1L4);
  2008. P1L10 = CARRY(P1L10_cout_0);
  2010. --P1L11 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~58COUT1_82 at LC_X3_Y5_N2
  2011. --operation mode is arithmetic
  2013. P1L11_cout_1 = !P1L14 & (T1L3 # T1L4);
  2014. P1L11 = CARRY(P1L11_cout_1);
  2017. --T1L12 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[35]~1259 at LC_X4_Y5_N0
  2018. --operation mode is normal
  2020. T1L12 = !P1L5 & (N1L8 & (N1L9) # !N1L8 & D1_DATA[10]);
  2023. --T1L22 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[44]~1260 at LC_X4_Y6_N8
  2024. --operation mode is normal
  2026. T1L22 = !U1L5 & (T1L12 # P1L9 & P1L5);
  2029. --T1L34 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[53]~1261 at LC_X4_Y6_N1
  2030. --operation mode is normal
  2032. T1L34 = !V1L5 & (T1L22 # U1L9 & U1L5);
  2035. --T1L33 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[53]~26 at LC_X4_Y7_N8
  2036. --operation mode is normal
  2038. T1L33 = V1L15 & (V1L5);
  2041. --W1L22 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~108 at LC_X5_Y7_N4
  2042. --operation mode is arithmetic
  2044. W1L22 = W1L23;
  2047. --D1L57 is DS18B20VHDL:inst4|Decoder~164 at LC_X6_Y4_N1
  2048. --operation mode is normal
  2050. D1L57 = D1_Count[0] & !D1_Count[3] & !D1_Count[1] & D1_Count[2];
  2053. --D1L39 is DS18B20VHDL:inst4|DATA[5]~472 at LC_X6_Y4_N8
  2054. --operation mode is normal
  2056. D1L39 = D1L57 & A1L27 & (A1L2 # !D1L116);
  2059. --D1L40 is DS18B20VHDL:inst4|DATA[5]~473 at LC_X6_Y4_N7
  2060. --operation mode is normal
  2062. D1L40 = W1_add_sub_cella[1] & (!D1L57 # !A1L27);
  2065. --N2L13 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~49 at LC_X9_Y4_N6
  2066. --operation mode is arithmetic
  2068. N2L13_cout_0 = N2L15;
  2069. N2L13 = CARRY(N2L13_cout_0);
  2071. --N2L14 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~49COUT1_61 at LC_X9_Y4_N6
  2072. --operation mode is arithmetic
  2074. N2L14_cout_1 = N2L15;
  2075. N2L14 = CARRY(N2L14_cout_1);
  2078. --D1L58 is DS18B20VHDL:inst4|Decoder~165 at LC_X6_Y4_N0
  2079. --operation mode is normal
  2081. D1L58 = D1_Count[1] & D1_Count[3] & !D1_Count[0] & !D1_Count[2];
  2084. --J1L3 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[17]~42 at LC_X9_Y5_N9
  2085. --operation mode is normal
  2087. J1L3 = D1_DATA[10] & !N2L5;
  2090. --J1L4 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[17]~47 at LC_X9_Y4_N0
  2091. --operation mode is normal
  2093. J1L4 = N2L6 & N2L5;
  2096. --T1L21 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[44]~43 at LC_X4_Y6_N6
  2097. --operation mode is normal
  2099. T1L21 = U1L5 & U1L9;
  2102. --V1L18 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~91 at LC_X4_Y7_N4
  2103. --operation mode is arithmetic
  2105. V1L18 = V1L23 $ (!T1L19 & !T1L20);
  2107. --V1L19 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~93 at LC_X4_Y7_N4
  2108. --operation mode is arithmetic
  2110. V1L19 = V1L20;
  2113. --D1L59 is DS18B20VHDL:inst4|Decoder~166 at LC_X6_Y4_N4
  2114. --operation mode is normal
  2116. D1L59 = D1_Count[2] & !D1_Count[3] & D1_Count[1] & !D1_Count[0];
  2119. --D1L42 is DS18B20VHDL:inst4|DATA[6]~475 at LC_X5_Y4_N2
  2120. --operation mode is normal
  2122. D1L42 = A1L27 & D1L59 & (A1L2 # !D1L116);
  2125. --D1L43 is DS18B20VHDL:inst4|DATA[6]~476 at LC_X5_Y4_N4
  2126. --operation mode is normal
  2128. D1L43 = V1_add_sub_cella[1] & (!D1L59 # !A1L27);
  2131. --T1L11 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[35]~60 at LC_X4_Y6_N4
  2132. --operation mode is normal
  2134. T1L11 = P1L9 & P1L5;
  2137. --U1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~71 at LC_X3_Y6_N3
  2138. --operation mode is arithmetic
  2140. U1L13 = U1L17 $ (!T1L10 & !T1L9);
  2142. --U1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~73 at LC_X3_Y6_N3
  2143. --operation mode is arithmetic
  2145. U1L14_cout_0 = !U1L17 & (T1L10 # T1L9);
  2146. U1L14 = CARRY(U1L14_cout_0);
  2148. --U1L15 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~73COUT1_99 at LC_X3_Y6_N3
  2149. --operation mode is arithmetic
  2151. U1L15_cout_1 = !U1L18 & (T1L10 # T1L9);
  2152. U1L15 = CARRY(U1L15_cout_1);
  2155. --D1L60 is DS18B20VHDL:inst4|Decoder~167 at LC_X6_Y4_N2
  2156. --operation mode is normal
  2158. D1L60 = D1_Count[2] & !D1_Count[3] & D1_Count[1] & D1_Count[0];
  2161. --D1L45 is DS18B20VHDL:inst4|DATA[7]~477 at LC_X5_Y4_N1
  2162. --operation mode is normal
  2164. D1L45 = A1L27 & D1L60 & (A1L2 # !D1L116);
  2167. --D1L46 is DS18B20VHDL:inst4|DATA[7]~478 at LC_X5_Y4_N0
  2168. --operation mode is normal
  2170. D1L46 = U1_add_sub_cella[1] & (!A1L27 # !D1L60);
  2173. --D1L61 is DS18B20VHDL:inst4|Decoder~168 at LC_X8_Y5_N4
  2174. --operation mode is normal
  2176. D1L61 = !D1_Count[0] & D1_Count[3] & !D1_Count[1] & !D1_Count[2];
  2179. --D1L48 is DS18B20VHDL:inst4|DATA[8]~479 at LC_X5_Y5_N9
  2180. --operation mode is normal
  2182. D1L48 = A1L27 & D1L61 & (A1L2 # !D1L116);
  2185. --D1L49 is DS18B20VHDL:inst4|DATA[8]~480 at LC_X5_Y5_N4
  2186. --operation mode is normal
  2188. D1L49 = P2_add_sub_cella[1] & (!A1L27 # !D1L61);
  2191. --J1L19 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[30]~14 at LC_X6_Y7_N9
  2192. --operation mode is normal
  2194. J1L19 = W1_add_sub_cella[1] & (!P4L5);
  2197. --J1L20 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|StageOut[30]~19 at LC_X6_Y7_N5
  2198. --operation mode is normal
  2200. J1L20 = W1_add_sub_cella[1] & (P4L5);
  2203. --N1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~49 at LC_X4_Y5_N1
  2204. --operation mode is arithmetic
  2206. N1L13_cout_0 = N1L15;
  2207. N1L13 = CARRY(N1L13_cout_0);
  2209. --N1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~49COUT1_59 at LC_X4_Y5_N1
  2210. --operation mode is arithmetic
  2212. N1L14_cout_1 = N1L15;
  2213. N1L14 = CARRY(N1L14_cout_1);
  2216. --T1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[26]~69 at LC_X4_Y5_N6
  2217. --operation mode is normal
  2219. T1L3 = !N1L8 & (D1_DATA[10]);
  2222. --T1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[26]~77 at LC_X4_Y5_N8
  2223. --operation mode is normal
  2225. T1L4 = N1L8 & N1L9;
  2228. --P1L12 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~61 at LC_X3_Y5_N1
  2229. --operation mode is arithmetic
  2231. P1L12 = P1L16 $ (!T1L1 & !T1L2);
  2233. --P1L13 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~63 at LC_X3_Y5_N1
  2234. --operation mode is arithmetic
  2236. P1L13_cout_0 = !T1L1 & !T1L2 & !P1L16;
  2237. P1L13 = CARRY(P1L13_cout_0);
  2239. --P1L14 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~63COUT1_80 at LC_X3_Y5_N1
  2240. --operation mode is arithmetic
  2242. P1L14_cout_1 = !T1L1 & !T1L2 & !P1L17;
  2243. P1L14 = CARRY(P1L14_cout_1);
  2246. --N1_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[1] at LC_X2_Y5_N3
  2247. --operation mode is arithmetic
  2249. N1_add_sub_cella[1] = N2_add_sub_cella[1];
  2251. --N1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[1]~COUT at LC_X2_Y5_N3
  2252. --operation mode is arithmetic
  2254. N1L3_cout_0 = N2_add_sub_cella[1];
  2255. N1L3 = CARRY(N1L3_cout_0);
  2257. --N1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[1]~COUTCOUT1_63 at LC_X2_Y5_N3
  2258. --operation mode is arithmetic
  2260. N1L4_cout_1 = N2_add_sub_cella[1];
  2261. N1L4 = CARRY(N1L4_cout_1);
  2264. --T1L10 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[34]~1262 at LC_X2_Y5_N6
  2265. --operation mode is normal
  2267. T1L10 = !P1L5 & (N1L8 & (!N1_add_sub_cella[1]) # !N1L8 & N2_add_sub_cella[1]);
  2270. --T1L20 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[43]~1263 at LC_X3_Y6_N7
  2271. --operation mode is normal
  2273. T1L20 = !U1L5 & (T1L10 # P1L5 & P1L12);
  2276. --T1L32 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[52]~1264 at LC_X3_Y7_N6
  2277. --operation mode is normal
  2279. T1L32 = !V1L5 & (T1L20 # U1L13 & U1L5);
  2282. --T1L31 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[52]~27 at LC_X4_Y7_N0
  2283. --operation mode is normal
  2285. T1L31 = V1L18 & (V1L5);
  2288. --W1L26 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~113 at LC_X5_Y7_N3
  2289. --operation mode is arithmetic
  2291. W1L26_cout_0 = !T1L29 & !T1L30 & !W1L10;
  2292. W1L26 = CARRY(W1L26_cout_0);
  2294. --W1L27 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~113COUT1_133 at LC_X5_Y7_N3
  2295. --operation mode is arithmetic
  2297. W1L27_cout_1 = !T1L29 & !T1L30 & !W1L11;
  2298. W1L27 = CARRY(W1L27_cout_1);
  2301. --T1L19 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[43]~44 at LC_X3_Y7_N8
  2302. --operation mode is normal
  2304. T1L19 = U1L5 & U1L13;
  2307. --V1L22 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~96 at LC_X4_Y7_N3
  2308. --operation mode is arithmetic
  2310. V1L22 = V1L7 $ (!T1L17 & !T1L18);
  2312. --V1L23 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~98 at LC_X4_Y7_N3
  2313. --operation mode is arithmetic
  2315. V1L23_cout_0 = !V1L7 & (T1L17 # T1L18);
  2316. V1L23 = CARRY(V1L23_cout_0);
  2318. --V1L24 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~98COUT1_115 at LC_X4_Y7_N3
  2319. --operation mode is arithmetic
  2321. V1L24_cout_1 = !V1L8 & (T1L17 # T1L18);
  2322. V1L24 = CARRY(V1L24_cout_1);
  2325. --T1L9 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[34]~61 at LC_X3_Y6_N9
  2326. --operation mode is normal
  2328. T1L9 = P1L5 & (P1L12);
  2331. --U1L16 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~76 at LC_X3_Y6_N2
  2332. --operation mode is arithmetic
  2334. U1L16 = U1L20 $ (!T1L8 & !T1L7);
  2336. --U1L17 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~78 at LC_X3_Y6_N2
  2337. --operation mode is arithmetic
  2339. U1L17_cout_0 = !T1L8 & !T1L7 & !U1L20;
  2340. U1L17 = CARRY(U1L17_cout_0);
  2342. --U1L18 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~78COUT1_98 at LC_X3_Y6_N2
  2343. --operation mode is arithmetic
  2345. U1L18_cout_1 = !T1L8 & !T1L7 & !U1L21;
  2346. U1L18 = CARRY(U1L18_cout_1);
  2349. --D1L62 is DS18B20VHDL:inst4|Decoder~169 at LC_X8_Y5_N7
  2350. --operation mode is normal
  2352. D1L62 = D1_Count[0] & D1_Count[3] & !D1_Count[1] & !D1_Count[2];
  2355. --D1L51 is DS18B20VHDL:inst4|DATA[9]~484 at LC_X5_Y5_N3
  2356. --operation mode is normal
  2358. D1L51 = A1L27 & D1L62 & (A1L2 # !D1L116);
  2361. --D1L52 is DS18B20VHDL:inst4|DATA[9]~485 at LC_X5_Y5_N7
  2362. --operation mode is normal
  2364. D1L52 = N2_add_sub_cella[1] & (!D1L62 # !A1L27);
  2367. --T1L1 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[25]~70 at LC_X2_Y5_N8
  2368. --operation mode is normal
  2370. T1L1 = !N1L8 & (N2_add_sub_cella[1]);
  2373. --T1L2 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[25]~78 at LC_X2_Y5_N2
  2374. --operation mode is normal
  2376. T1L2 = N1L8 & !N1_add_sub_cella[1];
  2379. --P1L16 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~68 at LC_X3_Y5_N0
  2380. --operation mode is arithmetic
  2382. P1L16_cout_0 = P1L18;
  2383. P1L16 = CARRY(P1L16_cout_0);
  2385. --P1L17 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~68COUT1_79 at LC_X3_Y5_N0
  2386. --operation mode is arithmetic
  2388. P1L17_cout_1 = P1L18;
  2389. P1L17 = CARRY(P1L17_cout_1);
  2392. --P1_add_sub_cella[1] is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[1] at LC_X3_Y5_N5
  2393. --operation mode is arithmetic
  2395. P1_add_sub_cella[1] = P2_add_sub_cella[1];
  2397. --P1L3 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[1]~COUT at LC_X3_Y5_N5
  2398. --operation mode is arithmetic
  2400. P1L3_cout_0 = P2_add_sub_cella[1];
  2401. P1L3 = CARRY(P1L3_cout_0);
  2403. --P1L4 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[1]~COUTCOUT1_85 at LC_X3_Y5_N5
  2404. --operation mode is arithmetic
  2406. P1L4_cout_1 = P2_add_sub_cella[1];
  2407. P1L4 = CARRY(P1L4_cout_1);
  2410. --T1L18 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[42]~1265 at LC_X3_Y6_N0
  2411. --operation mode is normal
  2413. T1L18 = !U1L5 & (P1L5 & !P1_add_sub_cella[1] # !P1L5 & (P2_add_sub_cella[1]));
  2416. --T1L30 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[51]~1266 at LC_X3_Y7_N9
  2417. --operation mode is normal
  2419. T1L30 = !V1L5 & (T1L18 # U1L5 & U1L16);
  2422. --T1L29 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[51]~28 at LC_X4_Y7_N9
  2423. --operation mode is normal
  2425. T1L29 = V1L5 & V1L22;
  2428. --T1L17 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[42]~45 at LC_X3_Y7_N5
  2429. --operation mode is normal
  2431. T1L17 = U1L5 & U1L16;
  2434. --T1L7 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[33]~54 at LC_X3_Y5_N8
  2435. --operation mode is normal
  2437. T1L7 = P2_add_sub_cella[1] & !P1L5;
  2440. --T1L8 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|StageOut[33]~62 at LC_X3_Y6_N8
  2441. --operation mode is normal
  2443. T1L8 = P1L5 & (!P1_add_sub_cella[1]);
  2446. --U1L20 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~83 at LC_X3_Y6_N1
  2447. --operation mode is arithmetic
  2449. U1L20_cout_0 = U1L22;
  2450. U1L20 = CARRY(U1L20_cout_0);
  2452. --U1L21 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~83COUT1_96 at LC_X3_Y6_N1
  2453. --operation mode is arithmetic
  2455. U1L21_cout_1 = U1L22;
  2456. U1L21 = CARRY(U1L21_cout_1);
  2459. --D1L34 is DS18B20VHDL:inst4|Count[3]~396 at LC_X7_Y6_N6
  2460. --operation mode is normal
  2462. D1L34 = D1L32 & (D1_state[0] $ !D1_state[1]) # !D1L33;
  2465. --W1L28 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_698:add_sub_7|add_sub_cella[2]~117 at LC_X6_Y4_N6
  2466. --operation mode is normal
  2468. W1L28 = W1L3;
  2471. --V1L25 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_598:add_sub_6|add_sub_cella[2]~102 at LC_X5_Y4_N8
  2472. --operation mode is normal
  2474. V1L25 = V1L3;
  2477. --U1L22 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_498:add_sub_5|add_sub_cella[2]~87 at LC_X5_Y4_N6
  2478. --operation mode is normal
  2480. U1L22 = U1L3;
  2483. --P2L18 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~72 at LC_X5_Y5_N6
  2484. --operation mode is normal
  2486. P2L18 = P2L3;
  2489. --P3L18 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_5|add_sub_cella[2]~73 at LC_X7_Y7_N8
  2490. --operation mode is normal
  2492. P3L18 = P3L3;
  2495. --N2L15 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~53 at LC_X5_Y5_N1
  2496. --operation mode is normal
  2498. N2L15 = N2L3;
  2501. --P4L18 is DS18B20VHDL:inst4|lpm_divide:div_rtl_1|lpm_divide_vff:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_sfd:divider|add_sub_398:add_sub_6|add_sub_cella[2]~73 at LC_X5_Y6_N7
  2502. --operation mode is normal
  2504. P4L18 = P4L3;
  2507. --N1L15 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_298:add_sub_3|add_sub_cella[2]~54 at LC_X2_Y5_N4
  2508. --operation mode is normal
  2510. N1L15 = N1L3;
  2513. --P1L18 is DS18B20VHDL:inst4|lpm_divide:mod_rtl_0|lpm_divide_68f:auto_generated|sign_div_unsign_qhg:divider|alt_u_div_4gd:divider|add_sub_398:add_sub_4|add_sub_cella[2]~73 at LC_X3_Y5_N6
  2514. --operation mode is normal
  2516. P1L18 = P1L3;
  2519. --D1_EOCtemp is DS18B20VHDL:inst4|EOCtemp at LC_X6_Y7_N7
  2520. --operation mode is normal
  2522. D1_EOCtemp = RESET & !A1L27 # !RESET & (D1_EOCtemp);
  2525. --GCLKP2 is GCLKP2 at PIN_30
  2526. --operation mode is input
  2528. GCLKP2 = INPUT();
  2531. --RESET is RESET at PIN_28
  2532. --operation mode is input
  2534. RESET = INPUT();
  2537. --GCLKP1 is GCLKP1 at PIN_14
  2538. --operation mode is input
  2540. GCLKP1 = INPUT();
  2543. --LEDOUT[7] is LEDOUT[7] at PIN_81
  2544. --operation mode is output
  2546. LEDOUT[7] = OUTPUT(!A1L24);
  2549. --LEDOUT[6] is LEDOUT[6] at PIN_82
  2550. --operation mode is output
  2552. LEDOUT[6] = OUTPUT(C1L12);
  2555. --LEDOUT[5] is LEDOUT[5] at PIN_83
  2556. --operation mode is output
  2558. LEDOUT[5] = OUTPUT(C1L11);
  2561. --LEDOUT[4] is LEDOUT[4] at PIN_84
  2562. --operation mode is output
  2564. LEDOUT[4] = OUTPUT(C1L10);
  2567. --LEDOUT[3] is LEDOUT[3] at PIN_85
  2568. --operation mode is output
  2570. LEDOUT[3] = OUTPUT(C1L9);
  2573. --LEDOUT[2] is LEDOUT[2] at PIN_86
  2574. --operation mode is output
  2576. LEDOUT[2] = OUTPUT(!C1L8);
  2579. --LEDOUT[1] is LEDOUT[1] at PIN_87
  2580. --operation mode is output
  2582. LEDOUT[1] = OUTPUT(!C1L7);
  2585. --LEDOUT[0] is LEDOUT[0] at PIN_89
  2586. --operation mode is output
  2588. LEDOUT[0] = OUTPUT(C1L6);
  2591. --Light[7] is Light[7] at PIN_100
  2592. --operation mode is output
  2594. Light[7] = OUTPUT(!D1_PDATA[7]);
  2597. --Light[6] is Light[6] at PIN_99
  2598. --operation mode is output
  2600. Light[6] = OUTPUT(!D1_PDATA[6]);
  2603. --Light[5] is Light[5] at PIN_98
  2604. --operation mode is output
  2606. Light[5] = OUTPUT(!D1_PDATA[5]);
  2609. --Light[4] is Light[4] at PIN_97
  2610. --operation mode is output
  2612. Light[4] = OUTPUT(!D1_PDATA[4]);
  2615. --Light[3] is Light[3] at PIN_96
  2616. --operation mode is output
  2618. Light[3] = OUTPUT(!D1_PDATA[3]);
  2621. --Light[2] is Light[2] at PIN_95
  2622. --operation mode is output
  2624. Light[2] = OUTPUT(!D1_PDATA[2]);
  2627. --Light[1] is Light[1] at PIN_92
  2628. --operation mode is output
  2630. Light[1] = OUTPUT(!D1_PDATA[1]);
  2633. --Light[0] is Light[0] at PIN_91
  2634. --operation mode is output
  2636. Light[0] = OUTPUT(!D1_PDATA[0]);
  2639. --SELECT[3] is SELECT[3] at PIN_75
  2640. --operation mode is output
  2642. SELECT[3] = OUTPUT(C1L1);
  2645. --SELECT[2] is SELECT[2] at PIN_76
  2646. --operation mode is output
  2648. SELECT[2] = OUTPUT(A1L24);
  2651. --SELECT[1] is SELECT[1] at PIN_77
  2652. --operation mode is output
  2654. SELECT[1] = OUTPUT(!A1L26);
  2657. --SELECT[0] is SELECT[0] at PIN_78
  2658. --operation mode is output
  2660. SELECT[0] = OUTPUT(A1L25);
  2663. --A1L2 is DT~0 at PIN_33
  2664. --operation mode is bidir
  2666. A1L2 = DT;
  2668. --DT is DT at PIN_33
  2669. --operation mode is bidir
  2671. DT = BIDIR(OPNDRN(D1L116));