Light.hier_info
上传用户:sunkay99
上传日期:2022-08-09
资源大小:204k
文件大小:1k
源码类别:

VHDL/FPGA/Verilog

开发平台:

Others

  1. |Light
  2. GCLKP1 => Count[3].CLK
  3. GCLKP1 => Count[2].CLK
  4. GCLKP1 => Count[1].CLK
  5. GCLKP1 => Count[0].CLK
  6. GCLKP1 => Period1uS.CLK
  7. GCLKP2 => ~NO_FANOUT~
  8. light[0] <= light[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  9. light[1] <= light[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  10. light[2] <= light[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  11. light[3] <= light[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  12. light[4] <= light[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  13. light[5] <= light[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  14. light[6] <= light[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  15. light[7] <= light[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE