VHDL/FPGA/Verilog

开发平台：

Others

Light.tan.summary：源码内容

							--------------------------------------------------------------------------------------
Timing Analyzer Summary
--------------------------------------------------------------------------------------
Type           : Worst-case tco
Slack          : N/A
Required Time  : None
Actual Time    : 31.417 ns
From           : light[4]~reg0
To             : light[4]
From Clock     : GCLKP1
To Clock       : --
Failed Paths   : 0
Type           : Clock Setup: 'GCLKP1'
Slack          : N/A
Required Time  : None
Actual Time    : 118.58 MHz ( period = 8.433 ns )
From           : Count1[0]
To             : Count1[9]
From Clock     : GCLKP1
To Clock       : GCLKP1
Failed Paths   : 0
Type           : Clock Hold: 'GCLKP1'
Slack          : Not operational: Clock Skew > Data Delay
Required Time  : None
Actual Time    : N/A
From           : flag[2]
To             : light[1]~reg0
From Clock     : GCLKP1
To Clock       : GCLKP1
Failed Paths   : 22
Type           : Total number of failed paths
Slack          : 
Required Time  : 
Actual Time    : 
From           : 
To             : 
From Clock     : 
To Clock       : 
Failed Paths   : 22
--------------------------------------------------------------------------------------

						