English
KeyBoard.pin
资源名称：KeyBoard.rar [点击查看]
上传用户：shenghui
上传日期：2022-08-09
资源大小：328k
文件大小：15k
源码类别：
VHDL/FPGA/Verilog
开发平台：
Others
- -- Copyright (C) 1991-2008 Altera Corporation
- -- Your use of Altera Corporation's design tools, logic functions
- -- and other software and tools, and its AMPP partner logic
- -- functions, and any output files from any of the foregoing
- -- (including device programming or simulation files), and any
- -- associated documentation or information are expressly subject
- -- to the terms and conditions of the Altera Program License
- -- Subscription Agreement, Altera MegaCore Function License
- -- Agreement, or other applicable license agreement, including,
- -- without limitation, that your use is for the sole purpose of
- -- programming logic devices manufactured by Altera and sold by
- -- Altera or its authorized distributors. Please refer to the
- -- applicable agreement for further details.
- --
- -- This is a Quartus II output file. It is for reporting purposes only, and is
- -- not intended for use as a Quartus II input file. This file cannot be used
- -- to make Quartus II pin assignments - for instructions on how to make pin
- -- assignments, please see Quartus II help.
- ---------------------------------------------------------------------------------
- ---------------------------------------------------------------------------------
- -- NC : No Connect. This pin has no internal connection to the device.
- -- DNU : Do Not Use. This pin MUST NOT be connected.
- -- VCCPGM : Dedicated power pin for configuration, which MUST be connected to 1.8V, 2.5V or 3.0V depending on the needs of the configuration device.
- -- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V).
- -- VCCIO : Dedicated power pin, which MUST be connected to VCC
- -- of its bank.
- -- Bank 1: 3.3V
- -- Bank 2: 3.3V
- -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
- -- It can also be used to report unused dedicated pins. The connection
- -- on the board for unused dedicated pins depends on whether this will
- -- be used in a future design. One example is device migration. When
- -- using device migration, refer to the device pin-tables. If it is a
- -- GND pin in the pin table or if it will not be used in a future design
- -- for another purpose the it MUST be connected to GND. If it is an unused
- -- dedicated pin, then it can be connected to a valid signal on the board
- -- (low, high, or toggling) if that signal is required for a different
- -- revision of the design.
- -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
- -- This pin should be connected to GND. It may also be connected to a
- -- valid signal on the board (low, high, or toggling) if that signal
- -- is required for a different revision of the design.
- -- GND* : Unused I/O pin. For transceiver I/O banks (Bank 13, 14, 15, 16 and 17),
- -- connect each pin marked GND* either individually through a 10 kohm resistor
- -- to GND or tie all pins together and connect through a single 10 kohm resistor
- -- to GND.
- -- For non-transceiver I/O banks, connect each pin marked GND* directly to GND
- -- or leave it unconnected.
- -- RESERVED : Unused I/O pin, which MUST be left unconnected.
- -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
- -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
- -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
- -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
- ---------------------------------------------------------------------------------
- ---------------------------------------------------------------------------------
- -- Pin directions (input, output or bidir) are based on device operating in user mode.
- ---------------------------------------------------------------------------------
- Quartus II Version 8.0 Build 215 05/29/2008 SJ Full Version
- CHIP "KeyBoard" ASSIGNED TO AN: EPM570T100C5
- Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
- -------------------------------------------------------------------------------------------------------------
- RESERVED_INPUT : 1 : : : : 2 :
- RESERVED_INPUT : 2 : : : : 1 :
- RESERVED_INPUT : 3 : : : : 1 :
- RESERVED_INPUT : 4 : : : : 1 :
- RESERVED_INPUT : 5 : : : : 1 :
- RESERVED_INPUT : 6 : : : : 1 :
- RESERVED_INPUT : 7 : : : : 1 :
- RESERVED_INPUT : 8 : : : : 1 :
- VCCIO1 : 9 : power : : 3.3V : 1 :
- GNDIO : 10 : gnd : : : :
- GNDINT : 11 : gnd : : : :
- RESERVED_INPUT : 12 : : : : 1 :
- VCCINT : 13 : power : : 3.3V : :
- GCLKP : 14 : input : 3.3-V LVTTL : : 1 : Y
- RESERVED_INPUT : 15 : : : : 1 :
- RESERVED_INPUT : 16 : : : : 1 :
- RESERVED_INPUT : 17 : : : : 1 :
- RESERVED_INPUT : 18 : : : : 1 :
- RESERVED_INPUT : 19 : : : : 1 :
- RESERVED_INPUT : 20 : : : : 1 :
- RESERVED_INPUT : 21 : : : : 1 :
- TMS : 22 : input : : : 1 :
- TDI : 23 : input : : : 1 :
- TCK : 24 : input : : : 1 :
- TDO : 25 : output : : : 1 :
- RESERVED_INPUT : 26 : : : : 1 :
- RESERVED_INPUT : 27 : : : : 1 :
- RESET : 28 : input : 3.3-V LVTTL : : 1 : Y
- RESERVED_INPUT : 29 : : : : 1 :
- GCLKP2 : 30 : input : 3.3-V LVTTL : : 1 : Y
- VCCIO1 : 31 : power : : 3.3V : 1 :
- GNDIO : 32 : gnd : : : :
- RESERVED_INPUT : 33 : : : : 1 :
- RESERVED_INPUT : 34 : : : : 1 :
- RESERVED_INPUT : 35 : : : : 1 :
- ROW[3] : 36 : input : 3.3-V LVTTL : : 1 : Y
- GNDINT : 37 : gnd : : : :
- ROW[2] : 38 : input : 3.3-V LVTTL : : 1 : Y
- VCCINT : 39 : power : : 3.3V : :
- ROW[1] : 40 : input : 3.3-V LVTTL : : 1 : Y
- ROW[0] : 41 : input : 3.3-V LVTTL : : 1 : Y
- COL[3] : 42 : output : 3.3-V LVTTL : : 1 : Y
- COL[2] : 43 : output : 3.3-V LVTTL : : 1 : Y
- COL[1] : 44 : output : 3.3-V LVTTL : : 1 : Y
- VCCIO1 : 45 : power : : 3.3V : 1 :
- GNDIO : 46 : gnd : : : :
- COL[0] : 47 : output : 3.3-V LVTTL : : 1 : Y
- RESERVED_INPUT : 48 : : : : 1 :
- RESERVED_INPUT : 49 : : : : 1 :
- RESERVED_INPUT : 50 : : : : 1 :
- RESERVED_INPUT : 51 : : : : 1 :
- RESERVED_INPUT : 52 : : : : 2 :
- RESERVED_INPUT : 53 : : : : 2 :
- RESERVED_INPUT : 54 : : : : 2 :
- RESERVED_INPUT : 55 : : : : 2 :
- RESERVED_INPUT : 56 : : : : 2 :
- RESERVED_INPUT : 57 : : : : 2 :
- RESERVED_INPUT : 58 : : : : 2 :
- VCCIO2 : 59 : power : : 3.3V : 2 :
- GNDIO : 60 : gnd : : : :
- RESERVED_INPUT : 61 : : : : 2 :
- RESERVED_INPUT : 62 : : : : 2 :
- VCCINT : 63 : power : : 3.3V : :
- RESERVED_INPUT : 64 : : : : 2 :
- GNDINT : 65 : gnd : : : :
- RESERVED_INPUT : 66 : : : : 2 :
- RESERVED_INPUT : 67 : : : : 2 :
- RESERVED_INPUT : 68 : : : : 2 :
- RESERVED_INPUT : 69 : : : : 2 :
- RESERVED_INPUT : 70 : : : : 2 :
- RESERVED_INPUT : 71 : : : : 2 :
- RESERVED_INPUT : 72 : : : : 2 :
- RESERVED_INPUT : 73 : : : : 2 :
- RESERVED_INPUT : 74 : : : : 2 :
- SELECT[3] : 75 : output : 3.3-V LVTTL : : 2 : Y
- SELECT[2] : 76 : output : 3.3-V LVTTL : : 2 : Y
- SELECT[1] : 77 : output : 3.3-V LVTTL : : 2 : Y
- SELECT[0] : 78 : output : 3.3-V LVTTL : : 2 : Y
- GNDIO : 79 : gnd : : : :
- VCCIO2 : 80 : power : : 3.3V : 2 :
- LEDOUT[7] : 81 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[6] : 82 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[5] : 83 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[4] : 84 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[3] : 85 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[2] : 86 : output : 3.3-V LVTTL : : 2 : Y
- LEDOUT[1] : 87 : output : 3.3-V LVTTL : : 2 : Y
- VCCINT : 88 : power : : 3.3V : :
- LEDOUT[0] : 89 : output : 3.3-V LVTTL : : 2 : Y
- GNDINT : 90 : gnd : : : :
- Light[0] : 91 : output : 3.3-V LVTTL : : 2 : Y
- Light[1] : 92 : output : 3.3-V LVTTL : : 2 : Y
- GNDIO : 93 : gnd : : : :
- VCCIO2 : 94 : power : : 3.3V : 2 :
- Light[2] : 95 : output : 3.3-V LVTTL : : 2 : Y
- Light[3] : 96 : output : 3.3-V LVTTL : : 2 : Y
- Light[4] : 97 : output : 3.3-V LVTTL : : 2 : Y
- Light[5] : 98 : output : 3.3-V LVTTL : : 2 : Y
- Light[6] : 99 : output : 3.3-V LVTTL : : 2 : Y
- Light[7] : 100 : output : 3.3-V LVTTL : : 2 : Y
