VHDL/FPGA/Verilog

开发平台：
Others

PS2.hier_info：源码内容
							|PS2
LEDOUT[0] <= LED4:inst.LEDOut[0]
LEDOUT[1] <= LED4:inst.LEDOut[1]
LEDOUT[2] <= LED4:inst.LEDOut[2]
LEDOUT[3] <= LED4:inst.LEDOut[3]
LEDOUT[4] <= LED4:inst.LEDOut[4]
LEDOUT[5] <= LED4:inst.LEDOut[5]
LEDOUT[6] <= LED4:inst.LEDOut[6]
LEDOUT[7] <= LED4:inst.LEDOut[7]
RESET => LED4:inst.RESET
RESET => Frequency:inst5.RESET
RESET => PS2VHDL:inst2.RESET
GCLKP1 => Frequency:inst5.GCLKP1
GCLKP2 => Frequency:inst5.GCLKP2
KBDATA => PS2VHDL:inst2.KBDATA
KBCLK => PS2VHDL:inst2.KBCLK
LIGHT[0] <= LED4:inst.Light[0]
LIGHT[1] <= LED4:inst.Light[1]
LIGHT[2] <= LED4:inst.Light[2]
LIGHT[3] <= LED4:inst.Light[3]
LIGHT[4] <= LED4:inst.Light[4]
LIGHT[5] <= LED4:inst.Light[5]
LIGHT[6] <= LED4:inst.Light[6]
LIGHT[7] <= LED4:inst.Light[7]
SELECT[0] <= LED4:inst.DigitSelect[0]
SELECT[1] <= LED4:inst.DigitSelect[1]
SELECT[2] <= LED4:inst.DigitSelect[2]
SELECT[3] <= LED4:inst.DigitSelect[3]
|PS2|LED4:inst
RESET => ~NO_FANOUT~
ClockScan => Refresh[1].CLK
ClockScan => Refresh[0].CLK
LED1[0] => LED[0].DATAB
LED1[0] => Light[0].DATAIN
LED1[1] => LED[1].DATAB
LED1[1] => Light[1].DATAIN
LED1[2] => LED[2].DATAB
LED1[2] => Light[2].DATAIN
LED1[3] => LED[3].DATAB
LED1[3] => Light[3].DATAIN
LED2[0] => LED~7.DATAB
LED2[0] => Light[4].DATAIN
LED2[1] => LED~6.DATAB
LED2[1] => Light[5].DATAIN
LED2[2] => LED~5.DATAB
LED2[2] => Light[6].DATAIN
LED2[3] => LED~4.DATAB
LED2[3] => Light[7].DATAIN
LED3[0] => LED~3.DATAB
LED3[1] => LED~2.DATAB
LED3[2] => LED~1.DATAB
LED3[3] => LED~0.DATAB
LED4[0] => LED~3.DATAA
LED4[1] => LED~2.DATAA
LED4[2] => LED~1.DATAA
LED4[3] => LED~0.DATAA
Light[0] <= LED1[0].DB_MAX_OUTPUT_PORT_TYPE
Light[1] <= LED1[1].DB_MAX_OUTPUT_PORT_TYPE
Light[2] <= LED1[2].DB_MAX_OUTPUT_PORT_TYPE
Light[3] <= LED1[3].DB_MAX_OUTPUT_PORT_TYPE
Light[4] <= LED2[0].DB_MAX_OUTPUT_PORT_TYPE
Light[5] <= LED2[1].DB_MAX_OUTPUT_PORT_TYPE
Light[6] <= LED2[2].DB_MAX_OUTPUT_PORT_TYPE
Light[7] <= LED2[3].DB_MAX_OUTPUT_PORT_TYPE
LEDOut[0] <= LEDOut~6.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[1] <= LEDOut~5.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[2] <= LEDOut~4.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[3] <= LEDOut~3.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[4] <= LEDOut~2.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[5] <= LEDOut~1.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[6] <= LEDOut~0.DB_MAX_OUTPUT_PORT_TYPE
LEDOut[7] <= <GND>
DigitSelect[0] <= Equal2.DB_MAX_OUTPUT_PORT_TYPE
DigitSelect[1] <= DigitSelect~4.DB_MAX_OUTPUT_PORT_TYPE
DigitSelect[2] <= DigitSelect~3.DB_MAX_OUTPUT_PORT_TYPE
DigitSelect[3] <= DigitSelect~2.DB_MAX_OUTPUT_PORT_TYPE
|PS2|Frequency:inst5
RESET => ~NO_FANOUT~
GCLKP1 => CLK:Count[3].CLK
GCLKP1 => CLK:Count[2].CLK
GCLKP1 => CLK:Count[1].CLK
GCLKP1 => CLK:Count[0].CLK
GCLKP1 => Period1uS.CLK
GCLKP1 => KeyScan.DATAIN
GCLKP2 => ~NO_FANOUT~
ClockScan <= ClockScan~reg0.DB_MAX_OUTPUT_PORT_TYPE
KeyScan <= GCLKP1.DB_MAX_OUTPUT_PORT_TYPE
|PS2|PS2VHDL:inst2
RESET => EOC~0.OUTPUTSELECT
RESET => cnt8[3].ACLR
RESET => cnt8[2].ACLR
RESET => cnt8[1].ACLR
RESET => cnt8[0].ACLR
RESET => spdata[8].ACLR
RESET => spdata[7].ACLR
RESET => spdata[6].ACLR
RESET => spdata[5].ACLR
RESET => spdata[4].ACLR
RESET => spdata[3].ACLR
RESET => spdata[2].ACLR
RESET => spdata[1].ACLR
KBDATA => spdata~7.DATAB
KBDATA => spdata~6.DATAB
KBDATA => spdata~5.DATAB
KBDATA => spdata~4.DATAB
KBDATA => spdata~3.DATAB
KBDATA => spdata~2.DATAB
KBDATA => spdata~1.DATAB
KBDATA => spdata~0.DATAB
KBCLK => cnt8[3].CLK
KBCLK => cnt8[2].CLK
KBCLK => cnt8[1].CLK
KBCLK => cnt8[0].CLK
KBCLK => spdata[8].CLK
KBCLK => spdata[7].CLK
KBCLK => spdata[6].CLK
KBCLK => spdata[5].CLK
KBCLK => spdata[4].CLK
KBCLK => spdata[3].CLK
KBCLK => spdata[2].CLK
KBCLK => spdata[1].CLK
EOC <= EOC~0.DB_MAX_OUTPUT_PORT_TYPE
PDATA[0] <= spdata[1].DB_MAX_OUTPUT_PORT_TYPE
PDATA[1] <= spdata[2].DB_MAX_OUTPUT_PORT_TYPE
PDATA[2] <= spdata[3].DB_MAX_OUTPUT_PORT_TYPE
PDATA[3] <= spdata[4].DB_MAX_OUTPUT_PORT_TYPE
PDATA[4] <= spdata[5].DB_MAX_OUTPUT_PORT_TYPE
PDATA[5] <= spdata[6].DB_MAX_OUTPUT_PORT_TYPE
PDATA[6] <= spdata[7].DB_MAX_OUTPUT_PORT_TYPE
PDATA[7] <= spdata[8].DB_MAX_OUTPUT_PORT_TYPE

						