开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
Music.map.qmsg
资源名称：Music.rar　[点击查看]
上传用户：jnxfc1
上传日期：2022-08-09
资源大小：363k
文件大小：23k
源码类别：

VHDL/FPGA/Verilog

开发平台：

Others

Music.map.qmsg：源码内容
  1. { "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 0}
  2. { "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II " "Info: Running Quartus II Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 8.0 Build 215 05/29/2008 SJ Full Version " "Info: Version 8.0 Build 215 05/29/2008 SJ Full Version" {  } {  } 0 0 "%1!s!" 0 0 "" 0 0} { "Info" "IQEXE_START_BANNER_TIME" "Thu Jun 11 23:42:27 2009 " "Info: Processing started: Thu Jun 11 23:42:27 2009" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 0}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 0}
  3. { "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Music -c Music " "Info: Command: quartus_map --read_settings_files=on --write_settings_files=off Music -c Music" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 0}
  4. { "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "Music.bdf 1 1 " "Info: Found 1 design units, including 1 entities, in source file Music.bdf" { { "Info" "ISGN_ENTITY_NAME" "1 Music " "Info: Found entity 1: Music" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { } } }  } 0 0 "Found entity %1!d!: %2!s!" 0 0 "" 0 0}  } {  } 0 0 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 0}
  5. { "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "Speakera.vhd 2 1 " "Info: Found 2 design units, including 1 entities, in source file Speakera.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Speakera-Speakera_arch " "Info: Found design unit 1: Speakera-Speakera_arch" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 36 -1 0 } }  } 0 0 "Found design unit %1!d!: %2!s!" 0 0 "" 0 0} { "Info" "ISGN_ENTITY_NAME" "1 Speakera " "Info: Found entity 1: Speakera" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 21 -1 0 } }  } 0 0 "Found entity %1!d!: %2!s!" 0 0 "" 0 0}  } {  } 0 0 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 0}
  6. { "Info" "ISGN_START_ELABORATION_TOP" "Music " "Info: Elaborating entity "Music" for the top level hierarchy" {  } {  } 0 0 "Elaborating entity "%1!s!" for the top level hierarchy" 0 0 "" 0 0}
  7. { "Info" "ISGN_START_ELABORATION_HIERARCHY" "Speakera Speakera:inst " "Info: Elaborating entity "Speakera" for hierarchy "Speakera:inst"" {  } { { "Music.bdf" "inst" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 160 256 416 256 "inst" "" } } } }  } 0 0 "Elaborating entity "%1!s!" for hierarchy "%2!s!"" 0 0 "" 0 0}
  8. { "Warning" "WVRFX_L2_HDL_OBJECT_ASSIGNED_NOT_READ" "HIGH Speakera.vhd(42) " "Warning (10036): Verilog HDL or VHDL warning at Speakera.vhd(42): object "HIGH" assigned a value but never read" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 42 0 0 } }  } 0 10036 "Verilog HDL or VHDL warning at %2!s!: object "%1!s!" assigned a value but never read" 0 0 "" 0 0}
  9. { "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "Tone Speakera.vhd(51) " "Warning (10631): VHDL Process Statement warning at Speakera.vhd(51): inferring latch(es) for signal or variable "Tone", which holds its previous value in one or more paths through the process" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable "%1!s!", which holds its previous value in one or more paths through the process" 0 0 "" 0 0}
  10. { "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "CODE Speakera.vhd(51) " "Warning (10631): VHDL Process Statement warning at Speakera.vhd(51): inferring latch(es) for signal or variable "CODE", which holds its previous value in one or more paths through the process" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable "%1!s!", which holds its previous value in one or more paths through the process" 0 0 "" 0 0}
  11. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "CODE[0] Speakera.vhd(51) " "Info (10041): Inferred latch for "CODE[0]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  12. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "CODE[1] Speakera.vhd(51) " "Info (10041): Inferred latch for "CODE[1]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  13. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "CODE[2] Speakera.vhd(51) " "Info (10041): Inferred latch for "CODE[2]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  14. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "CODE[3] Speakera.vhd(51) " "Info (10041): Inferred latch for "CODE[3]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  15. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[0] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[0]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  16. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[1] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[1]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  17. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[2] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[2]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  18. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[3] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[3]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  19. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[4] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[4]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  20. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[5] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[5]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  21. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[6] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[6]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  22. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[7] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[7]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  23. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[8] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[8]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  24. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[9] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[9]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  25. { "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "Tone[10] Speakera.vhd(51) " "Info (10041): Inferred latch for "Tone[10]" at Speakera.vhd(51)" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 0 0 } }  } 0 10041 "Inferred latch for "%1!s!" at %2!s!" 0 0 "" 0 0}
  26. { "Warning" "WSGN_SEARCH_FILE" "Frequency.vhd 2 1 " "Warning: Using design file Frequency.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Frequency-Frequency_arch " "Info: Found design unit 1: Frequency-Frequency_arch" {  } { { "Frequency.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Frequency.vhd" 37 -1 0 } }  } 0 0 "Found design unit %1!d!: %2!s!" 0 0 "" 0 0} { "Info" "ISGN_ENTITY_NAME" "1 Frequency " "Info: Found entity 1: Frequency" {  } { { "Frequency.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Frequency.vhd" 20 -1 0 } }  } 0 0 "Found entity %1!d!: %2!s!" 0 0 "" 0 0}  } {  } 0 0 "Using design file %1!s!, which is not specified as a design file for the current project, but contains definitions for %2!llu! design units and %3!llu! entities in project" 0 0 "" 0 0}
  27. { "Info" "ISGN_START_ELABORATION_HIERARCHY" "Frequency Frequency:inst2 " "Info: Elaborating entity "Frequency" for hierarchy "Frequency:inst2"" {  } { { "Music.bdf" "inst2" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 24 256 408 120 "inst2" "" } } } }  } 0 0 "Elaborating entity "%1!s!" for hierarchy "%2!s!"" 0 0 "" 0 0}
  28. { "Warning" "WSGN_SEARCH_FILE" "LED4.vhd 2 1 " "Warning: Using design file LED4.vhd, which is not specified as a design file for the current project, but contains definitions for 2 design units and 1 entities in project" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 LED4-LED4_arch " "Info: Found design unit 1: LED4-LED4_arch" {  } { { "LED4.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/LED4.vhd" 40 -1 0 } }  } 0 0 "Found design unit %1!d!: %2!s!" 0 0 "" 0 0} { "Info" "ISGN_ENTITY_NAME" "1 LED4 " "Info: Found entity 1: LED4" {  } { { "LED4.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/LED4.vhd" 19 -1 0 } }  } 0 0 "Found entity %1!d!: %2!s!" 0 0 "" 0 0}  } {  } 0 0 "Using design file %1!s!, which is not specified as a design file for the current project, but contains definitions for %2!llu! design units and %3!llu! entities in project" 0 0 "" 0 0}
  29. { "Info" "ISGN_START_ELABORATION_HIERARCHY" "LED4 LED4:inst1 " "Info: Elaborating entity "LED4" for hierarchy "LED4:inst1"" {  } { { "Music.bdf" "inst1" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 128 568 752 288 "inst1" "" } } } }  } 0 0 "Elaborating entity "%1!s!" for hierarchy "%2!s!"" 0 0 "" 0 0}
  30. { "Info" "IOPT_MLS_DUP_REG_INFO_HDR" "" "Info: Duplicate registers merged to single register" { { "Info" "IOPT_MLS_DUP_REG_INFO" "Speakera:inst|\SpkOut:Count2 Speakera:inst|\SpkOut:SpkS " "Info (13350): Duplicate register "Speakera:inst|\SpkOut:Count2" merged to single register "Speakera:inst|\SpkOut:SpkS"" {  } {  } 0 13350 "Duplicate register "%1!s!" merged to single register "%2!s!"" 0 0 "" 0 0}  } {  } 0 0 "Duplicate registers merged to single register" 0 0 "" 0 0}
  31. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|CODE[1] " "Warning: Latch Speakera:inst|CODE[1] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  32. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|CODE[0] " "Warning: Latch Speakera:inst|CODE[0] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  33. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|CODE[2] " "Warning: Latch Speakera:inst|CODE[2] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  34. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[0] " "Warning: Latch Speakera:inst|Tone[0] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  35. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[1] " "Warning: Latch Speakera:inst|Tone[1] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  36. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[2] " "Warning: Latch Speakera:inst|Tone[2] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  37. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[3] " "Warning: Latch Speakera:inst|Tone[3] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  38. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[4] " "Warning: Latch Speakera:inst|Tone[4] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  39. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[5] " "Warning: Latch Speakera:inst|Tone[5] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  40. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[6] " "Warning: Latch Speakera:inst|Tone[6] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  41. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[7] " "Warning: Latch Speakera:inst|Tone[7] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  42. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[8] " "Warning: Latch Speakera:inst|Tone[8] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  43. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[9] " "Warning: Latch Speakera:inst|Tone[9] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  44. { "Warning" "WOPT_MLS_UNSAFE_LATCH_HDR" "Speakera:inst|Tone[10] " "Warning: Latch Speakera:inst|Tone[10] has unsafe behavior" { { "Warning" "WOPT_MLS_UNSAFE_LATCH_SUB" "D ENA Speakera:inst|Counter[7] " "Warning: Ports D and ENA on the latch are fed by the same signal Speakera:inst|Counter[7]" {  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 111 -1 0 } }  } 0 0 "Ports %1!s! and %2!s! on the latch are fed by the same signal %3!s!" 0 0 "" 0 0}  } { { "Speakera.vhd" "" { Text "E:/FPGA/ALTERA/570-Source/Music/Speakera.vhd" 51 -1 0 } }  } 0 0 "Latch %1!s! has unsafe behavior" 0 0 "" 0 0}
  45. { "Warning" "WOPT_MLS_STUCK_PIN_HDR" "" "Warning: Output pins are stuck at VCC or GND" { { "Warning" "WOPT_MLS_STUCK_PIN" "LEDOUT[7] GND " "Warning (13410): Pin "LEDOUT[7]" is stuck at GND" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 168 800 976 184 "LEDOUT[7..0]" "" } } } }  } 0 13410 "Pin "%1!s!" is stuck at %2!s!" 0 0 "" 0 0} { "Warning" "WOPT_MLS_STUCK_PIN" "Light[7] VCC " "Warning (13410): Pin "Light[7]" is stuck at VCC" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 152 800 976 168 "Light[7..0]" "" } } } }  } 0 13410 "Pin "%1!s!" is stuck at %2!s!" 0 0 "" 0 0} { "Warning" "WOPT_MLS_STUCK_PIN" "Light[3] VCC " "Warning (13410): Pin "Light[3]" is stuck at VCC" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 152 800 976 168 "Light[7..0]" "" } } } }  } 0 13410 "Pin "%1!s!" is stuck at %2!s!" 0 0 "" 0 0}  } {  } 0 0 "Output pins are stuck at VCC or GND" 0 0 "" 0 0}
  46. { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN_HDR" "2 " "Warning: Design contains 2 input pin(s) that do not drive logic" { { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "RESET " "Warning (15610): No output dependent on input pin "RESET"" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 48 56 224 64 "RESET" "" } { 176 184 256 192 "RESET" "" } { 144 496 568 160 "RESET" "" } } } }  } 0 15610 "No output dependent on input pin "%1!s!"" 0 0 "" 0 0} { "Warning" "WCUT_CUT_UNNECESSARY_INPUT_PIN" "GCLKP2 " "Warning (15610): No output dependent on input pin "GCLKP2"" {  } { { "Music.bdf" "" { Schematic "E:/FPGA/ALTERA/570-Source/Music/Music.bdf" { { 80 56 224 96 "GCLKP2" "" } } } }  } 0 15610 "No output dependent on input pin "%1!s!"" 0 0 "" 0 0}  } {  } 0 0 "Design contains %1!d! input pin(s) that do not drive logic" 0 0 "" 0 0}
  47. { "Info" "ICUT_CUT_TM_SUMMARY" "205 " "Info: Implemented 205 device resources after synthesis - the final resource count might be different" { { "Info" "ICUT_CUT_TM_IPINS" "3 " "Info: Implemented 3 input pins" {  } {  } 0 0 "Implemented %1!d! input pins" 0 0 "" 0 0} { "Info" "ICUT_CUT_TM_OPINS" "21 " "Info: Implemented 21 output pins" {  } {  } 0 0 "Implemented %1!d! output pins" 0 0 "" 0 0} { "Info" "ICUT_CUT_TM_LCELLS" "181 " "Info: Implemented 181 logic cells" {  } {  } 0 0 "Implemented %1!d! logic cells" 0 0 "" 0 0}  } {  } 0 0 "Implemented %1!d! device resources after synthesis - the final resource count might be different" 0 0 "" 0 0}
  48. { "Info" "IQEXE_ERROR_COUNT" "Analysis & Synthesis 0 s 40 s Quartus II " "Info: Quartus II Analysis & Synthesis was successful. 0 errors, 40 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "176 " "Info: Peak virtual memory: 176 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 0} { "Info" "IQEXE_END_BANNER_TIME" "Thu Jun 11 23:42:31 2009 " "Info: Processing ended: Thu Jun 11 23:42:31 2009" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 0} { "Info" "IQEXE_ELAPSED_TIME" "00:00:04 " "Info: Elapsed time: 00:00:04" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 0} { "Info" "IQEXE_ELAPSED_CPU_TIME" "00:00:04 " "Info: Total CPU time (on all processors): 00:00:04" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 0}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 0}