VHDL/FPGA/Verilog

开发平台：

VHDL

equ.fit：源码内容

							-- MAX+plus II Compiler Fit File      
-- Version 10.0 9/14/2000             
-- Compiled: 12/12/2008 22:38:36      
-- Copyright (C) 1988-2000 Altera Corporation
-- Any megafunction design, and related net list (encrypted or decrypted),
-- support information, device programming or simulation file, and any other
-- associated documentation or information provided by Altera or a partner
-- under Altera's Megafunction Partnership Program may be used only to
-- program PLD devices (but not masked PLD devices) from Altera.  Any other
-- use of such megafunction design, net list, support information, device
-- programming or simulation file, or any other related documentation or
-- information is prohibited for any other purpose, including, but not
-- limited to modification, reverse engineering, de-compiling, or use with
-- any other silicon devices, unless such use is explicitly licensed under
-- a separate agreement with Altera or a megafunction partner.  Title to
-- the intellectual property, including patents, copyrights, trademarks,
-- trade secrets, or maskworks, embodied in any such megafunction design,
-- net list, support information, device programming or simulation file, or
-- any other related documentation or information provided by Altera or a
-- megafunction partner, remains with Altera, the megafunction partner, or
-- their respective licensors.  No other licenses, including any licenses
-- needed under any third party's intellectual property, are provided herein.
CHIP "equ"
BEGIN
    DEVICE = "EPF10K10LC84-3";
    "a10"                          : INPUT_PIN  = 84     ;
    "a11"                          : INPUT_PIN  = 42     ;
    "a20"                          : INPUT_PIN  = 44     ;
    "a21"                          : INPUT_PIN  = 2      ;
    "equ"                          : OUTPUT_PIN = 65     ;
    ":7"                           : LOCATION   = LC8_B14;
END;
INTERNAL_INFO "equ"
BEGIN
	DEVICE = EPF10K10LC84-3;
    OD0P84  : LORAX = "1:FB0|2:FH0R1,PA0R1C13->LC8_B14||";
    OD3P42  : LORAX = "1:FB3|2:FH3R1,PA5R1C13->LC8_B14||";
    OD2P44  : LORAX = "1:FB2|2:FH2R1,PA6R1C13->LC8_B14||";
    OD1P2   : LORAX = "1:FB1|2:FH1R1,PA20R1C13->LC8_B14||";
    LC8_B14 : LORAX = "1:MSW4R1C12,HHR41R1->OH4R1P65|";
	LC8_B14 : LORAX2 = "OD1P2, OD3P42, OD0P84, OD2P44";
END;

						