开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
count23.fit.smsg
资源名称：count23.rar　[点击查看]
上传用户：sh57280931
上传日期：2022-08-10
资源大小：285k
文件大小：0k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

count23.fit.smsg：源码内容
  1. Extra Info: Performing register packing on registers with non-logic cell location assignments
  2. Extra Info: Completed register packing on registers with non-logic cell location assignments
  3. Extra Info: Started Fast Input/Output/OE register processing
  4. Extra Info: Finished Fast Input/Output/OE register processing
  5. Extra Info: Moving registers into I/O cells, DSP blocks, and RAM blocks to improve timing and density
  6. Extra Info: Finished moving registers into I/O cells, DSP blocks, and RAM blocks