VHDL/FPGA/Verilog

开发平台：

VHDL

count23.map.summary：源码内容

							Analysis & Synthesis Status : Successful - Wed Mar 04 15:53:05 2009
Quartus II Version : 7.2 Build 151 09/26/2007 SJ Full Version
Revision Name : count23
Top-level Entity Name : count23
Family : Stratix II
Logic utilization : N/A
    Combinational ALUTs : 10
    Dedicated logic registers : 8
Total registers : 8
Total pins : 9
Total virtual pins : 0
Total block memory bits : 0
DSP block 9-bit elements : 0
Total PLLs : 0
Total DLLs : 0

						