开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
I8253f.hier_info
资源名称：8253.rar　[点击查看]
上传用户：xuqufe
上传日期：2022-08-10
资源大小：2378k
文件大小：6k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

I8253f.hier_info：源码内容
  1. |I8253f
  2. datain[0] => cmd[0].DATAIN
  3. datain[0] => Mux80.IN2
  4. datain[0] => Mux80.IN3
  5. datain[0] => Mux71.IN2
  6. datain[0] => Mux71.IN3
  7. datain[0] => Mux62.IN2
  8. datain[0] => Mux62.IN3
  9. datain[0] => Mux53.IN2
  10. datain[0] => Mux53.IN3
  11. datain[0] => Mux44.IN2
  12. datain[0] => Mux44.IN3
  13. datain[0] => Mux7.IN2
  14. datain[0] => Mux7.IN3
  15. datain[1] => cmd[1].DATAIN
  16. datain[1] => Mux81.IN2
  17. datain[1] => Mux81.IN3
  18. datain[1] => Mux73.IN2
  19. datain[1] => Mux73.IN3
  20. datain[1] => Mux63.IN2
  21. datain[1] => Mux63.IN3
  22. datain[1] => Mux55.IN2
  23. datain[1] => Mux55.IN3
  24. datain[1] => Mux45.IN2
  25. datain[1] => Mux45.IN3
  26. datain[1] => Mux6.IN2
  27. datain[1] => Mux6.IN3
  28. datain[2] => cmd[2].DATAIN
  29. datain[2] => Mux82.IN2
  30. datain[2] => Mux82.IN3
  31. datain[2] => Mux74.IN2
  32. datain[2] => Mux74.IN3
  33. datain[2] => Mux64.IN2
  34. datain[2] => Mux64.IN3
  35. datain[2] => Mux56.IN2
  36. datain[2] => Mux56.IN3
  37. datain[2] => Mux46.IN2
  38. datain[2] => Mux46.IN3
  39. datain[2] => Mux5.IN2
  40. datain[2] => Mux5.IN3
  41. datain[3] => cmd[3].DATAIN
  42. datain[3] => Mux83.IN2
  43. datain[3] => Mux83.IN3
  44. datain[3] => Mux75.IN2
  45. datain[3] => Mux75.IN3
  46. datain[3] => Mux65.IN2
  47. datain[3] => Mux65.IN3
  48. datain[3] => Mux57.IN2
  49. datain[3] => Mux57.IN3
  50. datain[3] => Mux47.IN2
  51. datain[3] => Mux47.IN3
  52. datain[3] => Mux4.IN2
  53. datain[3] => Mux4.IN3
  54. datain[4] => cmd[4].DATAIN
  55. datain[4] => Mux84.IN2
  56. datain[4] => Mux84.IN3
  57. datain[4] => Mux76.IN2
  58. datain[4] => Mux76.IN3
  59. datain[4] => Mux66.IN2
  60. datain[4] => Mux66.IN3
  61. datain[4] => Mux58.IN2
  62. datain[4] => Mux58.IN3
  63. datain[4] => Mux48.IN2
  64. datain[4] => Mux48.IN3
  65. datain[4] => Mux3.IN2
  66. datain[4] => Mux3.IN3
  67. datain[5] => cmd[5].DATAIN
  68. datain[5] => Mux85.IN2
  69. datain[5] => Mux85.IN3
  70. datain[5] => Mux77.IN2
  71. datain[5] => Mux77.IN3
  72. datain[5] => Mux67.IN2
  73. datain[5] => Mux67.IN3
  74. datain[5] => Mux59.IN2
  75. datain[5] => Mux59.IN3
  76. datain[5] => Mux49.IN2
  77. datain[5] => Mux49.IN3
  78. datain[5] => Mux2.IN2
  79. datain[5] => Mux2.IN3
  80. datain[6] => cmd[6].DATAIN
  81. datain[6] => Mux86.IN2
  82. datain[6] => Mux86.IN3
  83. datain[6] => Mux78.IN2
  84. datain[6] => Mux78.IN3
  85. datain[6] => Mux68.IN2
  86. datain[6] => Mux68.IN3
  87. datain[6] => Mux60.IN2
  88. datain[6] => Mux60.IN3
  89. datain[6] => Mux50.IN2
  90. datain[6] => Mux50.IN3
  91. datain[6] => Mux0.IN2
  92. datain[6] => Mux0.IN3
  93. datain[7] => cmd[7].DATAIN
  94. datain[7] => Mux87.IN2
  95. datain[7] => Mux87.IN3
  96. datain[7] => Mux79.IN2
  97. datain[7] => Mux79.IN3
  98. datain[7] => Mux69.IN2
  99. datain[7] => Mux69.IN3
  100. datain[7] => Mux61.IN2
  101. datain[7] => Mux61.IN3
  102. datain[7] => Mux51.IN2
  103. datain[7] => Mux51.IN3
  104. datain[7] => Mux43.IN2
  105. datain[7] => Mux43.IN3
  106. dataout[0] <= dataout[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
  107. dataout[1] <= dataout[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
  108. dataout[2] <= dataout[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
  109. dataout[3] <= dataout[3]$latch.DB_MAX_OUTPUT_PORT_TYPE
  110. dataout[4] <= dataout[4]$latch.DB_MAX_OUTPUT_PORT_TYPE
  111. dataout[5] <= dataout[5]$latch.DB_MAX_OUTPUT_PORT_TYPE
  112. dataout[6] <= dataout[6]$latch.DB_MAX_OUTPUT_PORT_TYPE
  113. dataout[7] <= dataout[7]$latch.DB_MAX_OUTPUT_PORT_TYPE
  114. gate0 => edge0.CLK
  115. gate0 => edge0a.IN0
  116. gate0 => all_gate0~7.IN1
  117. gate0 => all_gate0~5.IN0
  118. gate0 => all_gate0~3.IN0
  119. gate0 => all_set0~3.IN0
  120. gate0 => all_set0~6.IN1
  121. gate0 => start0~0.IN0
  122. gate1 => edge1.CLK
  123. gate1 => edge1a.IN0
  124. gate1 => all_gate1~7.IN1
  125. gate1 => all_gate1~5.IN0
  126. gate1 => start1~0.IN1
  127. gate2 => edge2.CLK
  128. gate2 => edge2a.IN0
  129. gate2 => all_gate2~8.IN1
  130. gate2 => all_gate2~6.IN0
  131. gate2 => all_gate2~3.IN1
  132. gate2 => start2~0.IN1
  133. reset => all_set2.IN0
  134. reset => all_set1.IN1
  135. reset => all_set0.IN0
  136. CS => Decoder0.IN0
  137. RD => Decoder0.IN1
  138. WR => Decoder0.IN2
  139. A1 => Decoder0.IN3
  140. A0 => Decoder0.IN4
  141. clk0 => cnt0[15]~reg0.CLK
  142. clk0 => cnt0[14]~reg0.CLK
  143. clk0 => cnt0[13]~reg0.CLK
  144. clk0 => cnt0[12]~reg0.CLK
  145. clk0 => cnt0[11]~reg0.CLK
  146. clk0 => cnt0[10]~reg0.CLK
  147. clk0 => cnt0[9]~reg0.CLK
  148. clk0 => cnt0[8]~reg0.CLK
  149. clk0 => cnt0[7]~reg0.CLK
  150. clk0 => cnt0[6]~reg0.CLK
  151. clk0 => cnt0[5]~reg0.CLK
  152. clk0 => cnt0[4]~reg0.CLK
  153. clk0 => cnt0[3]~reg0.CLK
  154. clk0 => cnt0[2]~reg0.CLK
  155. clk0 => cnt0[1]~reg0.CLK
  156. clk0 => cnt0[0]~reg0.CLK
  157. clk1 => cnt1[15].CLK
  158. clk1 => cnt1[14].CLK
  159. clk1 => cnt1[13].CLK
  160. clk1 => cnt1[12].CLK
  161. clk1 => cnt1[11].CLK
  162. clk1 => cnt1[10].CLK
  163. clk1 => cnt1[9].CLK
  164. clk1 => cnt1[8].CLK
  165. clk1 => cnt1[7].CLK
  166. clk1 => cnt1[6].CLK
  167. clk1 => cnt1[5].CLK
  168. clk1 => cnt1[4].CLK
  169. clk1 => cnt1[3].CLK
  170. clk1 => cnt1[2].CLK
  171. clk1 => cnt1[1].CLK
  172. clk1 => cnt1[0].CLK
  173. clk2 => cnt2[15].CLK
  174. clk2 => cnt2[14].CLK
  175. clk2 => cnt2[13].CLK
  176. clk2 => cnt2[12].CLK
  177. clk2 => cnt2[11].CLK
  178. clk2 => cnt2[10].CLK
  179. clk2 => cnt2[9].CLK
  180. clk2 => cnt2[8].CLK
  181. clk2 => cnt2[7].CLK
  182. clk2 => cnt2[6].CLK
  183. clk2 => cnt2[5].CLK
  184. clk2 => cnt2[4].CLK
  185. clk2 => cnt2[3].CLK
  186. clk2 => cnt2[2].CLK
  187. clk2 => cnt2[1].CLK
  188. clk2 => cnt2[0].CLK
  189. clk_out[0] <= clk_out[0]$latch.DB_MAX_OUTPUT_PORT_TYPE
  190. clk_out[1] <= clk_out[1]$latch.DB_MAX_OUTPUT_PORT_TYPE
  191. clk_out[2] <= clk_out[2]$latch.DB_MAX_OUTPUT_PORT_TYPE
  192. cnt0[0] <= cnt0[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  193. cnt0[1] <= cnt0[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  194. cnt0[2] <= cnt0[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  195. cnt0[3] <= cnt0[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  196. cnt0[4] <= cnt0[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  197. cnt0[5] <= cnt0[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  198. cnt0[6] <= cnt0[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  199. cnt0[7] <= cnt0[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  200. cnt0[8] <= cnt0[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  201. cnt0[9] <= cnt0[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  202. cnt0[10] <= cnt0[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  203. cnt0[11] <= cnt0[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  204. cnt0[12] <= cnt0[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  205. cnt0[13] <= cnt0[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  206. cnt0[14] <= cnt0[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  207. cnt0[15] <= cnt0[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
  208. en <= en~1.DB_MAX_OUTPUT_PORT_TYPE