开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
8253down.qsf
资源名称：8253.rar　[点击查看]
上传用户：xuqufe
上传日期：2022-08-10
资源大小：2378k
文件大小：4k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

8253down.qsf：源码内容
  1. # Copyright (C) 1991-2007 Altera Corporation
  2. # Your use of Altera Corporation's design tools, logic functions 
  3. # and other software and tools, and its AMPP partner logic 
  4. # functions, and any output files from any of the foregoing 
  5. # (including device programming or simulation files), and any 
  6. # associated documentation or information are expressly subject 
  7. # to the terms and conditions of the Altera Program License 
  8. # Subscription Agreement, Altera MegaCore Function License 
  9. # Agreement, or other applicable license agreement, including, 
  10. # without limitation, that your use is for the sole purpose of 
  11. # programming logic devices manufactured by Altera and sold by 
  12. # Altera or its authorized distributors.  Please refer to the 
  13. # applicable agreement for further details.
  16. # The default values for assignments are stored in the file
  17. # 8253down_assignment_defaults.qdf
  18. # If this file doesn't exist, and for assignments not listed, see file
  19. # assignment_defaults.qdf
  21. # Altera recommends that you do not modify this file. This
  22. # file is updated automatically by the Quartus II software
  23. # and any changes you make may be lost or overwritten.
  26. set_global_assignment -name FAMILY "Cyclone II"
  27. set_global_assignment -name DEVICE EP2C35F672C6
  28. set_global_assignment -name TOP_LEVEL_ENTITY 8253down
  29. set_global_assignment -name ORIGINAL_QUARTUS_VERSION 7.2
  30. set_global_assignment -name PROJECT_CREATION_TIME_DATE "14:39:51  APRIL 19, 2010"
  31. set_global_assignment -name LAST_QUARTUS_VERSION 7.2
  32. set_global_assignment -name USE_GENERATED_PHYSICAL_CONSTRAINTS OFF -section_id eda_palace
  33. set_global_assignment -name VERILOG_FILE clkdiv.v
  34. set_global_assignment -name LL_ROOT_REGION ON -section_id "Root Region"
  35. set_global_assignment -name LL_MEMBER_STATE LOCKED -section_id "Root Region"
  36. set_global_assignment -name VECTOR_WAVEFORM_FILE clkdiv.vwf
  37. set_global_assignment -name BDF_FILE 8253down.bdf
  38. set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top
  39. set_global_assignment -name PARTITION_COLOR 2147039 -section_id Top
  40. set_instance_assignment -name PARTITION_HIERARCHY no_file_for_top_partition -to | -section_id Top
  41. set_global_assignment -name VECTOR_WAVEFORM_FILE 8253down.vwf
  42. set_global_assignment -name INCREMENTAL_VECTOR_INPUT_SOURCE 8253down.vwf
  43. set_global_assignment -name ADD_DEFAULT_PINS_TO_SIMULATION_OUTPUT_WAVEFORMS OFF
  44. set_global_assignment -name MIN_CORE_JUNCTION_TEMP 0
  45. set_global_assignment -name MAX_CORE_JUNCTION_TEMP 85
  46. set_location_assignment PIN_D13 -to clk0
  47. set_location_assignment PIN_C13 -to DATAIN[7]
  48. set_location_assignment PIN_AC13 -to DATAIN[6]
  49. set_location_assignment PIN_AD13 -to DATAIN[5]
  50. set_location_assignment PIN_AF14 -to DATAIN[4]
  51. set_location_assignment PIN_AE14 -to DATAIN[3]
  52. set_location_assignment PIN_P25 -to DATAIN[2]
  53. set_location_assignment PIN_N26 -to DATAIN[1]
  54. set_location_assignment PIN_N25 -to DATAIN[0]
  55. set_location_assignment PIN_B13 -to GATE0
  56. set_location_assignment PIN_V13 -to HEX0[6]
  57. set_location_assignment PIN_V14 -to HEX0[5]
  58. set_location_assignment PIN_AE11 -to HEX0[4]
  59. set_location_assignment PIN_AD11 -to HEX0[3]
  60. set_location_assignment PIN_AC12 -to HEX0[2]
  61. set_location_assignment PIN_AB12 -to HEX0[1]
  62. set_location_assignment PIN_AF10 -to HEX0[0]
  63. set_location_assignment PIN_AB24 -to HEX1[6]
  64. set_location_assignment PIN_AA23 -to HEX1[5]
  65. set_location_assignment PIN_AA24 -to HEX1[4]
  66. set_location_assignment PIN_Y22 -to HEX1[3]
  67. set_location_assignment PIN_W21 -to HEX1[2]
  68. set_location_assignment PIN_V21 -to HEX1[1]
  69. set_location_assignment PIN_V20 -to HEX1[0]
  70. set_location_assignment PIN_Y24 -to HEX2[6]
  71. set_location_assignment PIN_AB25 -to HEX2[5]
  72. set_location_assignment PIN_AB26 -to HEX2[4]
  73. set_location_assignment PIN_AC26 -to HEX2[3]
  74. set_location_assignment PIN_AC25 -to HEX2[2]
  75. set_location_assignment PIN_V22 -to HEX2[1]
  76. set_location_assignment PIN_AB23 -to HEX2[0]
  77. set_location_assignment PIN_W24 -to HEX3[6]
  78. set_location_assignment PIN_U22 -to HEX3[5]
  79. set_location_assignment PIN_Y26 -to HEX3[3]
  80. set_location_assignment PIN_AA26 -to HEX3[2]
  81. set_location_assignment PIN_AA25 -to HEX3[1]
  82. set_location_assignment PIN_Y23 -to HEX3[0]
  83. set_location_assignment PIN_N1 -to RE
  84. set_location_assignment PIN_P1 -to WR
  85. set_location_assignment PIN_Y25 -to HEX3[4]
  86. set_location_assignment PIN_P2 -to A0
  87. set_location_assignment PIN_T7 -to A1
  88. set_location_assignment PIN_A13 -to CS
  89. set_global_assignment -name ZIP_VECTOR_WAVEFORM_FILE 8253down.sim.cvwf
  90. set_global_assignment -name ZIP_VECTOR_WAVEFORM_FILE 8254down.sim.cvwf