开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
8253down.tan.rpt
资源名称：8253.rar　[点击查看]
上传用户：xuqufe
上传日期：2022-08-10
资源大小：2378k
文件大小：800k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

8253down.tan.rpt：源码内容
  1.             Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 9.957 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  2.             Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 10.508 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  3.             Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 11.594 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  4.             Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.015 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  5.             Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 13.587 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  6.             Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.153 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  7.             Info: 16: + IC(1.349 ns) + CELL(0.150 ns) = 16.652 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  8.             Info: Total cell delay = 4.543 ns ( 27.28 % )
  9.             Info: Total interconnect delay = 12.109 ns ( 72.72 % )
  10.     Info: + Micro clock to output delay of source is 0.000 ns
  11.     Info: + Micro setup delay of destination is 0.869 ns
  12.     Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
  13. Info: Clock "A1" has Internal fmax of 24.59 MHz between source register "I8253f:inst|buffer[5]" and destination register "I8253f:inst|lock[15]" (period= 40.672 ns)
  14.     Info: + Longest register to register delay is 10.860 ns
  15.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  16.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  17.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  18.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  19.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  20.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  21.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  22.         Info: 7: + IC(0.794 ns) + CELL(0.150 ns) = 8.363 ns; Loc. = LCCOMB_X36_Y14_N14; Fanout = 14; COMB Node = 'I8253f:inst|cnt0[15]~head_lut'
  23.         Info: 8: + IC(0.284 ns) + CELL(0.271 ns) = 8.918 ns; Loc. = LCCOMB_X36_Y14_N10; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~130'
  24.         Info: 9: + IC(0.253 ns) + CELL(0.150 ns) = 9.321 ns; Loc. = LCCOMB_X36_Y14_N24; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~131'
  25.         Info: 10: + IC(1.264 ns) + CELL(0.275 ns) = 10.860 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  26.         Info: Total cell delay = 2.854 ns ( 26.28 % )
  27.         Info: Total interconnect delay = 8.006 ns ( 73.72 % )
  28.     Info: - Smallest clock skew is -8.607 ns
  29.         Info: + Shortest clock path from clock "A1" to destination register is 8.858 ns
  30.             Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  31.             Info: 2: + IC(2.213 ns) + CELL(0.393 ns) = 3.438 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  32.             Info: 3: + IC(0.510 ns) + CELL(0.275 ns) = 4.223 ns; Loc. = LCCOMB_X32_Y17_N26; Fanout = 4; REG Node = 'I8253f:inst|cmd[2]'
  33.             Info: 4: + IC(0.773 ns) + CELL(0.242 ns) = 5.238 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  34.             Info: 5: + IC(2.141 ns) + CELL(0.000 ns) = 7.379 ns; Loc. = CLKCTRL_G13; Fanout = 16; COMB Node = 'I8253f:inst|WideOr6~560clkctrl'
  35.             Info: 6: + IC(1.329 ns) + CELL(0.150 ns) = 8.858 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  36.             Info: Total cell delay = 1.892 ns ( 21.36 % )
  37.             Info: Total interconnect delay = 6.966 ns ( 78.64 % )
  38.         Info: - Longest clock path from clock "A1" to source register is 17.465 ns
  39.             Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  40.             Info: 2: + IC(2.213 ns) + CELL(0.393 ns) = 3.438 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  41.             Info: 3: + IC(0.712 ns) + CELL(0.275 ns) = 4.425 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  42.             Info: 4: + IC(1.022 ns) + CELL(0.150 ns) = 5.597 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  43.             Info: 5: + IC(0.283 ns) + CELL(0.420 ns) = 6.300 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  44.             Info: 6: + IC(0.270 ns) + CELL(0.275 ns) = 6.845 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  45.             Info: 7: + IC(0.900 ns) + CELL(0.150 ns) = 7.895 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  46.             Info: 8: + IC(0.279 ns) + CELL(0.420 ns) = 8.594 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  47.             Info: 9: + IC(0.772 ns) + CELL(0.271 ns) = 9.637 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  48.             Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 10.770 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  49.             Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 11.321 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  50.             Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 12.407 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  51.             Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.828 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  52.             Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 14.400 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  53.             Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.966 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  54.             Info: 16: + IC(1.349 ns) + CELL(0.150 ns) = 17.465 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  55.             Info: Total cell delay = 4.619 ns ( 26.45 % )
  56.             Info: Total interconnect delay = 12.846 ns ( 73.55 % )
  57.     Info: + Micro clock to output delay of source is 0.000 ns
  58.     Info: + Micro setup delay of destination is 0.869 ns
  59.     Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
  60. Info: Clock "CS" has Internal fmax of 24.59 MHz between source register "I8253f:inst|buffer[5]" and destination register "I8253f:inst|lock[15]" (period= 40.672 ns)
  61.     Info: + Longest register to register delay is 10.860 ns
  62.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  63.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  64.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  65.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  66.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  67.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  68.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  69.         Info: 7: + IC(0.794 ns) + CELL(0.150 ns) = 8.363 ns; Loc. = LCCOMB_X36_Y14_N14; Fanout = 14; COMB Node = 'I8253f:inst|cnt0[15]~head_lut'
  70.         Info: 8: + IC(0.284 ns) + CELL(0.271 ns) = 8.918 ns; Loc. = LCCOMB_X36_Y14_N10; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~130'
  71.         Info: 9: + IC(0.253 ns) + CELL(0.150 ns) = 9.321 ns; Loc. = LCCOMB_X36_Y14_N24; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~131'
  72.         Info: 10: + IC(1.264 ns) + CELL(0.275 ns) = 10.860 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  73.         Info: Total cell delay = 2.854 ns ( 26.28 % )
  74.         Info: Total interconnect delay = 8.006 ns ( 73.72 % )
  75.     Info: - Smallest clock skew is -8.607 ns
  76.         Info: + Shortest clock path from clock "CS" to destination register is 8.268 ns
  77.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_A13; Fanout = 2; CLK Node = 'CS'
  78.             Info: 2: + IC(1.139 ns) + CELL(0.150 ns) = 2.288 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  79.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 2.848 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  80.             Info: 4: + IC(0.510 ns) + CELL(0.275 ns) = 3.633 ns; Loc. = LCCOMB_X32_Y17_N26; Fanout = 4; REG Node = 'I8253f:inst|cmd[2]'
  81.             Info: 5: + IC(0.773 ns) + CELL(0.242 ns) = 4.648 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  82.             Info: 6: + IC(2.141 ns) + CELL(0.000 ns) = 6.789 ns; Loc. = CLKCTRL_G13; Fanout = 16; COMB Node = 'I8253f:inst|WideOr6~560clkctrl'
  83.             Info: 7: + IC(1.329 ns) + CELL(0.150 ns) = 8.268 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  84.             Info: Total cell delay = 2.091 ns ( 25.29 % )
  85.             Info: Total interconnect delay = 6.177 ns ( 74.71 % )
  86.         Info: - Longest clock path from clock "CS" to source register is 16.875 ns
  87.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_A13; Fanout = 2; CLK Node = 'CS'
  88.             Info: 2: + IC(1.139 ns) + CELL(0.150 ns) = 2.288 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  89.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 2.848 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  90.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 3.835 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  91.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.007 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  92.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 5.710 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  93.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.255 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  94.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.305 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  95.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.004 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  96.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.047 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  97.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.180 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  98.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 10.731 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  99.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 11.817 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  100.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.238 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  101.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 13.810 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  102.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.376 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  103.             Info: 17: + IC(1.349 ns) + CELL(0.150 ns) = 16.875 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  104.             Info: Total cell delay = 4.818 ns ( 28.55 % )
  105.             Info: Total interconnect delay = 12.057 ns ( 71.45 % )
  106.     Info: + Micro clock to output delay of source is 0.000 ns
  107.     Info: + Micro setup delay of destination is 0.869 ns
  108.     Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
  109. Info: Clock "WR" has Internal fmax of 24.59 MHz between source register "I8253f:inst|buffer[5]" and destination register "I8253f:inst|lock[15]" (period= 40.672 ns)
  110.     Info: + Longest register to register delay is 10.860 ns
  111.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  112.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  113.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  114.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  115.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  116.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  117.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  118.         Info: 7: + IC(0.794 ns) + CELL(0.150 ns) = 8.363 ns; Loc. = LCCOMB_X36_Y14_N14; Fanout = 14; COMB Node = 'I8253f:inst|cnt0[15]~head_lut'
  119.         Info: 8: + IC(0.284 ns) + CELL(0.271 ns) = 8.918 ns; Loc. = LCCOMB_X36_Y14_N10; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~130'
  120.         Info: 9: + IC(0.253 ns) + CELL(0.150 ns) = 9.321 ns; Loc. = LCCOMB_X36_Y14_N24; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~131'
  121.         Info: 10: + IC(1.264 ns) + CELL(0.275 ns) = 10.860 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  122.         Info: Total cell delay = 2.854 ns ( 26.28 % )
  123.         Info: Total interconnect delay = 8.006 ns ( 73.72 % )
  124.     Info: - Smallest clock skew is -8.607 ns
  125.         Info: + Shortest clock path from clock "WR" to destination register is 8.628 ns
  126.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 2; CLK Node = 'WR'
  127.             Info: 2: + IC(1.374 ns) + CELL(0.275 ns) = 2.648 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  128.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.208 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  129.             Info: 4: + IC(0.510 ns) + CELL(0.275 ns) = 3.993 ns; Loc. = LCCOMB_X32_Y17_N26; Fanout = 4; REG Node = 'I8253f:inst|cmd[2]'
  130.             Info: 5: + IC(0.773 ns) + CELL(0.242 ns) = 5.008 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  131.             Info: 6: + IC(2.141 ns) + CELL(0.000 ns) = 7.149 ns; Loc. = CLKCTRL_G13; Fanout = 16; COMB Node = 'I8253f:inst|WideOr6~560clkctrl'
  132.             Info: 7: + IC(1.329 ns) + CELL(0.150 ns) = 8.628 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  133.             Info: Total cell delay = 2.216 ns ( 25.68 % )
  134.             Info: Total interconnect delay = 6.412 ns ( 74.32 % )
  135.         Info: - Longest clock path from clock "WR" to source register is 17.235 ns
  136.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 2; CLK Node = 'WR'
  137.             Info: 2: + IC(1.374 ns) + CELL(0.275 ns) = 2.648 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  138.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.208 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  139.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 4.195 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  140.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.367 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  141.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 6.070 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  142.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.615 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  143.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.665 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  144.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.364 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  145.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.407 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  146.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.540 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  147.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 11.091 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  148.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 12.177 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  149.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.598 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  150.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 14.170 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  151.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.736 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  152.             Info: 17: + IC(1.349 ns) + CELL(0.150 ns) = 17.235 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  153.             Info: Total cell delay = 4.943 ns ( 28.68 % )
  154.             Info: Total interconnect delay = 12.292 ns ( 71.32 % )
  155.     Info: + Micro clock to output delay of source is 0.000 ns
  156.     Info: + Micro setup delay of destination is 0.869 ns
  157.     Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
  158. Info: Clock "RE" has Internal fmax of 24.59 MHz between source register "I8253f:inst|buffer[5]" and destination register "I8253f:inst|lock[15]" (period= 40.672 ns)
  159.     Info: + Longest register to register delay is 10.860 ns
  160.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  161.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  162.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  163.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  164.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  165.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  166.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  167.         Info: 7: + IC(0.794 ns) + CELL(0.150 ns) = 8.363 ns; Loc. = LCCOMB_X36_Y14_N14; Fanout = 14; COMB Node = 'I8253f:inst|cnt0[15]~head_lut'
  168.         Info: 8: + IC(0.284 ns) + CELL(0.271 ns) = 8.918 ns; Loc. = LCCOMB_X36_Y14_N10; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~130'
  169.         Info: 9: + IC(0.253 ns) + CELL(0.150 ns) = 9.321 ns; Loc. = LCCOMB_X36_Y14_N24; Fanout = 1; COMB Node = 'I8253f:inst|Selector16~131'
  170.         Info: 10: + IC(1.264 ns) + CELL(0.275 ns) = 10.860 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  171.         Info: Total cell delay = 2.854 ns ( 26.28 % )
  172.         Info: Total interconnect delay = 8.006 ns ( 73.72 % )
  173.     Info: - Smallest clock skew is -8.607 ns
  174.         Info: + Shortest clock path from clock "RE" to destination register is 8.833 ns
  175.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  176.             Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  177.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.413 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  178.             Info: 4: + IC(0.510 ns) + CELL(0.275 ns) = 4.198 ns; Loc. = LCCOMB_X32_Y17_N26; Fanout = 4; REG Node = 'I8253f:inst|cmd[2]'
  179.             Info: 5: + IC(0.773 ns) + CELL(0.242 ns) = 5.213 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  180.             Info: 6: + IC(2.141 ns) + CELL(0.000 ns) = 7.354 ns; Loc. = CLKCTRL_G13; Fanout = 16; COMB Node = 'I8253f:inst|WideOr6~560clkctrl'
  181.             Info: 7: + IC(1.329 ns) + CELL(0.150 ns) = 8.833 ns; Loc. = LCCOMB_X33_Y19_N12; Fanout = 1; REG Node = 'I8253f:inst|lock[15]'
  182.             Info: Total cell delay = 2.361 ns ( 26.73 % )
  183.             Info: Total interconnect delay = 6.472 ns ( 73.27 % )
  184.         Info: - Longest clock path from clock "RE" to source register is 17.440 ns
  185.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  186.             Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  187.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.413 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  188.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 4.400 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  189.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.572 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  190.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 6.275 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  191.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.820 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  192.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.870 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  193.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.569 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  194.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.612 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  195.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.745 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  196.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 11.296 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  197.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 12.382 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  198.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.803 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  199.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 14.375 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  200.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.941 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  201.             Info: 17: + IC(1.349 ns) + CELL(0.150 ns) = 17.440 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  202.             Info: Total cell delay = 5.088 ns ( 29.17 % )
  203.             Info: Total interconnect delay = 12.352 ns ( 70.83 % )
  204.     Info: + Micro clock to output delay of source is 0.000 ns
  205.     Info: + Micro setup delay of destination is 0.869 ns
  206.     Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
  207. Info: Clock "clk0" has Internal fmax of 48.47 MHz between source register "I8253f:inst|buffer[5]" and destination register "I8253f:inst|cnt0[9]~_emulated" (period= 20.631 ns)
  208.     Info: + Longest register to register delay is 13.003 ns
  209.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  210.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  211.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  212.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  213.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  214.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  215.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  216.         Info: 7: + IC(0.467 ns) + CELL(0.275 ns) = 8.161 ns; Loc. = LCCOMB_X34_Y15_N16; Fanout = 17; COMB Node = 'I8253f:inst|cnt0[3]~head_lut'
  217.         Info: 8: + IC(1.326 ns) + CELL(0.398 ns) = 9.885 ns; Loc. = LCCOMB_X35_Y15_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal36~129'
  218.         Info: 9: + IC(0.275 ns) + CELL(0.410 ns) = 10.570 ns; Loc. = LCCOMB_X35_Y15_N28; Fanout = 2; COMB Node = 'I8253f:inst|Equal36~130'
  219.         Info: 10: + IC(0.263 ns) + CELL(0.150 ns) = 10.983 ns; Loc. = LCCOMB_X35_Y15_N18; Fanout = 2; COMB Node = 'I8253f:inst|all_gate0~92'
  220.         Info: 11: + IC(0.261 ns) + CELL(0.149 ns) = 11.393 ns; Loc. = LCCOMB_X35_Y15_N6; Fanout = 15; COMB Node = 'I8253f:inst|all_gate0~94'
  221.         Info: 12: + IC(0.950 ns) + CELL(0.660 ns) = 13.003 ns; Loc. = LCFF_X34_Y14_N27; Fanout = 1; REG Node = 'I8253f:inst|cnt0[9]~_emulated'
  222.         Info: Total cell delay = 4.050 ns ( 31.15 % )
  223.         Info: Total interconnect delay = 8.953 ns ( 68.85 % )
  224.     Info: - Smallest clock skew is -7.664 ns
  225.         Info: + Shortest clock path from clock "clk0" to destination register is 3.215 ns
  226.             Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; CLK Node = 'clk0'
  227.             Info: 2: + IC(1.699 ns) + CELL(0.537 ns) = 3.215 ns; Loc. = LCFF_X34_Y14_N27; Fanout = 1; REG Node = 'I8253f:inst|cnt0[9]~_emulated'
  228.             Info: Total cell delay = 1.516 ns ( 47.15 % )
  229.             Info: Total interconnect delay = 1.699 ns ( 52.85 % )
  230.         Info: - Longest clock path from clock "clk0" to source register is 10.879 ns
  231.             Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; CLK Node = 'clk0'
  232.             Info: 2: + IC(1.712 ns) + CELL(0.787 ns) = 3.478 ns; Loc. = LCFF_X33_Y15_N9; Fanout = 1; REG Node = 'I8253f:inst|cnt0[0]~_emulated'
  233.             Info: 3: + IC(0.773 ns) + CELL(0.438 ns) = 4.689 ns; Loc. = LCCOMB_X35_Y15_N16; Fanout = 17; COMB Node = 'I8253f:inst|cnt0[0]~head_lut'
  234.             Info: 4: + IC(0.712 ns) + CELL(0.420 ns) = 5.821 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  235.             Info: 5: + IC(0.983 ns) + CELL(0.438 ns) = 7.242 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  236.             Info: 6: + IC(0.423 ns) + CELL(0.149 ns) = 7.814 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  237.             Info: 7: + IC(1.566 ns) + CELL(0.000 ns) = 9.380 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  238.             Info: 8: + IC(1.349 ns) + CELL(0.150 ns) = 10.879 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  239.             Info: Total cell delay = 3.361 ns ( 30.89 % )
  240.             Info: Total interconnect delay = 7.518 ns ( 69.11 % )
  241.     Info: + Micro clock to output delay of source is 0.000 ns
  242.     Info: + Micro setup delay of destination is -0.036 ns
  243. Info: Clock "GATE0" Internal fmax is restricted to 420.17 MHz between source register "I8253f:inst|edge0" and destination register "I8253f:inst|edge0"
  244.     Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
  245.         Info: + Longest register to register delay is 0.407 ns
  246.             Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X32_Y15_N13; Fanout = 2; REG Node = 'I8253f:inst|edge0'
  247.             Info: 2: + IC(0.000 ns) + CELL(0.323 ns) = 0.323 ns; Loc. = LCCOMB_X32_Y15_N12; Fanout = 1; COMB Node = 'I8253f:inst|edge0~30'
  248.             Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 0.407 ns; Loc. = LCFF_X32_Y15_N13; Fanout = 2; REG Node = 'I8253f:inst|edge0'
  249.             Info: Total cell delay = 0.407 ns ( 100.00 % )
  250.         Info: - Smallest clock skew is 0.000 ns
  251.             Info: + Shortest clock path from clock "GATE0" to destination register is 3.028 ns
  252.                 Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 9; CLK Node = 'GATE0'
  253.                 Info: 2: + IC(1.492 ns) + CELL(0.537 ns) = 3.028 ns; Loc. = LCFF_X32_Y15_N13; Fanout = 2; REG Node = 'I8253f:inst|edge0'
  254.                 Info: Total cell delay = 1.536 ns ( 50.73 % )
  255.                 Info: Total interconnect delay = 1.492 ns ( 49.27 % )
  256.             Info: - Longest clock path from clock "GATE0" to source register is 3.028 ns
  257.                 Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 9; CLK Node = 'GATE0'
  258.                 Info: 2: + IC(1.492 ns) + CELL(0.537 ns) = 3.028 ns; Loc. = LCFF_X32_Y15_N13; Fanout = 2; REG Node = 'I8253f:inst|edge0'
  259.                 Info: Total cell delay = 1.536 ns ( 50.73 % )
  260.                 Info: Total interconnect delay = 1.492 ns ( 49.27 % )
  261.         Info: + Micro clock to output delay of source is 0.250 ns
  262.         Info: + Micro setup delay of destination is -0.036 ns
  263. Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "A0" with clock skew larger than data delay. See Compilation Report for details.
  264. Info: Found hold time violation between source  pin or register "I8253f:inst|set0[10]" and destination pin or register "I8253f:inst|cnt0[10]~latch" for clock "A0" (Hold time is 16.777 ns)
  265.     Info: + Largest clock skew is 17.651 ns
  266.         Info: + Longest clock path from clock "A0" to destination register is 21.654 ns
  267.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 11; CLK Node = 'A0'
  268.             Info: 2: + IC(1.476 ns) + CELL(0.150 ns) = 2.625 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  269.             Info: 3: + IC(0.712 ns) + CELL(0.275 ns) = 3.612 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  270.             Info: 4: + IC(1.022 ns) + CELL(0.150 ns) = 4.784 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  271.             Info: 5: + IC(0.283 ns) + CELL(0.420 ns) = 5.487 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  272.             Info: 6: + IC(0.270 ns) + CELL(0.275 ns) = 6.032 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  273.             Info: 7: + IC(0.900 ns) + CELL(0.150 ns) = 7.082 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  274.             Info: 8: + IC(0.279 ns) + CELL(0.420 ns) = 7.781 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  275.             Info: 9: + IC(0.772 ns) + CELL(0.271 ns) = 8.824 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  276.             Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 9.957 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  277.             Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 10.508 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  278.             Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 11.594 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  279.             Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.015 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  280.             Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 13.587 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  281.             Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.153 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  282.             Info: 16: + IC(1.379 ns) + CELL(0.275 ns) = 16.807 ns; Loc. = LCCOMB_X35_Y17_N28; Fanout = 2; REG Node = 'I8253f:inst|buffer[4]'
  283.             Info: 17: + IC(0.260 ns) + CELL(0.150 ns) = 17.217 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  284.             Info: 18: + IC(0.983 ns) + CELL(0.150 ns) = 18.350 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  285.             Info: 19: + IC(0.000 ns) + CELL(1.187 ns) = 19.537 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  286.                 Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  287.             Info: 20: + IC(0.257 ns) + CELL(0.150 ns) = 19.944 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  288.             Info: 21: + IC(0.252 ns) + CELL(0.150 ns) = 20.346 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  289.             Info: 22: + IC(1.033 ns) + CELL(0.275 ns) = 21.654 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  290.             Info: Total cell delay = 6.730 ns ( 31.08 % )
  291.             Info: Total interconnect delay = 14.924 ns ( 68.92 % )
  292.         Info: - Shortest clock path from clock "A0" to source register is 4.003 ns
  293.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 11; CLK Node = 'A0'
  294.             Info: 2: + IC(1.483 ns) + CELL(0.150 ns) = 2.632 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  295.             Info: 3: + IC(0.800 ns) + CELL(0.150 ns) = 3.582 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  296.             Info: 4: + IC(0.271 ns) + CELL(0.150 ns) = 4.003 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  297.             Info: Total cell delay = 1.449 ns ( 36.20 % )
  298.             Info: Total interconnect delay = 2.554 ns ( 63.80 % )
  299.     Info: - Micro clock to output delay of source is 0.000 ns
  300.     Info: - Shortest register to register delay is 0.874 ns
  301.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  302.         Info: 2: + IC(0.436 ns) + CELL(0.438 ns) = 0.874 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  303.         Info: Total cell delay = 0.438 ns ( 50.11 % )
  304.         Info: Total interconnect delay = 0.436 ns ( 49.89 % )
  305.     Info: + Micro hold delay of destination is 0.000 ns
  306. Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "A1" with clock skew larger than data delay. See Compilation Report for details.
  307. Info: Found hold time violation between source  pin or register "I8253f:inst|set0[10]" and destination pin or register "I8253f:inst|cnt0[10]~latch" for clock "A1" (Hold time is 16.901 ns)
  308.     Info: + Largest clock skew is 17.775 ns
  309.         Info: + Longest clock path from clock "A1" to destination register is 22.467 ns
  310.             Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  311.             Info: 2: + IC(2.213 ns) + CELL(0.393 ns) = 3.438 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  312.             Info: 3: + IC(0.712 ns) + CELL(0.275 ns) = 4.425 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  313.             Info: 4: + IC(1.022 ns) + CELL(0.150 ns) = 5.597 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  314.             Info: 5: + IC(0.283 ns) + CELL(0.420 ns) = 6.300 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  315.             Info: 6: + IC(0.270 ns) + CELL(0.275 ns) = 6.845 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  316.             Info: 7: + IC(0.900 ns) + CELL(0.150 ns) = 7.895 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  317.             Info: 8: + IC(0.279 ns) + CELL(0.420 ns) = 8.594 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  318.             Info: 9: + IC(0.772 ns) + CELL(0.271 ns) = 9.637 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  319.             Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 10.770 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  320.             Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 11.321 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  321.             Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 12.407 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  322.             Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.828 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  323.             Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 14.400 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  324.             Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.966 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  325.             Info: 16: + IC(1.379 ns) + CELL(0.275 ns) = 17.620 ns; Loc. = LCCOMB_X35_Y17_N28; Fanout = 2; REG Node = 'I8253f:inst|buffer[4]'
  326.             Info: 17: + IC(0.260 ns) + CELL(0.150 ns) = 18.030 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  327.             Info: 18: + IC(0.983 ns) + CELL(0.150 ns) = 19.163 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  328.             Info: 19: + IC(0.000 ns) + CELL(1.187 ns) = 20.350 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  329.                 Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  330.             Info: 20: + IC(0.257 ns) + CELL(0.150 ns) = 20.757 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  331.             Info: 21: + IC(0.252 ns) + CELL(0.150 ns) = 21.159 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  332.             Info: 22: + IC(1.033 ns) + CELL(0.275 ns) = 22.467 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  333.             Info: Total cell delay = 6.806 ns ( 30.29 % )
  334.             Info: Total interconnect delay = 15.661 ns ( 69.71 % )
  335.         Info: - Shortest clock path from clock "A1" to source register is 4.692 ns
  336.             Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  337.             Info: 2: + IC(2.214 ns) + CELL(0.275 ns) = 3.321 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  338.             Info: 3: + IC(0.800 ns) + CELL(0.150 ns) = 4.271 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  339.             Info: 4: + IC(0.271 ns) + CELL(0.150 ns) = 4.692 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  340.             Info: Total cell delay = 1.407 ns ( 29.99 % )
  341.             Info: Total interconnect delay = 3.285 ns ( 70.01 % )
  342.     Info: - Micro clock to output delay of source is 0.000 ns
  343.     Info: - Shortest register to register delay is 0.874 ns
  344.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  345.         Info: 2: + IC(0.436 ns) + CELL(0.438 ns) = 0.874 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  346.         Info: Total cell delay = 0.438 ns ( 50.11 % )
  347.         Info: Total interconnect delay = 0.436 ns ( 49.89 % )
  348.     Info: + Micro hold delay of destination is 0.000 ns
  349. Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "CS" with clock skew larger than data delay. See Compilation Report for details.
  350. Info: Found hold time violation between source  pin or register "I8253f:inst|set0[10]" and destination pin or register "I8253f:inst|cnt0[10]~latch" for clock "CS" (Hold time is 16.399 ns)
  351.     Info: + Largest clock skew is 17.273 ns
  352.         Info: + Longest clock path from clock "CS" to destination register is 21.877 ns
  353.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_A13; Fanout = 2; CLK Node = 'CS'
  354.             Info: 2: + IC(1.139 ns) + CELL(0.150 ns) = 2.288 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  355.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 2.848 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  356.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 3.835 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  357.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.007 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  358.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 5.710 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  359.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.255 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  360.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.305 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  361.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.004 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  362.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.047 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  363.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.180 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  364.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 10.731 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  365.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 11.817 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  366.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.238 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  367.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 13.810 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  368.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.376 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  369.             Info: 17: + IC(1.379 ns) + CELL(0.275 ns) = 17.030 ns; Loc. = LCCOMB_X35_Y17_N28; Fanout = 2; REG Node = 'I8253f:inst|buffer[4]'
  370.             Info: 18: + IC(0.260 ns) + CELL(0.150 ns) = 17.440 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  371.             Info: 19: + IC(0.983 ns) + CELL(0.150 ns) = 18.573 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  372.             Info: 20: + IC(0.000 ns) + CELL(1.187 ns) = 19.760 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  373.                 Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  374.             Info: 21: + IC(0.257 ns) + CELL(0.150 ns) = 20.167 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  375.             Info: 22: + IC(0.252 ns) + CELL(0.150 ns) = 20.569 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  376.             Info: 23: + IC(1.033 ns) + CELL(0.275 ns) = 21.877 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  377.             Info: Total cell delay = 7.005 ns ( 32.02 % )
  378.             Info: Total interconnect delay = 14.872 ns ( 67.98 % )
  379.         Info: - Shortest clock path from clock "CS" to source register is 4.604 ns
  380.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_A13; Fanout = 2; CLK Node = 'CS'
  381.             Info: 2: + IC(1.139 ns) + CELL(0.150 ns) = 2.288 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  382.             Info: 3: + IC(0.507 ns) + CELL(0.438 ns) = 3.233 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  383.             Info: 4: + IC(0.800 ns) + CELL(0.150 ns) = 4.183 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  384.             Info: 5: + IC(0.271 ns) + CELL(0.150 ns) = 4.604 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  385.             Info: Total cell delay = 1.887 ns ( 40.99 % )
  386.             Info: Total interconnect delay = 2.717 ns ( 59.01 % )
  387.     Info: - Micro clock to output delay of source is 0.000 ns
  388.     Info: - Shortest register to register delay is 0.874 ns
  389.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  390.         Info: 2: + IC(0.436 ns) + CELL(0.438 ns) = 0.874 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  391.         Info: Total cell delay = 0.438 ns ( 50.11 % )
  392.         Info: Total interconnect delay = 0.436 ns ( 49.89 % )
  393.     Info: + Micro hold delay of destination is 0.000 ns
  394. Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "WR" with clock skew larger than data delay. See Compilation Report for details.
  395. Info: Found hold time violation between source  pin or register "I8253f:inst|set0[10]" and destination pin or register "I8253f:inst|cnt0[10]~latch" for clock "WR" (Hold time is 16.399 ns)
  396.     Info: + Largest clock skew is 17.273 ns
  397.         Info: + Longest clock path from clock "WR" to destination register is 22.237 ns
  398.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 2; CLK Node = 'WR'
  399.             Info: 2: + IC(1.374 ns) + CELL(0.275 ns) = 2.648 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  400.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.208 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  401.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 4.195 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  402.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.367 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  403.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 6.070 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  404.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.615 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  405.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.665 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  406.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.364 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  407.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.407 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  408.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.540 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  409.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 11.091 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  410.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 12.177 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  411.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.598 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  412.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 14.170 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  413.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.736 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  414.             Info: 17: + IC(1.379 ns) + CELL(0.275 ns) = 17.390 ns; Loc. = LCCOMB_X35_Y17_N28; Fanout = 2; REG Node = 'I8253f:inst|buffer[4]'
  415.             Info: 18: + IC(0.260 ns) + CELL(0.150 ns) = 17.800 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  416.             Info: 19: + IC(0.983 ns) + CELL(0.150 ns) = 18.933 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  417.             Info: 20: + IC(0.000 ns) + CELL(1.187 ns) = 20.120 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  418.                 Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  419.             Info: 21: + IC(0.257 ns) + CELL(0.150 ns) = 20.527 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  420.             Info: 22: + IC(0.252 ns) + CELL(0.150 ns) = 20.929 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  421.             Info: 23: + IC(1.033 ns) + CELL(0.275 ns) = 22.237 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  422.             Info: Total cell delay = 7.130 ns ( 32.06 % )
  423.             Info: Total interconnect delay = 15.107 ns ( 67.94 % )
  424.         Info: - Shortest clock path from clock "WR" to source register is 4.964 ns
  425.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P1; Fanout = 2; CLK Node = 'WR'
  426.             Info: 2: + IC(1.374 ns) + CELL(0.275 ns) = 2.648 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  427.             Info: 3: + IC(0.507 ns) + CELL(0.438 ns) = 3.593 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  428.             Info: 4: + IC(0.800 ns) + CELL(0.150 ns) = 4.543 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  429.             Info: 5: + IC(0.271 ns) + CELL(0.150 ns) = 4.964 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  430.             Info: Total cell delay = 2.012 ns ( 40.53 % )
  431.             Info: Total interconnect delay = 2.952 ns ( 59.47 % )
  432.     Info: - Micro clock to output delay of source is 0.000 ns
  433.     Info: - Shortest register to register delay is 0.874 ns
  434.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  435.         Info: 2: + IC(0.436 ns) + CELL(0.438 ns) = 0.874 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  436.         Info: Total cell delay = 0.438 ns ( 50.11 % )
  437.         Info: Total interconnect delay = 0.436 ns ( 49.89 % )
  438.     Info: + Micro hold delay of destination is 0.000 ns
  439. Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "RE" with clock skew larger than data delay. See Compilation Report for details.
  440. Info: Found hold time violation between source  pin or register "I8253f:inst|set0[10]" and destination pin or register "I8253f:inst|cnt0[10]~latch" for clock "RE" (Hold time is 16.399 ns)
  441.     Info: + Largest clock skew is 17.273 ns
  442.         Info: + Longest clock path from clock "RE" to destination register is 22.442 ns
  443.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  444.             Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  445.             Info: 3: + IC(0.285 ns) + CELL(0.275 ns) = 3.413 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  446.             Info: 4: + IC(0.712 ns) + CELL(0.275 ns) = 4.400 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  447.             Info: 5: + IC(1.022 ns) + CELL(0.150 ns) = 5.572 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  448.             Info: 6: + IC(0.283 ns) + CELL(0.420 ns) = 6.275 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  449.             Info: 7: + IC(0.270 ns) + CELL(0.275 ns) = 6.820 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  450.             Info: 8: + IC(0.900 ns) + CELL(0.150 ns) = 7.870 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  451.             Info: 9: + IC(0.279 ns) + CELL(0.420 ns) = 8.569 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  452.             Info: 10: + IC(0.772 ns) + CELL(0.271 ns) = 9.612 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  453.             Info: 11: + IC(0.983 ns) + CELL(0.150 ns) = 10.745 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  454.             Info: 12: + IC(0.280 ns) + CELL(0.271 ns) = 11.296 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  455.             Info: 13: + IC(0.811 ns) + CELL(0.275 ns) = 12.382 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  456.             Info: 14: + IC(0.983 ns) + CELL(0.438 ns) = 13.803 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  457.             Info: 15: + IC(0.423 ns) + CELL(0.149 ns) = 14.375 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  458.             Info: 16: + IC(1.566 ns) + CELL(0.000 ns) = 15.941 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  459.             Info: 17: + IC(1.379 ns) + CELL(0.275 ns) = 17.595 ns; Loc. = LCCOMB_X35_Y17_N28; Fanout = 2; REG Node = 'I8253f:inst|buffer[4]'
  460.             Info: 18: + IC(0.260 ns) + CELL(0.150 ns) = 18.005 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  461.             Info: 19: + IC(0.983 ns) + CELL(0.150 ns) = 19.138 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  462.             Info: 20: + IC(0.000 ns) + CELL(1.187 ns) = 20.325 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  463.                 Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  464.             Info: 21: + IC(0.257 ns) + CELL(0.150 ns) = 20.732 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  465.             Info: 22: + IC(0.252 ns) + CELL(0.150 ns) = 21.134 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  466.             Info: 23: + IC(1.033 ns) + CELL(0.275 ns) = 22.442 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  467.             Info: Total cell delay = 7.275 ns ( 32.42 % )
  468.             Info: Total interconnect delay = 15.167 ns ( 67.58 % )
  469.         Info: - Shortest clock path from clock "RE" to source register is 5.169 ns
  470.             Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  471.             Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  472.             Info: 3: + IC(0.507 ns) + CELL(0.438 ns) = 3.798 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  473.             Info: 4: + IC(0.800 ns) + CELL(0.150 ns) = 4.748 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  474.             Info: 5: + IC(0.271 ns) + CELL(0.150 ns) = 5.169 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  475.             Info: Total cell delay = 2.157 ns ( 41.73 % )
  476.             Info: Total interconnect delay = 3.012 ns ( 58.27 % )
  477.     Info: - Micro clock to output delay of source is 0.000 ns
  478.     Info: - Shortest register to register delay is 0.874 ns
  479.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X34_Y14_N14; Fanout = 5; REG Node = 'I8253f:inst|set0[10]'
  480.         Info: 2: + IC(0.436 ns) + CELL(0.438 ns) = 0.874 ns; Loc. = LCCOMB_X34_Y14_N30; Fanout = 2; REG Node = 'I8253f:inst|cnt0[10]~latch'
  481.         Info: Total cell delay = 0.438 ns ( 50.11 % )
  482.         Info: Total interconnect delay = 0.436 ns ( 49.89 % )
  483.     Info: + Micro hold delay of destination is 0.000 ns
  484. Warning: Circuit may not operate. Detected 17 non-operational path(s) clocked by clock "clk0" with clock skew larger than data delay. See Compilation Report for details.
  485. Info: Found hold time violation between source  pin or register "I8253f:inst|cnt0[12]~_emulated" and destination pin or register "I8253f:inst|buffer[12]" for clock "clk0" (Hold time is 6.379 ns)
  486.     Info: + Largest clock skew is 8.010 ns
  487.         Info: + Longest clock path from clock "clk0" to destination register is 11.039 ns
  488.             Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; CLK Node = 'clk0'
  489.             Info: 2: + IC(1.712 ns) + CELL(0.787 ns) = 3.478 ns; Loc. = LCFF_X33_Y15_N9; Fanout = 1; REG Node = 'I8253f:inst|cnt0[0]~_emulated'
  490.             Info: 3: + IC(0.773 ns) + CELL(0.438 ns) = 4.689 ns; Loc. = LCCOMB_X35_Y15_N16; Fanout = 17; COMB Node = 'I8253f:inst|cnt0[0]~head_lut'
  491.             Info: 4: + IC(0.712 ns) + CELL(0.420 ns) = 5.821 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  492.             Info: 5: + IC(0.983 ns) + CELL(0.438 ns) = 7.242 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  493.             Info: 6: + IC(0.423 ns) + CELL(0.149 ns) = 7.814 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  494.             Info: 7: + IC(1.566 ns) + CELL(0.000 ns) = 9.380 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  495.             Info: 8: + IC(1.384 ns) + CELL(0.275 ns) = 11.039 ns; Loc. = LCCOMB_X34_Y17_N12; Fanout = 2; REG Node = 'I8253f:inst|buffer[12]'
  496.             Info: Total cell delay = 3.486 ns ( 31.58 % )
  497.             Info: Total interconnect delay = 7.553 ns ( 68.42 % )
  498.         Info: - Shortest clock path from clock "clk0" to source register is 3.029 ns
  499.             Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; CLK Node = 'clk0'
  500.             Info: 2: + IC(1.513 ns) + CELL(0.537 ns) = 3.029 ns; Loc. = LCFF_X34_Y17_N19; Fanout = 1; REG Node = 'I8253f:inst|cnt0[12]~_emulated'
  501.             Info: Total cell delay = 1.516 ns ( 50.05 % )
  502.             Info: Total interconnect delay = 1.513 ns ( 49.95 % )
  503.     Info: - Micro clock to output delay of source is 0.250 ns
  504.     Info: - Shortest register to register delay is 1.381 ns
  505.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X34_Y17_N19; Fanout = 1; REG Node = 'I8253f:inst|cnt0[12]~_emulated'
  506.         Info: 2: + IC(0.309 ns) + CELL(0.150 ns) = 0.459 ns; Loc. = LCCOMB_X34_Y17_N4; Fanout = 15; COMB Node = 'I8253f:inst|cnt0[12]~head_lut'
  507.         Info: 3: + IC(0.503 ns) + CELL(0.419 ns) = 1.381 ns; Loc. = LCCOMB_X34_Y17_N12; Fanout = 2; REG Node = 'I8253f:inst|buffer[12]'
  508.         Info: Total cell delay = 0.569 ns ( 41.20 % )
  509.         Info: Total interconnect delay = 0.812 ns ( 58.80 % )
  510.     Info: + Micro hold delay of destination is 0.000 ns
  511. Info: tsu for register "I8253f:inst|cnt0[9]~_emulated" (data pin = "RE", clock pin = "clk0") is 8.637 ns
  512.     Info: + Longest pin to register delay is 11.888 ns
  513.         Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  514.         Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  515.         Info: 3: + IC(0.507 ns) + CELL(0.438 ns) = 3.798 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  516.         Info: 4: + IC(0.923 ns) + CELL(0.420 ns) = 5.141 ns; Loc. = LCCOMB_X32_Y15_N4; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~336'
  517.         Info: 5: + IC(0.725 ns) + CELL(0.438 ns) = 6.304 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  518.         Info: 6: + IC(0.467 ns) + CELL(0.275 ns) = 7.046 ns; Loc. = LCCOMB_X34_Y15_N16; Fanout = 17; COMB Node = 'I8253f:inst|cnt0[3]~head_lut'
  519.         Info: 7: + IC(1.326 ns) + CELL(0.398 ns) = 8.770 ns; Loc. = LCCOMB_X35_Y15_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal36~129'
  520.         Info: 8: + IC(0.275 ns) + CELL(0.410 ns) = 9.455 ns; Loc. = LCCOMB_X35_Y15_N28; Fanout = 2; COMB Node = 'I8253f:inst|Equal36~130'
  521.         Info: 9: + IC(0.263 ns) + CELL(0.150 ns) = 9.868 ns; Loc. = LCCOMB_X35_Y15_N18; Fanout = 2; COMB Node = 'I8253f:inst|all_gate0~92'
  522.         Info: 10: + IC(0.261 ns) + CELL(0.149 ns) = 10.278 ns; Loc. = LCCOMB_X35_Y15_N6; Fanout = 15; COMB Node = 'I8253f:inst|all_gate0~94'
  523.         Info: 11: + IC(0.950 ns) + CELL(0.660 ns) = 11.888 ns; Loc. = LCFF_X34_Y14_N27; Fanout = 1; REG Node = 'I8253f:inst|cnt0[9]~_emulated'
  524.         Info: Total cell delay = 4.757 ns ( 40.02 % )
  525.         Info: Total interconnect delay = 7.131 ns ( 59.98 % )
  526.     Info: + Micro setup delay of destination is -0.036 ns
  527.     Info: - Shortest clock path from clock "clk0" to destination register is 3.215 ns
  528.         Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_D13; Fanout = 16; CLK Node = 'clk0'
  529.         Info: 2: + IC(1.699 ns) + CELL(0.537 ns) = 3.215 ns; Loc. = LCFF_X34_Y14_N27; Fanout = 1; REG Node = 'I8253f:inst|cnt0[9]~_emulated'
  530.         Info: Total cell delay = 1.516 ns ( 47.15 % )
  531.         Info: Total interconnect delay = 1.699 ns ( 52.85 % )
  532. Info: tco from clock "A1" to destination pin "HEX2[0]" through register "I8253f:inst|buffer[5]" is 33.246 ns
  533.     Info: + Longest clock path from clock "A1" to source register is 17.465 ns
  534.         Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  535.         Info: 2: + IC(2.213 ns) + CELL(0.393 ns) = 3.438 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  536.         Info: 3: + IC(0.712 ns) + CELL(0.275 ns) = 4.425 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  537.         Info: 4: + IC(1.022 ns) + CELL(0.150 ns) = 5.597 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  538.         Info: 5: + IC(0.283 ns) + CELL(0.420 ns) = 6.300 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  539.         Info: 6: + IC(0.270 ns) + CELL(0.275 ns) = 6.845 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  540.         Info: 7: + IC(0.900 ns) + CELL(0.150 ns) = 7.895 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  541.         Info: 8: + IC(0.279 ns) + CELL(0.420 ns) = 8.594 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  542.         Info: 9: + IC(0.772 ns) + CELL(0.271 ns) = 9.637 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  543.         Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 10.770 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  544.         Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 11.321 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  545.         Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 12.407 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  546.         Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.828 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  547.         Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 14.400 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  548.         Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.966 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  549.         Info: 16: + IC(1.349 ns) + CELL(0.150 ns) = 17.465 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  550.         Info: Total cell delay = 4.619 ns ( 26.45 % )
  551.         Info: Total interconnect delay = 12.846 ns ( 73.55 % )
  552.     Info: + Micro clock to output delay of source is 0.000 ns
  553.     Info: + Longest register to pin delay is 15.781 ns
  554.         Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X64_Y5_N8; Fanout = 2; REG Node = 'I8253f:inst|buffer[5]'
  555.         Info: 2: + IC(3.919 ns) + CELL(0.371 ns) = 4.290 ns; Loc. = LCCOMB_X35_Y17_N24; Fanout = 1; COMB Node = 'I8253f:inst|Equal0~173'
  556.         Info: 3: + IC(0.983 ns) + CELL(0.150 ns) = 5.423 ns; Loc. = LCCOMB_X36_Y14_N22; Fanout = 3; COMB Node = 'I8253f:inst|Equal0~176'
  557.         Info: 4: + IC(0.000 ns) + CELL(1.187 ns) = 6.610 ns; Loc. = LCCOMB_X35_Y15_N22; Fanout = 2; COMB LOOP Node = 'I8253f:inst|reg0~32'
  558.             Info: Loc. = LCCOMB_X35_Y15_N22; Node "I8253f:inst|reg0~32"
  559.         Info: 5: + IC(0.257 ns) + CELL(0.150 ns) = 7.017 ns; Loc. = LCCOMB_X35_Y15_N2; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~335'
  560.         Info: 6: + IC(0.252 ns) + CELL(0.150 ns) = 7.419 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  561.         Info: 7: + IC(1.037 ns) + CELL(0.275 ns) = 8.731 ns; Loc. = LCCOMB_X34_Y14_N2; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[10]~head_lut'
  562.         Info: 8: + IC(2.665 ns) + CELL(0.275 ns) = 11.671 ns; Loc. = LCCOMB_X58_Y13_N20; Fanout = 1; COMB Node = 'segout:inst11|WideOr6~15'
  563.         Info: 9: + IC(1.458 ns) + CELL(2.652 ns) = 15.781 ns; Loc. = PIN_AB23; Fanout = 0; PIN Node = 'HEX2[0]'
  564.         Info: Total cell delay = 5.210 ns ( 33.01 % )
  565.         Info: Total interconnect delay = 10.571 ns ( 66.99 % )
  566. Info: Longest tpd from source pin "RE" to destination pin "HEX2[0]" is 14.666 ns
  567.     Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N1; Fanout = 2; CLK Node = 'RE'
  568.     Info: 2: + IC(1.434 ns) + CELL(0.420 ns) = 2.853 ns; Loc. = LCCOMB_X32_Y18_N20; Fanout = 7; COMB Node = 'I8253f:inst|Decoder0~417'
  569.     Info: 3: + IC(0.507 ns) + CELL(0.438 ns) = 3.798 ns; Loc. = LCCOMB_X33_Y18_N18; Fanout = 12; COMB Node = 'I8253f:inst|Decoder0'
  570.     Info: 4: + IC(0.923 ns) + CELL(0.420 ns) = 5.141 ns; Loc. = LCCOMB_X32_Y15_N4; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~336'
  571.     Info: 5: + IC(0.725 ns) + CELL(0.438 ns) = 6.304 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  572.     Info: 6: + IC(1.037 ns) + CELL(0.275 ns) = 7.616 ns; Loc. = LCCOMB_X34_Y14_N2; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[10]~head_lut'
  573.     Info: 7: + IC(2.665 ns) + CELL(0.275 ns) = 10.556 ns; Loc. = LCCOMB_X58_Y13_N20; Fanout = 1; COMB Node = 'segout:inst11|WideOr6~15'
  574.     Info: 8: + IC(1.458 ns) + CELL(2.652 ns) = 14.666 ns; Loc. = PIN_AB23; Fanout = 0; PIN Node = 'HEX2[0]'
  575.     Info: Total cell delay = 5.917 ns ( 40.35 % )
  576.     Info: Total interconnect delay = 8.749 ns ( 59.65 % )
  577. Info: th for register "I8253f:inst|buffer[13]" (data pin = "GATE0", clock pin = "A1") is 12.441 ns
  578.     Info: + Longest clock path from clock "A1" to destination register is 17.577 ns
  579.         Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 11; CLK Node = 'A1'
  580.         Info: 2: + IC(2.213 ns) + CELL(0.393 ns) = 3.438 ns; Loc. = LCCOMB_X32_Y18_N16; Fanout = 8; COMB Node = 'I8253f:inst|Decoder0~420'
  581.         Info: 3: + IC(0.712 ns) + CELL(0.275 ns) = 4.425 ns; Loc. = LCCOMB_X36_Y18_N10; Fanout = 4; REG Node = 'I8253f:inst|cmd[4]'
  582.         Info: 4: + IC(1.022 ns) + CELL(0.150 ns) = 5.597 ns; Loc. = LCCOMB_X32_Y15_N22; Fanout = 4; COMB Node = 'I8253f:inst|Equal26~7'
  583.         Info: 5: + IC(0.283 ns) + CELL(0.420 ns) = 6.300 ns; Loc. = LCCOMB_X32_Y15_N14; Fanout = 4; COMB Node = 'I8253f:inst|WideOr6~560'
  584.         Info: 6: + IC(0.270 ns) + CELL(0.275 ns) = 6.845 ns; Loc. = LCCOMB_X32_Y15_N2; Fanout = 5; COMB Node = 'I8253f:inst|cmd0[1]~0'
  585.         Info: 7: + IC(0.900 ns) + CELL(0.150 ns) = 7.895 ns; Loc. = LCCOMB_X33_Y18_N14; Fanout = 4; REG Node = 'I8253f:inst|cmd0[4]'
  586.         Info: 8: + IC(0.279 ns) + CELL(0.420 ns) = 8.594 ns; Loc. = LCCOMB_X33_Y18_N6; Fanout = 2; COMB Node = 'I8253f:inst|set0[8]~160'
  587.         Info: 9: + IC(0.772 ns) + CELL(0.271 ns) = 9.637 ns; Loc. = LCCOMB_X34_Y14_N0; Fanout = 8; COMB Node = 'I8253f:inst|set0[8]~161'
  588.         Info: 10: + IC(0.983 ns) + CELL(0.150 ns) = 10.770 ns; Loc. = LCCOMB_X36_Y16_N20; Fanout = 5; REG Node = 'I8253f:inst|set0[8]'
  589.         Info: 11: + IC(0.280 ns) + CELL(0.271 ns) = 11.321 ns; Loc. = LCCOMB_X36_Y16_N24; Fanout = 16; COMB Node = 'I8253f:inst|cnt0[8]~head_lut'
  590.         Info: 12: + IC(0.811 ns) + CELL(0.275 ns) = 12.407 ns; Loc. = LCCOMB_X37_Y14_N8; Fanout = 1; COMB Node = 'I8253f:inst|buffer~143'
  591.         Info: 13: + IC(0.983 ns) + CELL(0.438 ns) = 13.828 ns; Loc. = LCCOMB_X35_Y17_N18; Fanout = 1; COMB Node = 'I8253f:inst|buffer~145'
  592.         Info: 14: + IC(0.423 ns) + CELL(0.149 ns) = 14.400 ns; Loc. = LCCOMB_X36_Y17_N24; Fanout = 2; COMB Node = 'I8253f:inst|buffer~146'
  593.         Info: 15: + IC(1.566 ns) + CELL(0.000 ns) = 15.966 ns; Loc. = CLKCTRL_G5; Fanout = 15; COMB Node = 'I8253f:inst|buffer~146clkctrl'
  594.         Info: 16: + IC(1.336 ns) + CELL(0.275 ns) = 17.577 ns; Loc. = LCCOMB_X36_Y14_N6; Fanout = 2; REG Node = 'I8253f:inst|buffer[13]'
  595.         Info: Total cell delay = 4.744 ns ( 26.99 % )
  596.         Info: Total interconnect delay = 12.833 ns ( 73.01 % )
  597.     Info: + Micro hold delay of destination is 0.000 ns
  598.     Info: - Shortest pin to register delay is 5.136 ns
  599.         Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_B13; Fanout = 9; CLK Node = 'GATE0'
  600.         Info: 2: + IC(1.566 ns) + CELL(0.419 ns) = 2.984 ns; Loc. = LCCOMB_X35_Y15_N8; Fanout = 1; COMB Node = 'I8253f:inst|all_set0~334'
  601.         Info: 3: + IC(0.263 ns) + CELL(0.245 ns) = 3.492 ns; Loc. = LCCOMB_X35_Y15_N14; Fanout = 33; COMB Node = 'I8253f:inst|all_set0~337'
  602.         Info: 4: + IC(0.798 ns) + CELL(0.150 ns) = 4.440 ns; Loc. = LCCOMB_X36_Y14_N2; Fanout = 15; COMB Node = 'I8253f:inst|cnt0[13]~head_lut'
  603.         Info: 5: + IC(0.277 ns) + CELL(0.419 ns) = 5.136 ns; Loc. = LCCOMB_X36_Y14_N6; Fanout = 2; REG Node = 'I8253f:inst|buffer[13]'
  604.         Info: Total cell delay = 2.232 ns ( 43.46 % )
  605.         Info: Total interconnect delay = 2.904 ns ( 56.54 % )
  606. Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 184 warnings
  607.     Info: Allocated 146 megabytes of memory during processing
  608.     Info: Processing ended: Tue Apr 20 16:40:25 2010
  609.     Info: Elapsed time: 00:00:03