开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
_8259A.tan.qmsg
资源名称：_8259A.zip　[点击查看]
上传用户：tzxuweilin
上传日期：2022-08-10
资源大小：747k
文件大小：56k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

_8259A.tan.qmsg：源码内容
  1. { "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0}
  2. { "Info" "IQEXE_START_BANNER_PRODUCT" "Classic Timing Analyzer Quartus II " "Info: Running Quartus II Classic Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 7.2 Build 151 09/26/2007 SJ Full Version " "Info: Version 7.2 Build 151 09/26/2007 SJ Full Version" {  } {  } 0 0 "%1!s!" 0 0 "" 0} { "Info" "IQEXE_START_BANNER_TIME" "Sun Apr 25 10:20:58 2010 " "Info: Processing started: Sun Apr 25 10:20:58 2010" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0}
  3. { "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_tan --read_settings_files=off --write_settings_files=off _8259A -c _8259A --timing_analysis_only " "Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off _8259A -c _8259A --timing_analysis_only" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0}
  4. { "Warning" "WTDB_ANALYZE_COMB_LATCHES" "" "Warning: Timing Analysis is analyzing one or more combinational loops as latches" { { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[1] " "Warning: Node "hp_isr[1]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[1] " "Warning: Node "hp_nmr[1]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[0] " "Warning: Node "hp_isr[0]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[0] " "Warning: Node "hp_nmr[0]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[2] " "Warning: Node "hp_nmr[2]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[2] " "Warning: Node "hp_isr[2]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.000_2995 " "Warning: Node "position.000_2995" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.001_2865 " "Warning: Node "position.001_2865" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.010_2735 " "Warning: Node "position.010_2735" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.011_2605 " "Warning: Node "position.011_2605" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.100_2475 " "Warning: Node "position.100_2475" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.101_2345 " "Warning: Node "position.101_2345" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.110_2215 " "Warning: Node "position.110_2215" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.111_2085 " "Warning: Node "position.111_2085" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0}  } {  } 0 0 "Timing Analysis is analyzing one or more combinational loops as latches" 0 0 "" 0}
  5. { "Warning" "WTAN_NO_CLOCKS" "" "Warning: Found pins functioning as undefined clocks and/or memory enables" { { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[5] " "Info: Assuming node "isr[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[1] " "Info: Assuming node "isr[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[3] " "Info: Assuming node "isr[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[4] " "Info: Assuming node "isr[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[2] " "Info: Assuming node "isr[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[7] " "Info: Assuming node "isr[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[0] " "Info: Assuming node "isr[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[6] " "Info: Assuming node "isr[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[0] " "Info: Assuming node "mask[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[0] " "Info: Assuming node "request[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[6] " "Info: Assuming node "mask[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[7] " "Info: Assuming node "request[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[7] " "Info: Assuming node "mask[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[6] " "Info: Assuming node "request[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[1] " "Info: Assuming node "mask[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[1] " "Info: Assuming node "request[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[4] " "Info: Assuming node "mask[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[4] " "Info: Assuming node "request[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[3] " "Info: Assuming node "request[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[3] " "Info: Assuming node "mask[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[2] " "Info: Assuming node "mask[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[2] " "Info: Assuming node "request[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[5] " "Info: Assuming node "mask[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[5] " "Info: Assuming node "request[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0}  } {  } 0 0 "Found pins functioning as undefined clocks and/or memory enables" 0 0 "" 0}
  6. { "Warning" "WTAN_RIPPLE_OR_GATED_CLOCKS_FOUND" "9 " "Warning: Found 9 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" { { "Info" "ITAN_GATED_CLK" "nmr[1] " "Info: Detected gated clock "nmr[1]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[1]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "hp_nmr[2]~2580 " "Info: Detected gated clock "hp_nmr[2]~2580" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "hp_nmr[2]~2580" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[0] " "Info: Detected gated clock "nmr[0]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[0]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "hp_nmr[2]~2579 " "Info: Detected gated clock "hp_nmr[2]~2579" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "hp_nmr[2]~2579" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "position.111~184 " "Info: Detected gated clock "position.111~184" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "position.111~184" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[5] " "Info: Detected gated clock "nmr[5]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[5]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "Equal0~25 " "Info: Detected gated clock "Equal0~25" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal0~25" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "Equal0~28 " "Info: Detected gated clock "Equal0~28" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal0~28" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "Equal0~30 " "Info: Detected gated clock "Equal0~30" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal0~30" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0}  } {  } 0 0 "Found %1!d! node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" 0 0 "" 0}
  7. { "Info" "ITDB_TSU_RESULT" "hp_nmr[1] mask[7] mask[6] 10.810 ns register " "Info: tsu for register "hp_nmr[1]" (data pin = "mask[7]", clock pin = "mask[6]") is 10.810 ns" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "15.109 ns + Longest pin register " "Info: + Longest pin to register delay is 15.109 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.852 ns) 0.852 ns mask[7] 1 CLK PIN_T2 6 " "Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_T2; Fanout = 6; CLK Node = 'mask[7]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[7] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(5.520 ns) + CELL(0.275 ns) 6.647 ns position.110~95 2 COMB LCCOMB_X4_Y17_N16 7 " "Info: 2: + IC(5.520 ns) + CELL(0.275 ns) = 6.647 ns; Loc. = LCCOMB_X4_Y17_N16; Fanout = 7; COMB Node = 'position.110~95'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "5.795 ns" { mask[7] position.110~95 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.777 ns) + CELL(0.275 ns) 7.699 ns hp_nmr[1]~2599 3 COMB LCCOMB_X6_Y17_N4 1 " "Info: 3: + IC(0.777 ns) + CELL(0.275 ns) = 7.699 ns; Loc. = LCCOMB_X6_Y17_N4; Fanout = 1; COMB Node = 'hp_nmr[1]~2599'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.052 ns" { position.110~95 hp_nmr[1]~2599 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(3.019 ns) + CELL(0.419 ns) 11.137 ns Mux9~228 4 COMB LCCOMB_X25_Y35_N30 1 " "Info: 4: + IC(3.019 ns) + CELL(0.419 ns) = 11.137 ns; Loc. = LCCOMB_X25_Y35_N30; Fanout = 1; COMB Node = 'Mux9~228'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.438 ns" { hp_nmr[1]~2599 Mux9~228 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.253 ns) + CELL(0.420 ns) 11.810 ns Mux9~229 5 COMB LCCOMB_X25_Y35_N8 1 " "Info: 5: + IC(0.253 ns) + CELL(0.420 ns) = 11.810 ns; Loc. = LCCOMB_X25_Y35_N8; Fanout = 1; COMB Node = 'Mux9~229'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.673 ns" { Mux9~228 Mux9~229 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(2.206 ns) + CELL(0.420 ns) 14.436 ns Mux9~232 6 COMB LCCOMB_X7_Y27_N28 1 " "Info: 6: + IC(2.206 ns) + CELL(0.420 ns) = 14.436 ns; Loc. = LCCOMB_X7_Y27_N28; Fanout = 1; COMB Node = 'Mux9~232'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "2.626 ns" { Mux9~229 Mux9~232 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.254 ns) + CELL(0.419 ns) 15.109 ns hp_nmr[1] 7 REG LCCOMB_X7_Y27_N10 1 " "Info: 7: + IC(0.254 ns) + CELL(0.419 ns) = 15.109 ns; Loc. = LCCOMB_X7_Y27_N10; Fanout = 1; REG Node = 'hp_nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.673 ns" { Mux9~232 hp_nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.080 ns ( 20.39 % ) " "Info: Total cell delay = 3.080 ns ( 20.39 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "12.029 ns ( 79.61 % ) " "Info: Total interconnect delay = 12.029 ns ( 79.61 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "15.109 ns" { mask[7] position.110~95 hp_nmr[1]~2599 Mux9~228 Mux9~229 Mux9~232 hp_nmr[1] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "15.109 ns" { mask[7] {} mask[7]~combout {} position.110~95 {} hp_nmr[1]~2599 {} Mux9~228 {} Mux9~229 {} Mux9~232 {} hp_nmr[1] {} } { 0.000ns 0.000ns 5.520ns 0.777ns 3.019ns 0.253ns 2.206ns 0.254ns } { 0.000ns 0.852ns 0.275ns 0.275ns 0.419ns 0.420ns 0.420ns 0.419ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.677 ns + " "Info: + Micro setup delay of destination is 0.677 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "mask[6] destination 4.976 ns - Shortest register " "Info: - Shortest clock path from clock "mask[6]" to destination register is 4.976 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.852 ns) 0.852 ns mask[6] 1 CLK PIN_R6 4 " "Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_R6; Fanout = 4; CLK Node = 'mask[6]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[6] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.009 ns) + CELL(0.150 ns) 2.011 ns hp_nmr[2]~2579 2 COMB LCCOMB_X1_Y17_N14 19 " "Info: 2: + IC(1.009 ns) + CELL(0.150 ns) = 2.011 ns; Loc. = LCCOMB_X1_Y17_N14; Fanout = 19; COMB Node = 'hp_nmr[2]~2579'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.159 ns" { mask[6] hp_nmr[2]~2579 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.262 ns) + CELL(0.275 ns) 2.548 ns hp_nmr[0]~2581 3 COMB LCCOMB_X1_Y17_N4 1 " "Info: 3: + IC(0.262 ns) + CELL(0.275 ns) = 2.548 ns; Loc. = LCCOMB_X1_Y17_N4; Fanout = 1; COMB Node = 'hp_nmr[0]~2581'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.537 ns" { hp_nmr[2]~2579 hp_nmr[0]~2581 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.820 ns) + CELL(0.000 ns) 3.368 ns hp_nmr[0]~2581clkctrl 4 COMB CLKCTRL_G2 11 " "Info: 4: + IC(0.820 ns) + CELL(0.000 ns) = 3.368 ns; Loc. = CLKCTRL_G2; Fanout = 11; COMB Node = 'hp_nmr[0]~2581clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.820 ns" { hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.333 ns) + CELL(0.275 ns) 4.976 ns hp_nmr[1] 5 REG LCCOMB_X7_Y27_N10 1 " "Info: 5: + IC(1.333 ns) + CELL(0.275 ns) = 4.976 ns; Loc. = LCCOMB_X7_Y27_N10; Fanout = 1; REG Node = 'hp_nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.608 ns" { hp_nmr[0]~2581clkctrl hp_nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.552 ns ( 31.19 % ) " "Info: Total cell delay = 1.552 ns ( 31.19 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "3.424 ns ( 68.81 % ) " "Info: Total interconnect delay = 3.424 ns ( 68.81 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.976 ns" { mask[6] hp_nmr[2]~2579 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl hp_nmr[1] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.976 ns" { mask[6] {} mask[6]~combout {} hp_nmr[2]~2579 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} hp_nmr[1] {} } { 0.000ns 0.000ns 1.009ns 0.262ns 0.820ns 1.333ns } { 0.000ns 0.852ns 0.150ns 0.275ns 0.000ns 0.275ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "15.109 ns" { mask[7] position.110~95 hp_nmr[1]~2599 Mux9~228 Mux9~229 Mux9~232 hp_nmr[1] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "15.109 ns" { mask[7] {} mask[7]~combout {} position.110~95 {} hp_nmr[1]~2599 {} Mux9~228 {} Mux9~229 {} Mux9~232 {} hp_nmr[1] {} } { 0.000ns 0.000ns 5.520ns 0.777ns 3.019ns 0.253ns 2.206ns 0.254ns } { 0.000ns 0.852ns 0.275ns 0.275ns 0.419ns 0.420ns 0.420ns 0.419ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.976 ns" { mask[6] hp_nmr[2]~2579 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl hp_nmr[1] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.976 ns" { mask[6] {} mask[6]~combout {} hp_nmr[2]~2579 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} hp_nmr[1] {} } { 0.000ns 0.000ns 1.009ns 0.262ns 0.820ns 1.333ns } { 0.000ns 0.852ns 0.150ns 0.275ns 0.000ns 0.275ns } "" } }  } 0 0 "tsu for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0}
  8. { "Info" "ITDB_FULL_TCO_RESULT" "request[1] code[0] position.000_2995 18.007 ns register " "Info: tco from clock "request[1]" to destination pin "code[0]" through register "position.000_2995" is 18.007 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "request[1] source 6.133 ns + Longest register " "Info: + Longest clock path from clock "request[1]" to source register is 6.133 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.842 ns) 0.842 ns request[1] 1 CLK PIN_P3 8 " "Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_P3; Fanout = 8; CLK Node = 'request[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { request[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.962 ns) + CELL(0.271 ns) 2.075 ns nmr[1] 2 COMB LCCOMB_X2_Y17_N16 11 " "Info: 2: + IC(0.962 ns) + CELL(0.271 ns) = 2.075 ns; Loc. = LCCOMB_X2_Y17_N16; Fanout = 11; COMB Node = 'nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.233 ns" { request[1] nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.686 ns) + CELL(0.150 ns) 2.911 ns position.111~184 3 COMB LCCOMB_X1_Y16_N0 8 " "Info: 3: + IC(0.686 ns) + CELL(0.150 ns) = 2.911 ns; Loc. = LCCOMB_X1_Y16_N0; Fanout = 8; COMB Node = 'position.111~184'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.836 ns" { nmr[1] position.111~184 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.446 ns) + CELL(0.420 ns) 3.777 ns hp_nmr[0]~2581 4 COMB LCCOMB_X1_Y17_N4 1 " "Info: 4: + IC(0.446 ns) + CELL(0.420 ns) = 3.777 ns; Loc. = LCCOMB_X1_Y17_N4; Fanout = 1; COMB Node = 'hp_nmr[0]~2581'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.866 ns" { position.111~184 hp_nmr[0]~2581 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.820 ns) + CELL(0.000 ns) 4.597 ns hp_nmr[0]~2581clkctrl 5 COMB CLKCTRL_G2 11 " "Info: 5: + IC(0.820 ns) + CELL(0.000 ns) = 4.597 ns; Loc. = CLKCTRL_G2; Fanout = 11; COMB Node = 'hp_nmr[0]~2581clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.820 ns" { hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.386 ns) + CELL(0.150 ns) 6.133 ns position.000_2995 6 REG LCCOMB_X5_Y17_N14 2 " "Info: 6: + IC(1.386 ns) + CELL(0.150 ns) = 6.133 ns; Loc. = LCCOMB_X5_Y17_N14; Fanout = 2; REG Node = 'position.000_2995'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.536 ns" { hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.833 ns ( 29.89 % ) " "Info: Total cell delay = 1.833 ns ( 29.89 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.300 ns ( 70.11 % ) " "Info: Total interconnect delay = 4.300 ns ( 70.11 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "6.133 ns" { request[1] nmr[1] position.111~184 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "6.133 ns" { request[1] {} request[1]~combout {} nmr[1] {} position.111~184 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} position.000_2995 {} } { 0.000ns 0.000ns 0.962ns 0.686ns 0.446ns 0.820ns 1.386ns } { 0.000ns 0.842ns 0.271ns 0.150ns 0.420ns 0.000ns 0.150ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.000 ns + " "Info: + Micro clock to output delay of source is 0.000 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "11.874 ns + Longest register pin " "Info: + Longest register to pin delay is 11.874 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns position.000_2995 1 REG LCCOMB_X5_Y17_N14 2 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X5_Y17_N14; Fanout = 2; REG Node = 'position.000_2995'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { position.000_2995 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(3.288 ns) + CELL(0.275 ns) 3.563 ns code~145 2 COMB LCCOMB_X28_Y35_N16 3 " "Info: 2: + IC(3.288 ns) + CELL(0.275 ns) = 3.563 ns; Loc. = LCCOMB_X28_Y35_N16; Fanout = 3; COMB Node = 'code~145'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.563 ns" { position.000_2995 code~145 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(3.347 ns) + CELL(0.275 ns) 7.185 ns code~146 3 COMB LCCOMB_X7_Y17_N12 1 " "Info: 3: + IC(3.347 ns) + CELL(0.275 ns) = 7.185 ns; Loc. = LCCOMB_X7_Y17_N12; Fanout = 1; COMB Node = 'code~146'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.622 ns" { code~145 code~146 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.921 ns) + CELL(2.768 ns) 11.874 ns code[0] 4 PIN PIN_E8 0 " "Info: 4: + IC(1.921 ns) + CELL(2.768 ns) = 11.874 ns; Loc. = PIN_E8; Fanout = 0; PIN Node = 'code[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.689 ns" { code~146 code[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.318 ns ( 27.94 % ) " "Info: Total cell delay = 3.318 ns ( 27.94 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "8.556 ns ( 72.06 % ) " "Info: Total interconnect delay = 8.556 ns ( 72.06 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "11.874 ns" { position.000_2995 code~145 code~146 code[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "11.874 ns" { position.000_2995 {} code~145 {} code~146 {} code[0] {} } { 0.000ns 3.288ns 3.347ns 1.921ns } { 0.000ns 0.275ns 0.275ns 2.768ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "6.133 ns" { request[1] nmr[1] position.111~184 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "6.133 ns" { request[1] {} request[1]~combout {} nmr[1] {} position.111~184 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} position.000_2995 {} } { 0.000ns 0.000ns 0.962ns 0.686ns 0.446ns 0.820ns 1.386ns } { 0.000ns 0.842ns 0.271ns 0.150ns 0.420ns 0.000ns 0.150ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "11.874 ns" { position.000_2995 code~145 code~146 code[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "11.874 ns" { position.000_2995 {} code~145 {} code~146 {} code[0] {} } { 0.000ns 3.288ns 3.347ns 1.921ns } { 0.000ns 0.275ns 0.275ns 2.768ns } "" } }  } 0 0 "tco from clock "%1!s!" to destination pin "%2!s!" through %5!s! "%3!s!" is %4!s!" 0 0 "" 0}
  9. { "Info" "ITDB_FULL_TPD_RESULT" "isr[7] code[0] 15.111 ns Longest " "Info: Longest tpd from source pin "isr[7]" to destination pin "code[0]" is 15.111 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.850 ns) 0.850 ns isr[7] 1 CLK PIN_B11 14 " "Info: 1: + IC(0.000 ns) + CELL(0.850 ns) = 0.850 ns; Loc. = PIN_B11; Fanout = 14; CLK Node = 'isr[7]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { isr[7] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(5.168 ns) + CELL(0.371 ns) 6.389 ns Equal0~26 2 COMB LCCOMB_X28_Y35_N2 2 " "Info: 2: + IC(5.168 ns) + CELL(0.371 ns) = 6.389 ns; Loc. = LCCOMB_X28_Y35_N2; Fanout = 2; COMB Node = 'Equal0~26'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "5.539 ns" { isr[7] Equal0~26 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.261 ns) + CELL(0.150 ns) 6.800 ns code~145 3 COMB LCCOMB_X28_Y35_N16 3 " "Info: 3: + IC(0.261 ns) + CELL(0.150 ns) = 6.800 ns; Loc. = LCCOMB_X28_Y35_N16; Fanout = 3; COMB Node = 'code~145'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.411 ns" { Equal0~26 code~145 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(3.347 ns) + CELL(0.275 ns) 10.422 ns code~146 4 COMB LCCOMB_X7_Y17_N12 1 " "Info: 4: + IC(3.347 ns) + CELL(0.275 ns) = 10.422 ns; Loc. = LCCOMB_X7_Y17_N12; Fanout = 1; COMB Node = 'code~146'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "3.622 ns" { code~145 code~146 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.921 ns) + CELL(2.768 ns) 15.111 ns code[0] 5 PIN PIN_E8 0 " "Info: 5: + IC(1.921 ns) + CELL(2.768 ns) = 15.111 ns; Loc. = PIN_E8; Fanout = 0; PIN Node = 'code[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.689 ns" { code~146 code[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.414 ns ( 29.21 % ) " "Info: Total cell delay = 4.414 ns ( 29.21 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "10.697 ns ( 70.79 % ) " "Info: Total interconnect delay = 10.697 ns ( 70.79 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "15.111 ns" { isr[7] Equal0~26 code~145 code~146 code[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "15.111 ns" { isr[7] {} isr[7]~combout {} Equal0~26 {} code~145 {} code~146 {} code[0] {} } { 0.000ns 0.000ns 5.168ns 0.261ns 3.347ns 1.921ns } { 0.000ns 0.850ns 0.371ns 0.150ns 0.275ns 2.768ns } "" } }  } 0 0 "%4!s! tpd from source pin "%1!s!" to destination pin "%2!s!" is %3!s!" 0 0 "" 0}
  10. { "Info" "ITDB_TH_RESULT" "position.000_2995 mask[0] request[1] 1.958 ns register " "Info: th for register "position.000_2995" (data pin = "mask[0]", clock pin = "request[1]") is 1.958 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "request[1] destination 6.133 ns + Longest register " "Info: + Longest clock path from clock "request[1]" to destination register is 6.133 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.842 ns) 0.842 ns request[1] 1 CLK PIN_P3 8 " "Info: 1: + IC(0.000 ns) + CELL(0.842 ns) = 0.842 ns; Loc. = PIN_P3; Fanout = 8; CLK Node = 'request[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { request[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.962 ns) + CELL(0.271 ns) 2.075 ns nmr[1] 2 COMB LCCOMB_X2_Y17_N16 11 " "Info: 2: + IC(0.962 ns) + CELL(0.271 ns) = 2.075 ns; Loc. = LCCOMB_X2_Y17_N16; Fanout = 11; COMB Node = 'nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.233 ns" { request[1] nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.686 ns) + CELL(0.150 ns) 2.911 ns position.111~184 3 COMB LCCOMB_X1_Y16_N0 8 " "Info: 3: + IC(0.686 ns) + CELL(0.150 ns) = 2.911 ns; Loc. = LCCOMB_X1_Y16_N0; Fanout = 8; COMB Node = 'position.111~184'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.836 ns" { nmr[1] position.111~184 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.446 ns) + CELL(0.420 ns) 3.777 ns hp_nmr[0]~2581 4 COMB LCCOMB_X1_Y17_N4 1 " "Info: 4: + IC(0.446 ns) + CELL(0.420 ns) = 3.777 ns; Loc. = LCCOMB_X1_Y17_N4; Fanout = 1; COMB Node = 'hp_nmr[0]~2581'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.866 ns" { position.111~184 hp_nmr[0]~2581 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.820 ns) + CELL(0.000 ns) 4.597 ns hp_nmr[0]~2581clkctrl 5 COMB CLKCTRL_G2 11 " "Info: 5: + IC(0.820 ns) + CELL(0.000 ns) = 4.597 ns; Loc. = CLKCTRL_G2; Fanout = 11; COMB Node = 'hp_nmr[0]~2581clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.820 ns" { hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.386 ns) + CELL(0.150 ns) 6.133 ns position.000_2995 6 REG LCCOMB_X5_Y17_N14 2 " "Info: 6: + IC(1.386 ns) + CELL(0.150 ns) = 6.133 ns; Loc. = LCCOMB_X5_Y17_N14; Fanout = 2; REG Node = 'position.000_2995'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.536 ns" { hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.833 ns ( 29.89 % ) " "Info: Total cell delay = 1.833 ns ( 29.89 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.300 ns ( 70.11 % ) " "Info: Total interconnect delay = 4.300 ns ( 70.11 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "6.133 ns" { request[1] nmr[1] position.111~184 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "6.133 ns" { request[1] {} request[1]~combout {} nmr[1] {} position.111~184 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} position.000_2995 {} } { 0.000ns 0.000ns 0.962ns 0.686ns 0.446ns 0.820ns 1.386ns } { 0.000ns 0.842ns 0.271ns 0.150ns 0.420ns 0.000ns 0.150ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TH_DELAY" "0.000 ns + " "Info: + Micro hold delay of destination is 0.000 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "4.175 ns - Shortest pin register " "Info: - Shortest pin to register delay is 4.175 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.852 ns) 0.852 ns mask[0] 1 CLK PIN_R7 11 " "Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_R7; Fanout = 11; CLK Node = 'mask[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.219 ns) + CELL(0.149 ns) 2.220 ns nmr[0] 2 COMB LCCOMB_X4_Y17_N20 15 " "Info: 2: + IC(1.219 ns) + CELL(0.149 ns) = 2.220 ns; Loc. = LCCOMB_X4_Y17_N20; Fanout = 15; COMB Node = 'nmr[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.368 ns" { mask[0] nmr[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.488 ns) + CELL(0.275 ns) 2.983 ns Mux0~147 3 COMB LCCOMB_X5_Y17_N4 1 " "Info: 3: + IC(0.488 ns) + CELL(0.275 ns) = 2.983 ns; Loc. = LCCOMB_X5_Y17_N4; Fanout = 1; COMB Node = 'Mux0~147'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.763 ns" { nmr[0] Mux0~147 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.253 ns) + CELL(0.271 ns) 3.507 ns Mux0~150 4 COMB LCCOMB_X5_Y17_N26 1 " "Info: 4: + IC(0.253 ns) + CELL(0.271 ns) = 3.507 ns; Loc. = LCCOMB_X5_Y17_N26; Fanout = 1; COMB Node = 'Mux0~150'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.524 ns" { Mux0~147 Mux0~150 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.249 ns) + CELL(0.419 ns) 4.175 ns position.000_2995 5 REG LCCOMB_X5_Y17_N14 2 " "Info: 5: + IC(0.249 ns) + CELL(0.419 ns) = 4.175 ns; Loc. = LCCOMB_X5_Y17_N14; Fanout = 2; REG Node = 'position.000_2995'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.668 ns" { Mux0~150 position.000_2995 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.966 ns ( 47.09 % ) " "Info: Total cell delay = 1.966 ns ( 47.09 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "2.209 ns ( 52.91 % ) " "Info: Total interconnect delay = 2.209 ns ( 52.91 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.175 ns" { mask[0] nmr[0] Mux0~147 Mux0~150 position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.175 ns" { mask[0] {} mask[0]~combout {} nmr[0] {} Mux0~147 {} Mux0~150 {} position.000_2995 {} } { 0.000ns 0.000ns 1.219ns 0.488ns 0.253ns 0.249ns } { 0.000ns 0.852ns 0.149ns 0.275ns 0.271ns 0.419ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "6.133 ns" { request[1] nmr[1] position.111~184 hp_nmr[0]~2581 hp_nmr[0]~2581clkctrl position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "6.133 ns" { request[1] {} request[1]~combout {} nmr[1] {} position.111~184 {} hp_nmr[0]~2581 {} hp_nmr[0]~2581clkctrl {} position.000_2995 {} } { 0.000ns 0.000ns 0.962ns 0.686ns 0.446ns 0.820ns 1.386ns } { 0.000ns 0.842ns 0.271ns 0.150ns 0.420ns 0.000ns 0.150ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.175 ns" { mask[0] nmr[0] Mux0~147 Mux0~150 position.000_2995 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.175 ns" { mask[0] {} mask[0]~combout {} nmr[0] {} Mux0~147 {} Mux0~150 {} position.000_2995 {} } { 0.000ns 0.000ns 1.219ns 0.488ns 0.253ns 0.249ns } { 0.000ns 0.852ns 0.149ns 0.275ns 0.271ns 0.419ns } "" } }  } 0 0 "th for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0}
  11. { "Info" "IQEXE_ERROR_COUNT" "Classic Timing Analyzer 0 s 17 s Quartus II " "Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 17 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "142 " "Info: Allocated 142 megabytes of memory during processing" {  } {  } 0 0 "Allocated %1!s! megabytes of memory during processing" 0 0 "" 0} { "Info" "IQEXE_END_BANNER_TIME" "Sun Apr 25 10:20:59 2010 " "Info: Processing ended: Sun Apr 25 10:20:59 2010" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0} { "Info" "IQEXE_ELAPSED_TIME" "00:00:01 " "Info: Elapsed time: 00:00:01" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0}