开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
prev_cmp__8259A.tan.qmsg
资源名称：_8259A.zip　[点击查看]
上传用户：tzxuweilin
上传日期：2022-08-10
资源大小：747k
文件大小：57k
源码类别：

VHDL/FPGA/Verilog

开发平台：

VHDL

prev_cmp__8259A.tan.qmsg：源码内容
  1. { "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0}
  2. { "Info" "IQEXE_START_BANNER_PRODUCT" "Classic Timing Analyzer Quartus II " "Info: Running Quartus II Classic Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 7.2 Build 151 09/26/2007 SJ Full Version " "Info: Version 7.2 Build 151 09/26/2007 SJ Full Version" {  } {  } 0 0 "%1!s!" 0 0 "" 0} { "Info" "IQEXE_START_BANNER_TIME" "Sat Apr 24 22:21:19 2010 " "Info: Processing started: Sat Apr 24 22:21:19 2010" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0}
  3. { "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_tan --read_settings_files=off --write_settings_files=off _8259A -c _8259A --timing_analysis_only " "Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off _8259A -c _8259A --timing_analysis_only" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0}
  4. { "Warning" "WTDB_ANALYZE_COMB_LATCHES" "" "Warning: Timing Analysis is analyzing one or more combinational loops as latches" { { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[1] " "Warning: Node "hp_nmr[1]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[0] " "Warning: Node "hp_nmr[0]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_nmr[2] " "Warning: Node "hp_nmr[2]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[1] " "Warning: Node "hp_isr[1]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[0] " "Warning: Node "hp_isr[0]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "hp_isr[2] " "Warning: Node "hp_isr[2]" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.000_3019 " "Warning: Node "position.000_3019" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.001_2889 " "Warning: Node "position.001_2889" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.010_2759 " "Warning: Node "position.010_2759" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.011_2629 " "Warning: Node "position.011_2629" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.100_2499 " "Warning: Node "position.100_2499" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.101_2369 " "Warning: Node "position.101_2369" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.110_2239 " "Warning: Node "position.110_2239" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0} { "Warning" "WTDB_COMB_LATCH_NODE" "position.111_2109 " "Warning: Node "position.111_2109" is a latch" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "Node "%1!s!" is a latch" 0 0 "" 0}  } {  } 0 0 "Timing Analysis is analyzing one or more combinational loops as latches" 0 0 "" 0}
  5. { "Warning" "WTAN_NO_CLOCKS" "" "Warning: Found pins functioning as undefined clocks and/or memory enables" { { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[0] " "Info: Assuming node "mask[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[0] " "Info: Assuming node "request[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[5] " "Info: Assuming node "mask[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[5] " "Info: Assuming node "request[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[3] " "Info: Assuming node "mask[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[3] " "Info: Assuming node "request[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[2] " "Info: Assuming node "request[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[2] " "Info: Assuming node "mask[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[1] " "Info: Assuming node "request[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[1] " "Info: Assuming node "mask[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[4] " "Info: Assuming node "mask[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[4] " "Info: Assuming node "request[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[7] " "Info: Assuming node "mask[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[7] " "Info: Assuming node "request[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "mask[6] " "Info: Assuming node "mask[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "request[6] " "Info: Assuming node "request[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 4 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[5] " "Info: Assuming node "isr[5]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[6] " "Info: Assuming node "isr[6]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[7] " "Info: Assuming node "isr[7]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[0] " "Info: Assuming node "isr[0]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[3] " "Info: Assuming node "isr[3]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[4] " "Info: Assuming node "isr[4]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[1] " "Info: Assuming node "isr[1]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0} { "Info" "ITAN_NODE_MAP_TO_SPECIAL_CLK" "isr[2] " "Info: Assuming node "isr[2]" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "Assuming node "%1!s!" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin." 0 0 "" 0}  } {  } 0 0 "Found pins functioning as undefined clocks and/or memory enables" 0 0 "" 0}
  6. { "Warning" "WTAN_RIPPLE_OR_GATED_CLOCKS_FOUND" "10 " "Warning: Found 10 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" { { "Info" "ITAN_GATED_CLK" "Equal1~27 " "Info: Detected gated clock "Equal1~27" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal1~27" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "Equal1~25 " "Info: Detected gated clock "Equal1~25" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal1~25" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "Equal1~28 " "Info: Detected gated clock "Equal1~28" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "Equal1~28" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[3] " "Info: Detected gated clock "nmr[3]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[3]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[1] " "Info: Detected gated clock "nmr[1]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[1]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[4] " "Info: Detected gated clock "nmr[4]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[4]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[2] " "Info: Detected gated clock "nmr[2]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[2]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[0] " "Info: Detected gated clock "nmr[0]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[0]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "nmr[5] " "Info: Detected gated clock "nmr[5]" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "nmr[5]" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0} { "Info" "ITAN_GATED_CLK" "hp_nmr[2]~2594 " "Info: Detected gated clock "hp_nmr[2]~2594" as buffer" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } } { "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" "" { Assignment "c:/program files/altera/72/quartus/bin/Assignment Editor.qase" 1 { { 0 "hp_nmr[2]~2594" } } } }  } 0 0 "Detected gated clock "%1!s!" as buffer" 0 0 "" 0}  } {  } 0 0 "Found %1!d! node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew" 0 0 "" 0}
  7. { "Info" "ITDB_TSU_RESULT" "position.001_2889 mask[7] mask[7] 7.054 ns register " "Info: tsu for register "position.001_2889" (data pin = "mask[7]", clock pin = "mask[7]") is 7.054 ns" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "11.736 ns + Longest pin register " "Info: + Longest pin to register delay is 11.736 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.840 ns) 0.840 ns mask[7] 1 CLK PIN_AE16 6 " "Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AE16; Fanout = 6; CLK Node = 'mask[7]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[7] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(4.851 ns) + CELL(0.438 ns) 6.129 ns position.110~95 2 COMB LCCOMB_X41_Y1_N4 7 " "Info: 2: + IC(4.851 ns) + CELL(0.438 ns) = 6.129 ns; Loc. = LCCOMB_X41_Y1_N4; Fanout = 7; COMB Node = 'position.110~95'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "5.289 ns" { mask[7] position.110~95 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.002 ns) + CELL(0.416 ns) 7.547 ns position.001~92 3 COMB LCCOMB_X36_Y3_N12 1 " "Info: 3: + IC(1.002 ns) + CELL(0.416 ns) = 7.547 ns; Loc. = LCCOMB_X36_Y3_N12; Fanout = 1; COMB Node = 'position.001~92'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.418 ns" { position.110~95 position.001~92 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.269 ns) + CELL(0.437 ns) 8.253 ns Mux1~90 4 COMB LCCOMB_X36_Y3_N16 1 " "Info: 4: + IC(0.269 ns) + CELL(0.437 ns) = 8.253 ns; Loc. = LCCOMB_X36_Y3_N16; Fanout = 1; COMB Node = 'Mux1~90'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.706 ns" { position.001~92 Mux1~90 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.966 ns) + CELL(0.420 ns) 9.639 ns Mux1~91 5 COMB LCCOMB_X40_Y1_N26 1 " "Info: 5: + IC(0.966 ns) + CELL(0.420 ns) = 9.639 ns; Loc. = LCCOMB_X40_Y1_N26; Fanout = 1; COMB Node = 'Mux1~91'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.386 ns" { Mux1~90 Mux1~91 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.995 ns) + CELL(0.438 ns) 11.072 ns Mux1~92 6 COMB LCCOMB_X38_Y3_N22 1 " "Info: 6: + IC(0.995 ns) + CELL(0.438 ns) = 11.072 ns; Loc. = LCCOMB_X38_Y3_N22; Fanout = 1; COMB Node = 'Mux1~92'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.433 ns" { Mux1~91 Mux1~92 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.245 ns) + CELL(0.419 ns) 11.736 ns position.001_2889 7 REG LCCOMB_X38_Y3_N14 3 " "Info: 7: + IC(0.245 ns) + CELL(0.419 ns) = 11.736 ns; Loc. = LCCOMB_X38_Y3_N14; Fanout = 3; REG Node = 'position.001_2889'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.664 ns" { Mux1~92 position.001_2889 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.408 ns ( 29.04 % ) " "Info: Total cell delay = 3.408 ns ( 29.04 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "8.328 ns ( 70.96 % ) " "Info: Total interconnect delay = 8.328 ns ( 70.96 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "11.736 ns" { mask[7] position.110~95 position.001~92 Mux1~90 Mux1~91 Mux1~92 position.001_2889 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "11.736 ns" { mask[7] {} mask[7]~combout {} position.110~95 {} position.001~92 {} Mux1~90 {} Mux1~91 {} Mux1~92 {} position.001_2889 {} } { 0.000ns 0.000ns 4.851ns 1.002ns 0.269ns 0.966ns 0.995ns 0.245ns } { 0.000ns 0.840ns 0.438ns 0.416ns 0.437ns 0.420ns 0.438ns 0.419ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TSU_DELAY" "0.693 ns + " "Info: + Micro setup delay of destination is 0.693 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%2!c! Micro setup delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "mask[7] destination 5.375 ns - Shortest register " "Info: - Shortest clock path from clock "mask[7]" to destination register is 5.375 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.840 ns) 0.840 ns mask[7] 1 CLK PIN_AE16 6 " "Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AE16; Fanout = 6; CLK Node = 'mask[7]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[7] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.991 ns) + CELL(0.150 ns) 1.981 ns hp_nmr[2]~2594 2 COMB LCCOMB_X40_Y1_N24 18 " "Info: 2: + IC(0.991 ns) + CELL(0.150 ns) = 1.981 ns; Loc. = LCCOMB_X40_Y1_N24; Fanout = 18; COMB Node = 'hp_nmr[2]~2594'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.141 ns" { mask[7] hp_nmr[2]~2594 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.288 ns) + CELL(0.438 ns) 2.707 ns hp_nmr[0]~2596 3 COMB LCCOMB_X40_Y1_N22 1 " "Info: 3: + IC(0.288 ns) + CELL(0.438 ns) = 2.707 ns; Loc. = LCCOMB_X40_Y1_N22; Fanout = 1; COMB Node = 'hp_nmr[0]~2596'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.726 ns" { hp_nmr[2]~2594 hp_nmr[0]~2596 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.149 ns) + CELL(0.000 ns) 3.856 ns hp_nmr[0]~2596clkctrl 4 COMB CLKCTRL_G12 11 " "Info: 4: + IC(1.149 ns) + CELL(0.000 ns) = 3.856 ns; Loc. = CLKCTRL_G12; Fanout = 11; COMB Node = 'hp_nmr[0]~2596clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.149 ns" { hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.369 ns) + CELL(0.150 ns) 5.375 ns position.001_2889 5 REG LCCOMB_X38_Y3_N14 3 " "Info: 5: + IC(1.369 ns) + CELL(0.150 ns) = 5.375 ns; Loc. = LCCOMB_X38_Y3_N14; Fanout = 3; REG Node = 'position.001_2889'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.519 ns" { hp_nmr[0]~2596clkctrl position.001_2889 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 0 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "1.578 ns ( 29.36 % ) " "Info: Total cell delay = 1.578 ns ( 29.36 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "3.797 ns ( 70.64 % ) " "Info: Total interconnect delay = 3.797 ns ( 70.64 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "5.375 ns" { mask[7] hp_nmr[2]~2594 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl position.001_2889 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "5.375 ns" { mask[7] {} mask[7]~combout {} hp_nmr[2]~2594 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} position.001_2889 {} } { 0.000ns 0.000ns 0.991ns 0.288ns 1.149ns 1.369ns } { 0.000ns 0.840ns 0.150ns 0.438ns 0.000ns 0.150ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "11.736 ns" { mask[7] position.110~95 position.001~92 Mux1~90 Mux1~91 Mux1~92 position.001_2889 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "11.736 ns" { mask[7] {} mask[7]~combout {} position.110~95 {} position.001~92 {} Mux1~90 {} Mux1~91 {} Mux1~92 {} position.001_2889 {} } { 0.000ns 0.000ns 4.851ns 1.002ns 0.269ns 0.966ns 0.995ns 0.245ns } { 0.000ns 0.840ns 0.438ns 0.416ns 0.437ns 0.420ns 0.438ns 0.419ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "5.375 ns" { mask[7] hp_nmr[2]~2594 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl position.001_2889 } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "5.375 ns" { mask[7] {} mask[7]~combout {} hp_nmr[2]~2594 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} position.001_2889 {} } { 0.000ns 0.000ns 0.991ns 0.288ns 1.149ns 1.369ns } { 0.000ns 0.840ns 0.150ns 0.438ns 0.000ns 0.150ns } "" } }  } 0 0 "tsu for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0}
  8. { "Info" "ITDB_FULL_TCO_RESULT" "mask[1] isr_set[3] hp_nmr[2] 14.313 ns register " "Info: tco from clock "mask[1]" to destination pin "isr_set[3]" through register "hp_nmr[2]" is 14.313 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "mask[1] source 7.111 ns + Longest register " "Info: + Longest clock path from clock "mask[1]" to source register is 7.111 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.840 ns) 0.840 ns mask[1] 1 CLK PIN_AD15 8 " "Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AD15; Fanout = 8; CLK Node = 'mask[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.006 ns) + CELL(0.245 ns) 2.091 ns nmr[1] 2 COMB LCCOMB_X36_Y3_N4 10 " "Info: 2: + IC(1.006 ns) + CELL(0.245 ns) = 2.091 ns; Loc. = LCCOMB_X36_Y3_N4; Fanout = 10; COMB Node = 'nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.251 ns" { mask[1] nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.739 ns) + CELL(0.393 ns) 3.223 ns position.111~179 3 COMB LCCOMB_X36_Y1_N2 8 " "Info: 3: + IC(0.739 ns) + CELL(0.393 ns) = 3.223 ns; Loc. = LCCOMB_X36_Y1_N2; Fanout = 8; COMB Node = 'position.111~179'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.132 ns" { nmr[1] position.111~179 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.674 ns) + CELL(0.420 ns) 4.317 ns hp_nmr[0]~2596 4 COMB LCCOMB_X40_Y1_N22 1 " "Info: 4: + IC(0.674 ns) + CELL(0.420 ns) = 4.317 ns; Loc. = LCCOMB_X40_Y1_N22; Fanout = 1; COMB Node = 'hp_nmr[0]~2596'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.094 ns" { position.111~179 hp_nmr[0]~2596 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.149 ns) + CELL(0.000 ns) 5.466 ns hp_nmr[0]~2596clkctrl 5 COMB CLKCTRL_G12 11 " "Info: 5: + IC(1.149 ns) + CELL(0.000 ns) = 5.466 ns; Loc. = CLKCTRL_G12; Fanout = 11; COMB Node = 'hp_nmr[0]~2596clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.149 ns" { hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.370 ns) + CELL(0.275 ns) 7.111 ns hp_nmr[2] 6 REG LCCOMB_X37_Y3_N16 3 " "Info: 6: + IC(1.370 ns) + CELL(0.275 ns) = 7.111 ns; Loc. = LCCOMB_X37_Y3_N16; Fanout = 3; REG Node = 'hp_nmr[2]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.645 ns" { hp_nmr[0]~2596clkctrl hp_nmr[2] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.173 ns ( 30.56 % ) " "Info: Total cell delay = 2.173 ns ( 30.56 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.938 ns ( 69.44 % ) " "Info: Total interconnect delay = 4.938 ns ( 69.44 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.111 ns" { mask[1] nmr[1] position.111~179 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl hp_nmr[2] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.111 ns" { mask[1] {} mask[1]~combout {} nmr[1] {} position.111~179 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} hp_nmr[2] {} } { 0.000ns 0.000ns 1.006ns 0.739ns 0.674ns 1.149ns 1.370ns } { 0.000ns 0.840ns 0.245ns 0.393ns 0.420ns 0.000ns 0.275ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TCO_DELAY" "0.000 ns + " "Info: + Micro clock to output delay of source is 0.000 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%2!c! Micro clock to output delay of source is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "7.202 ns + Longest register pin " "Info: + Longest register to pin delay is 7.202 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns hp_nmr[2] 1 REG LCCOMB_X37_Y3_N16 3 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X37_Y3_N16; Fanout = 3; REG Node = 'hp_nmr[2]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { hp_nmr[2] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.204 ns) + CELL(0.149 ns) 1.353 ns isr_set~895 2 COMB LCCOMB_X37_Y3_N20 8 " "Info: 2: + IC(1.204 ns) + CELL(0.149 ns) = 1.353 ns; Loc. = LCCOMB_X37_Y3_N20; Fanout = 8; COMB Node = 'isr_set~895'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.353 ns" { hp_nmr[2] isr_set~895 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 8 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.740 ns) + CELL(0.275 ns) 2.368 ns isr_set~899 3 COMB LCCOMB_X38_Y3_N10 1 " "Info: 3: + IC(0.740 ns) + CELL(0.275 ns) = 2.368 ns; Loc. = LCCOMB_X38_Y3_N10; Fanout = 1; COMB Node = 'isr_set~899'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.015 ns" { isr_set~895 isr_set~899 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 8 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(2.045 ns) + CELL(2.789 ns) 7.202 ns isr_set[3] 4 PIN PIN_V21 0 " "Info: 4: + IC(2.045 ns) + CELL(2.789 ns) = 7.202 ns; Loc. = PIN_V21; Fanout = 0; PIN Node = 'isr_set[3]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.834 ns" { isr_set~899 isr_set[3] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 8 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "3.213 ns ( 44.61 % ) " "Info: Total cell delay = 3.213 ns ( 44.61 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "3.989 ns ( 55.39 % ) " "Info: Total interconnect delay = 3.989 ns ( 55.39 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.202 ns" { hp_nmr[2] isr_set~895 isr_set~899 isr_set[3] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.202 ns" { hp_nmr[2] {} isr_set~895 {} isr_set~899 {} isr_set[3] {} } { 0.000ns 1.204ns 0.740ns 2.045ns } { 0.000ns 0.149ns 0.275ns 2.789ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.111 ns" { mask[1] nmr[1] position.111~179 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl hp_nmr[2] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.111 ns" { mask[1] {} mask[1]~combout {} nmr[1] {} position.111~179 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} hp_nmr[2] {} } { 0.000ns 0.000ns 1.006ns 0.739ns 0.674ns 1.149ns 1.370ns } { 0.000ns 0.840ns 0.245ns 0.393ns 0.420ns 0.000ns 0.275ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.202 ns" { hp_nmr[2] isr_set~895 isr_set~899 isr_set[3] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.202 ns" { hp_nmr[2] {} isr_set~895 {} isr_set~899 {} isr_set[3] {} } { 0.000ns 1.204ns 0.740ns 2.045ns } { 0.000ns 0.149ns 0.275ns 2.789ns } "" } }  } 0 0 "tco from clock "%1!s!" to destination pin "%2!s!" through %5!s! "%3!s!" is %4!s!" 0 0 "" 0}
  9. { "Info" "ITDB_FULL_TPD_RESULT" "isr[7] code[1] 12.993 ns Longest " "Info: Longest tpd from source pin "isr[7]" to destination pin "code[1]" is 12.993 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.862 ns) 0.862 ns isr[7] 1 CLK PIN_W25 14 " "Info: 1: + IC(0.000 ns) + CELL(0.862 ns) = 0.862 ns; Loc. = PIN_W25; Fanout = 14; CLK Node = 'isr[7]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { isr[7] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 5 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(6.095 ns) + CELL(0.371 ns) 7.328 ns Equal1~26 2 COMB LCCOMB_X41_Y6_N28 2 " "Info: 2: + IC(6.095 ns) + CELL(0.371 ns) = 7.328 ns; Loc. = LCCOMB_X41_Y6_N28; Fanout = 2; COMB Node = 'Equal1~26'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "6.466 ns" { isr[7] Equal1~26 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 28 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.246 ns) + CELL(0.150 ns) 7.724 ns code~145 3 COMB LCCOMB_X41_Y6_N22 3 " "Info: 3: + IC(0.246 ns) + CELL(0.150 ns) = 7.724 ns; Loc. = LCCOMB_X41_Y6_N22; Fanout = 3; COMB Node = 'code~145'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.396 ns" { Equal1~26 code~145 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.003 ns) + CELL(0.150 ns) 8.877 ns code~147 4 COMB LCCOMB_X38_Y3_N18 1 " "Info: 4: + IC(1.003 ns) + CELL(0.150 ns) = 8.877 ns; Loc. = LCCOMB_X38_Y3_N18; Fanout = 1; COMB Node = 'code~147'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.153 ns" { code~145 code~147 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.318 ns) + CELL(2.798 ns) 12.993 ns code[1] 5 PIN PIN_AE11 0 " "Info: 5: + IC(1.318 ns) + CELL(2.798 ns) = 12.993 ns; Loc. = PIN_AE11; Fanout = 0; PIN Node = 'code[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.116 ns" { code~147 code[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 11 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.331 ns ( 33.33 % ) " "Info: Total cell delay = 4.331 ns ( 33.33 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "8.662 ns ( 66.67 % ) " "Info: Total interconnect delay = 8.662 ns ( 66.67 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "12.993 ns" { isr[7] Equal1~26 code~145 code~147 code[1] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "12.993 ns" { isr[7] {} isr[7]~combout {} Equal1~26 {} code~145 {} code~147 {} code[1] {} } { 0.000ns 0.000ns 6.095ns 0.246ns 1.003ns 1.318ns } { 0.000ns 0.862ns 0.371ns 0.150ns 0.150ns 2.798ns } "" } }  } 0 0 "%4!s! tpd from source pin "%1!s!" to destination pin "%2!s!" is %3!s!" 0 0 "" 0}
  10. { "Info" "ITDB_TH_RESULT" "hp_nmr[0] mask[4] mask[1] 2.526 ns register " "Info: th for register "hp_nmr[0]" (data pin = "mask[4]", clock pin = "mask[1]") is 2.526 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "mask[1] destination 7.113 ns + Longest register " "Info: + Longest clock path from clock "mask[1]" to destination register is 7.113 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.840 ns) 0.840 ns mask[1] 1 CLK PIN_AD15 8 " "Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AD15; Fanout = 8; CLK Node = 'mask[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.006 ns) + CELL(0.245 ns) 2.091 ns nmr[1] 2 COMB LCCOMB_X36_Y3_N4 10 " "Info: 2: + IC(1.006 ns) + CELL(0.245 ns) = 2.091 ns; Loc. = LCCOMB_X36_Y3_N4; Fanout = 10; COMB Node = 'nmr[1]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.251 ns" { mask[1] nmr[1] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.739 ns) + CELL(0.393 ns) 3.223 ns position.111~179 3 COMB LCCOMB_X36_Y1_N2 8 " "Info: 3: + IC(0.739 ns) + CELL(0.393 ns) = 3.223 ns; Loc. = LCCOMB_X36_Y1_N2; Fanout = 8; COMB Node = 'position.111~179'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.132 ns" { nmr[1] position.111~179 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 15 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.674 ns) + CELL(0.420 ns) 4.317 ns hp_nmr[0]~2596 4 COMB LCCOMB_X40_Y1_N22 1 " "Info: 4: + IC(0.674 ns) + CELL(0.420 ns) = 4.317 ns; Loc. = LCCOMB_X40_Y1_N22; Fanout = 1; COMB Node = 'hp_nmr[0]~2596'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.094 ns" { position.111~179 hp_nmr[0]~2596 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.149 ns) + CELL(0.000 ns) 5.466 ns hp_nmr[0]~2596clkctrl 5 COMB CLKCTRL_G12 11 " "Info: 5: + IC(1.149 ns) + CELL(0.000 ns) = 5.466 ns; Loc. = CLKCTRL_G12; Fanout = 11; COMB Node = 'hp_nmr[0]~2596clkctrl'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.149 ns" { hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(1.372 ns) + CELL(0.275 ns) 7.113 ns hp_nmr[0] 6 REG LCCOMB_X37_Y3_N2 2 " "Info: 6: + IC(1.372 ns) + CELL(0.275 ns) = 7.113 ns; Loc. = LCCOMB_X37_Y3_N2; Fanout = 2; REG Node = 'hp_nmr[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.647 ns" { hp_nmr[0]~2596clkctrl hp_nmr[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.173 ns ( 30.55 % ) " "Info: Total cell delay = 2.173 ns ( 30.55 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.940 ns ( 69.45 % ) " "Info: Total interconnect delay = 4.940 ns ( 69.45 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.113 ns" { mask[1] nmr[1] position.111~179 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl hp_nmr[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.113 ns" { mask[1] {} mask[1]~combout {} nmr[1] {} position.111~179 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} hp_nmr[0] {} } { 0.000ns 0.000ns 1.006ns 0.739ns 0.674ns 1.149ns 1.372ns } { 0.000ns 0.840ns 0.245ns 0.393ns 0.420ns 0.000ns 0.275ns } "" } }  } 0 0 "%4!c! %5!s! clock path from clock "%1!s!" to %2!s! %6!s! is %3!s!" 0 0 "" 0} { "Info" "ITDB_FULL_TH_DELAY" "0.000 ns + " "Info: + Micro hold delay of destination is 0.000 ns" {  } { { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%2!c! Micro hold delay of destination is %1!s!" 0 0 "" 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "4.587 ns - Shortest pin register " "Info: - Shortest pin to register delay is 4.587 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.820 ns) 0.820 ns mask[4] 1 CLK PIN_Y14 5 " "Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_Y14; Fanout = 5; CLK Node = 'mask[4]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "" { mask[4] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 3 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.981 ns) + CELL(0.149 ns) 1.950 ns nmr[4] 2 COMB LCCOMB_X36_Y1_N20 18 " "Info: 2: + IC(0.981 ns) + CELL(0.149 ns) = 1.950 ns; Loc. = LCCOMB_X36_Y1_N20; Fanout = 18; COMB Node = 'nmr[4]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.130 ns" { mask[4] nmr[4] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 12 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.279 ns) + CELL(0.275 ns) 2.504 ns hp_nmr[0]~2609 3 COMB LCCOMB_X36_Y1_N28 1 " "Info: 3: + IC(0.279 ns) + CELL(0.275 ns) = 2.504 ns; Loc. = LCCOMB_X36_Y1_N28; Fanout = 1; COMB Node = 'hp_nmr[0]~2609'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.554 ns" { nmr[4] hp_nmr[0]~2609 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.249 ns) + CELL(0.150 ns) 2.903 ns Mux10~46 4 COMB LCCOMB_X36_Y1_N22 1 " "Info: 4: + IC(0.249 ns) + CELL(0.150 ns) = 2.903 ns; Loc. = LCCOMB_X36_Y1_N22; Fanout = 1; COMB Node = 'Mux10~46'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.399 ns" { hp_nmr[0]~2609 Mux10~46 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.741 ns) + CELL(0.271 ns) 3.915 ns Mux10~49 5 COMB LCCOMB_X37_Y3_N14 1 " "Info: 5: + IC(0.741 ns) + CELL(0.271 ns) = 3.915 ns; Loc. = LCCOMB_X37_Y3_N14; Fanout = 1; COMB Node = 'Mux10~49'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "1.012 ns" { Mux10~46 Mux10~49 } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 35 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_NODE_DELAY" "IC(0.253 ns) + CELL(0.419 ns) 4.587 ns hp_nmr[0] 6 REG LCCOMB_X37_Y3_N2 2 " "Info: 6: + IC(0.253 ns) + CELL(0.419 ns) = 4.587 ns; Loc. = LCCOMB_X37_Y3_N2; Fanout = 2; REG Node = 'hp_nmr[0]'" {  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "0.672 ns" { Mux10~49 hp_nmr[0] } "NODE_NAME" } } { "pr.v" "" { Text "F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/pr.v" 31 -1 0 } }  } 0 0 "%4!d!: + %1!s! = %2!s!; Loc. = %6!s!; Fanout = %7!d!; %5!s! Node = '%3!s!'" 0 0 "" 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.084 ns ( 45.43 % ) " "Info: Total cell delay = 2.084 ns ( 45.43 % )" {  } {  } 0 0 "Total cell delay = %1!s! %2!s!" 0 0 "" 0} { "Info" "ITDB_TOTAL_IC_DELAY" "2.503 ns ( 54.57 % ) " "Info: Total interconnect delay = 2.503 ns ( 54.57 % )" {  } {  } 0 0 "Total interconnect delay = %1!s! %2!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.587 ns" { mask[4] nmr[4] hp_nmr[0]~2609 Mux10~46 Mux10~49 hp_nmr[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.587 ns" { mask[4] {} mask[4]~combout {} nmr[4] {} hp_nmr[0]~2609 {} Mux10~46 {} Mux10~49 {} hp_nmr[0] {} } { 0.000ns 0.000ns 0.981ns 0.279ns 0.249ns 0.741ns 0.253ns } { 0.000ns 0.820ns 0.149ns 0.275ns 0.150ns 0.271ns 0.419ns } "" } }  } 0 0 "%2!c! %3!s! %4!s! to %5!s! delay is %1!s!" 0 0 "" 0}  } { { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "7.113 ns" { mask[1] nmr[1] position.111~179 hp_nmr[0]~2596 hp_nmr[0]~2596clkctrl hp_nmr[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "7.113 ns" { mask[1] {} mask[1]~combout {} nmr[1] {} position.111~179 {} hp_nmr[0]~2596 {} hp_nmr[0]~2596clkctrl {} hp_nmr[0] {} } { 0.000ns 0.000ns 1.006ns 0.739ns 0.674ns 1.149ns 1.372ns } { 0.000ns 0.840ns 0.245ns 0.393ns 0.420ns 0.000ns 0.275ns } "" } } { "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" { Floorplan "c:/program files/altera/72/quartus/bin/TimingClosureFloorplan.fld" "" "4.587 ns" { mask[4] nmr[4] hp_nmr[0]~2609 Mux10~46 Mux10~49 hp_nmr[0] } "NODE_NAME" } } { "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "" { "TechnologyMapViewer" "c:/program files/altera/72/quartus/bin/Technology_Viewer.qrui" "4.587 ns" { mask[4] {} mask[4]~combout {} nmr[4] {} hp_nmr[0]~2609 {} Mux10~46 {} Mux10~49 {} hp_nmr[0] {} } { 0.000ns 0.000ns 0.981ns 0.279ns 0.249ns 0.741ns 0.253ns } { 0.000ns 0.820ns 0.149ns 0.275ns 0.150ns 0.271ns 0.419ns } "" } }  } 0 0 "th for %5!s! "%1!s!" (data pin = "%2!s!", clock pin = "%3!s!") is %4!s!" 0 0 "" 0}
  11. { "Info" "IQEXE_ERROR_COUNT" "Classic Timing Analyzer 0 s 17 s Quartus II " "Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 17 warnings" { { "Info" "IQEXE_END_PEAK_VSIZE_MEMORY" "145 " "Info: Allocated 145 megabytes of memory during processing" {  } {  } 0 0 "Allocated %1!s! megabytes of memory during processing" 0 0 "" 0} { "Info" "IQEXE_END_BANNER_TIME" "Sat Apr 24 22:21:20 2010 " "Info: Processing ended: Sat Apr 24 22:21:20 2010" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0} { "Info" "IQEXE_ELAPSED_TIME" "00:00:01 " "Info: Elapsed time: 00:00:01" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0}  } {  } 0 0 "%6!s! %1!s! was successful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0}