English
deb_i2c.tan.rpt
资源名称：I2C.rar [点击查看]
上传用户：lcztgy
上传日期：2007-03-17
资源大小：70k
文件大小：101k
源码类别：
并行计算
开发平台：
VHDL
- Timing Analyzer report for deb_i2c
- Tue Jan 30 16:35:05 2007
- Version 6.0 Build 202 06/20/2006 Service Pack 1.18 SJ Full Version
- ---------------------
- ; Table of Contents ;
- ---------------------
- 1. Legal Notice
- 2. Timing Analyzer Summary
- 3. Timing Analyzer Settings
- 4. Clock Settings Summary
- 5. Clock Setup: 'clk1'
- 6. tsu
- 7. tco
- 8. th
- 9. Timing Analyzer Messages
- ----------------
- ; Legal Notice ;
- ----------------
- Copyright (C) 1991-2006 Altera Corporation
- Your use of Altera Corporation's design tools, logic functions
- and other software and tools, and its AMPP partner logic
- functions, and any output files any of the foregoing
- (including device programming or simulation files), and any
- associated documentation or information are expressly subject
- to the terms and conditions of the Altera Program License
- Subscription Agreement, Altera MegaCore Function License
- Agreement, or other applicable license agreement, including,
- without limitation, that your use is for the sole purpose of
- programming logic devices manufactured by Altera and sold by
- Altera or its authorized distributors. Please refer to the
- applicable agreement for further details.
- +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
- ; Timing Analyzer Summary ;
- +------------------------------+-------+---------------+----------------------------------+-------------------------------------+----------------------------------------------------------+------------+----------+--------------+
- ; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
- +------------------------------+-------+---------------+----------------------------------+-------------------------------------+----------------------------------------------------------+------------+----------+--------------+
- ; Worst-case tsu ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; -- ; clk1 ; 0 ;
- ; Worst-case tco ; N/A ; None ; 21.594 ns ; i2c_top:inst|data_rep[10] ; HC_SI ; clk1 ; -- ; 0 ;
- ; Worst-case th ; N/A ; None ; -1.992 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; -- ; clk1 ; 0 ;
- ; Clock Setup: 'clk1' ; N/A ; None ; 133.80 MHz ( period = 7.474 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; 0 ;
- ; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
- +------------------------------+-------+---------------+----------------------------------+-------------------------------------+----------------------------------------------------------+------------+----------+--------------+
- +------------------------------------------------------------------------------------------------------+
- ; Timing Analyzer Settings ;
- +-------------------------------------------------------+--------------------+------+----+-------------+
- ; Option ; Setting ; From ; To ; Entity Name ;
- +-------------------------------------------------------+--------------------+------+----+-------------+
- ; Device Name ; EP2C8Q208C8 ; ; ; ;
- ; Timing Models ; Final ; ; ; ;
- ; Number of source nodes to report per destination node ; 10 ; ; ; ;
- ; Number of destination nodes to report ; 10 ; ; ; ;
- ; Number of paths to report ; 200 ; ; ; ;
- ; Report Minimum Timing Checks ; Off ; ; ; ;
- ; Use Fast Timing Models ; Off ; ; ; ;
- ; Report IO Paths Separately ; Off ; ; ; ;
- ; Default hold multicycle ; Same As Multicycle ; ; ; ;
- ; Cut paths between unrelated clock domains ; On ; ; ; ;
- ; Cut off read during write signal paths ; On ; ; ; ;
- ; Cut off feedback from I/O pins ; On ; ; ; ;
- ; Report Combined Fast/Slow Timing ; Off ; ; ; ;
- ; Ignore Clock Settings ; Off ; ; ; ;
- ; Analyze latches as synchronous elements ; On ; ; ; ;
- ; Enable Recovery/Removal analysis ; Off ; ; ; ;
- ; Enable Clock Latency ; Off ; ; ; ;
- ; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
- +-------------------------------------------------------+--------------------+------+----+-------------+
- +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
- ; Clock Settings Summary ;
- +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
- ; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
- +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
- ; clk1 ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
- +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
- +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
- ; Clock Setup: 'clk1' ;
- +-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
- ; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
- +-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
- ; N/A ; 133.80 MHz ( period = 7.474 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 3.462 ns ;
- ; N/A ; 133.87 MHz ( period = 7.470 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 3.458 ns ;
- ; N/A ; 135.76 MHz ( period = 7.366 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 3.408 ns ;
- ; N/A ; 136.24 MHz ( period = 7.340 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_stop ; clk1 ; clk1 ; None ; None ; 3.406 ns ;
- ; N/A ; 138.01 MHz ( period = 7.246 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 3.346 ns ;
- ; N/A ; 139.43 MHz ( period = 7.172 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_sda ; clk1 ; clk1 ; None ; None ; 3.322 ns ;
- ; N/A ; 139.51 MHz ( period = 7.168 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 3.307 ns ;
- ; N/A ; 139.94 MHz ( period = 7.146 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 3.296 ns ;
- ; N/A ; 140.45 MHz ( period = 7.120 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_head ; clk1 ; clk1 ; None ; None ; 3.296 ns ;
- ; N/A ; 143.23 MHz ( period = 6.982 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ; clk1 ; None ; None ; 3.214 ns ;
- ; N/A ; 146.69 MHz ( period = 6.817 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 6.522 ns ;
- ; N/A ; 146.71 MHz ( period = 6.816 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 6.521 ns ;
- ; N/A ; 146.74 MHz ( period = 6.815 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 6.520 ns ;
- ; N/A ; 146.78 MHz ( period = 6.813 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 6.518 ns ;
- ; N/A ; 146.80 MHz ( period = 6.812 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 6.519 ns ;
- ; N/A ; 146.82 MHz ( period = 6.811 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 6.518 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit4 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit5 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit6 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_end ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit0 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit1 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit2 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 148.50 MHz ( period = 6.734 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit3 ; clk1 ; clk1 ; None ; None ; 3.119 ns ;
- ; N/A ; 149.30 MHz ( period = 6.698 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 6.414 ns ;
- ; N/A ; 149.32 MHz ( period = 6.697 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 6.413 ns ;
- ; N/A ; 149.34 MHz ( period = 6.696 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 6.412 ns ;
- ; N/A ; 149.39 MHz ( period = 6.694 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 6.410 ns ;
- ; N/A ; 149.41 MHz ( period = 6.693 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 6.411 ns ;
- ; N/A ; 149.43 MHz ( period = 6.692 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 6.410 ns ;
- ; N/A ; 154.75 MHz ( period = 6.462 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_write ; clk1 ; clk1 ; None ; None ; 2.967 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 154.89 MHz ( period = 6.456 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; clk1 ; clk1 ; None ; None ; 2.961 ns ;
- ; N/A ; 155.18 MHz ( period = 6.444 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 6.149 ns ;
- ; N/A ; 155.21 MHz ( period = 6.443 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 6.148 ns ;
- ; N/A ; 155.23 MHz ( period = 6.442 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 6.147 ns ;
- ; N/A ; 155.28 MHz ( period = 6.440 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 6.145 ns ;
- ; N/A ; 155.30 MHz ( period = 6.439 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 6.146 ns ;
- ; N/A ; 155.33 MHz ( period = 6.438 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 6.145 ns ;
- ; N/A ; 157.33 MHz ( period = 6.356 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[5] ; clk1 ; clk1 ; None ; None ; 2.912 ns ;
- ; N/A ; 157.33 MHz ( period = 6.356 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[6] ; clk1 ; clk1 ; None ; None ; 2.912 ns ;
- ; N/A ; 157.38 MHz ( period = 6.354 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[7] ; clk1 ; clk1 ; None ; None ; 2.911 ns ;
- ; N/A ; 157.38 MHz ( period = 6.354 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[3] ; clk1 ; clk1 ; None ; None ; 2.911 ns ;
- ; N/A ; 157.48 MHz ( period = 6.350 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[1] ; clk1 ; clk1 ; None ; None ; 2.909 ns ;
- ; N/A ; 157.53 MHz ( period = 6.348 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[0] ; clk1 ; clk1 ; None ; None ; 2.908 ns ;
- ; N/A ; 157.53 MHz ( period = 6.348 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; clk1 ; clk1 ; None ; None ; 2.908 ns ;
- ; N/A ; 157.63 MHz ( period = 6.344 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[4] ; clk1 ; clk1 ; None ; None ; 2.906 ns ;
- ; N/A ; 157.85 MHz ( period = 6.335 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 6.060 ns ;
- ; N/A ; 157.88 MHz ( period = 6.334 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 6.059 ns ;
- ; N/A ; 157.90 MHz ( period = 6.333 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 6.058 ns ;
- ; N/A ; 157.95 MHz ( period = 6.331 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 6.056 ns ;
- ; N/A ; 157.98 MHz ( period = 6.330 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 6.057 ns ;
- ; N/A ; 158.00 MHz ( period = 6.329 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 6.056 ns ;
- ; N/A ; 160.21 MHz ( period = 6.242 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ; clk1 ; None ; None ; 2.854 ns ;
- ; N/A ; 164.39 MHz ( period = 6.083 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ; clk1 ; None ; None ; 5.798 ns ;
- ; N/A ; 164.80 MHz ( period = 6.068 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 5.773 ns ;
- ; N/A ; 164.83 MHz ( period = 6.067 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 5.772 ns ;
- ; N/A ; 164.85 MHz ( period = 6.066 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 5.771 ns ;
- ; N/A ; 164.91 MHz ( period = 6.064 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 5.769 ns ;
- ; N/A ; 164.93 MHz ( period = 6.063 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 5.770 ns ;
- ; N/A ; 164.96 MHz ( period = 6.062 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 5.769 ns ;
- ; N/A ; 166.56 MHz ( period = 6.004 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ; clk1 ; None ; None ; 5.709 ns ;
- ; N/A ; 166.58 MHz ( period = 6.003 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ; clk1 ; None ; None ; 5.708 ns ;
- ; N/A ; 166.61 MHz ( period = 6.002 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ; clk1 ; None ; None ; 5.707 ns ;
- ; N/A ; 166.67 MHz ( period = 6.000 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ; clk1 ; None ; None ; 5.705 ns ;
- ; N/A ; 166.69 MHz ( period = 5.999 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ; clk1 ; None ; None ; 5.706 ns ;
- ; N/A ; 166.72 MHz ( period = 5.998 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ; clk1 ; None ; None ; 5.705 ns ;
- ; N/A ; 167.00 MHz ( period = 5.988 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Idle ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ; clk1 ; None ; None ; 5.693 ns ;
- ; N/A ; 167.11 MHz ( period = 5.984 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[1] ; clk1 ; clk1 ; None ; None ; 2.726 ns ;
- ; N/A ; 167.67 MHz ( period = 5.964 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ; clk1 ; None ; None ; 5.690 ns ;
- ; N/A ; 167.70 MHz ( period = 5.963 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.699 ns ;
- ; N/A ; 167.70 MHz ( period = 5.963 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.699 ns ;
- ; N/A ; 167.70 MHz ( period = 5.963 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.699 ns ;
- ; N/A ; 167.70 MHz ( period = 5.963 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.699 ns ;
- ; N/A ; 168.80 MHz ( period = 5.924 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_end ; clk1 ; clk1 ; None ; None ; 2.687 ns ;
- ; N/A ; 169.18 MHz ( period = 5.911 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; clk1 ; clk1 ; None ; None ; 5.647 ns ;
- ; N/A ; 170.39 MHz ( period = 5.869 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ackn ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ; clk1 ; None ; None ; 5.585 ns ;
- ; N/A ; 171.03 MHz ( period = 5.847 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.583 ns ;
- ; N/A ; 171.03 MHz ( period = 5.847 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.583 ns ;
- ; N/A ; 171.03 MHz ( period = 5.847 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.583 ns ;
- ; N/A ; 171.03 MHz ( period = 5.847 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.583 ns ;
- ; N/A ; 171.53 MHz ( period = 5.830 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.566 ns ;
- ; N/A ; 171.53 MHz ( period = 5.830 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.566 ns ;
- ; N/A ; 171.53 MHz ( period = 5.830 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.566 ns ;
- ; N/A ; 171.53 MHz ( period = 5.830 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.566 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.25 MHz ( period = 5.772 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; clk1 ; clk1 ; None ; None ; 5.498 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 173.37 MHz ( period = 5.768 ns ) ; i2c_top:inst|addr[6] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.504 ns ;
- ; N/A ; 174.09 MHz ( period = 5.744 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_begin ; clk1 ; clk1 ; None ; None ; 2.606 ns ;
- ; N/A ; 174.28 MHz ( period = 5.738 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.474 ns ;
- ; N/A ; 174.28 MHz ( period = 5.738 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.474 ns ;
- ; N/A ; 174.28 MHz ( period = 5.738 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.474 ns ;
- ; N/A ; 174.28 MHz ( period = 5.738 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.474 ns ;
- ; N/A ; 174.55 MHz ( period = 5.729 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_end ; clk1 ; clk1 ; None ; None ; 5.447 ns ;
- ; N/A ; 174.55 MHz ( period = 5.729 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ctrl_read ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit7 ; clk1 ; clk1 ; None ; None ; 5.447 ns ;
- ; N/A ; 175.13 MHz ( period = 5.710 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ; clk1 ; None ; None ; 5.425 ns ;
- ; N/A ; 175.62 MHz ( period = 5.694 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.430 ns ;
- ; N/A ; 175.62 MHz ( period = 5.694 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.430 ns ;
- ; N/A ; 175.62 MHz ( period = 5.694 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.430 ns ;
- ; N/A ; 175.62 MHz ( period = 5.694 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.430 ns ;
- ; N/A ; 176.40 MHz ( period = 5.669 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|show_ok ; clk1 ; clk1 ; None ; None ; 5.405 ns ;
- ; N/A ; 176.40 MHz ( period = 5.669 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|rd ; clk1 ; clk1 ; None ; None ; 5.405 ns ;
- ; N/A ; 176.40 MHz ( period = 5.669 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|wr ; clk1 ; clk1 ; None ; None ; 5.405 ns ;
- ; N/A ; 176.40 MHz ( period = 5.669 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|wr_flag ; clk1 ; clk1 ; None ; None ; 5.405 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.46 MHz ( period = 5.667 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Addr_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.90 MHz ( period = 5.653 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Write_start ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_head ; clk1 ; clk1 ; None ; None ; 5.382 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 176.93 MHz ( period = 5.652 ns ) ; i2c_top:inst|addr[4] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.388 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 177.46 MHz ( period = 5.635 ns ) ; i2c_top:inst|addr[7] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.371 ns ;
- ; N/A ; 178.09 MHz ( period = 5.615 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Ready ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ; clk1 ; None ; None ; 5.320 ns ;
- ; N/A ; 178.54 MHz ( period = 5.601 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ; clk1 ; None ; None ; 5.336 ns ;
- ; N/A ; 180.05 MHz ( period = 5.554 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Write_start ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_begin ; clk1 ; clk1 ; None ; None ; 5.283 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 180.41 MHz ( period = 5.543 ns ) ; i2c_top:inst|addr[2] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.279 ns ;
- ; N/A ; 181.26 MHz ( period = 5.517 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Write_start ; i2c_top:inst|i2c_wr:i2c_wr_inst|ff ; clk1 ; clk1 ; None ; None ; 5.264 ns ;
- ; N/A ; 181.62 MHz ( period = 5.506 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Stop ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ; clk1 ; None ; None ; 5.231 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 181.85 MHz ( period = 5.499 ns ) ; i2c_top:inst|addr[3] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.235 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[5] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[1] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[4] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[0] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[6] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[7] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[3] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[2] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_bit ; clk1 ; clk1 ; None ; None ; 2.492 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[10] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[9] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 182.68 MHz ( period = 5.474 ns ) ; i2c_top:inst|addr[0] ; i2c_top:inst|addr[8] ; clk1 ; clk1 ; None ; None ; 5.210 ns ;
- ; N/A ; 183.49 MHz ( period = 5.450 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_buf[1] ; clk1 ; clk1 ; None ; None ; 2.480 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; N/A ; 183.65 MHz ( period = 5.445 ns ) ; i2c_top:inst|i2c_wr:i2c_wr_inst|main_state.Data_write ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ; clk1 ; None ; None ; 5.160 ns ;
- ; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
- +-----------------------------------------+-----------------------------------------------------+--------------------------------------------------------+----------------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
- +-----------------------------------------------------------------------------------------------------------------------+
- ; tsu ;
- +-------+--------------+------------+-------------+----------------------------------------------------------+----------+
- ; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
- +-------+--------------+------------+-------------+----------------------------------------------------------+----------+
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ;
- ; N/A ; None ; 4.730 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit4 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit5 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit6 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_end ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit0 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit1 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit2 ; clk1 ;
- ; N/A ; None ; 4.361 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit3 ; clk1 ;
- ; N/A ; None ; 4.304 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_end ; clk1 ;
- ; N/A ; None ; 4.304 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit7 ; clk1 ;
- ; N/A ; None ; 4.210 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_begin ; clk1 ;
- ; N/A ; None ; 4.037 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit7 ; clk1 ;
- ; N/A ; None ; 4.037 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_begin ; clk1 ;
- ; N/A ; None ; 3.652 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ;
- ; N/A ; None ; 3.651 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ;
- ; N/A ; None ; 3.651 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ;
- ; N/A ; None ; 3.651 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ;
- ; N/A ; None ; 3.651 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ;
- ; N/A ; None ; 3.651 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ;
- ; N/A ; None ; 3.494 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_end ; clk1 ;
- ; N/A ; None ; 3.315 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ;
- ; N/A ; None ; 3.315 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ;
- ; N/A ; None ; 3.239 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[5] ; clk1 ;
- ; N/A ; None ; 3.239 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[6] ; clk1 ;
- ; N/A ; None ; 3.238 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[7] ; clk1 ;
- ; N/A ; None ; 3.238 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[3] ; clk1 ;
- ; N/A ; None ; 3.236 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[1] ; clk1 ;
- ; N/A ; None ; 3.235 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[0] ; clk1 ;
- ; N/A ; None ; 3.235 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; clk1 ;
- ; N/A ; None ; 3.233 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[4] ; clk1 ;
- ; N/A ; None ; 2.916 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_bit ; clk1 ;
- ; N/A ; None ; 2.863 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[1] ; clk1 ;
- ; N/A ; None ; 2.863 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_begin ; clk1 ;
- ; N/A ; None ; 2.863 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[0] ; clk1 ;
- ; N/A ; None ; 2.863 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_end ; clk1 ;
- ; N/A ; None ; 2.863 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_bit ; clk1 ;
- ; N/A ; None ; 2.266 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[5] ; clk1 ;
- ; N/A ; None ; 2.266 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[6] ; clk1 ;
- ; N/A ; None ; 2.265 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[3] ; clk1 ;
- ; N/A ; None ; 2.264 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[7] ; clk1 ;
- ; N/A ; None ; 2.263 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[4] ; clk1 ;
- ; N/A ; None ; 2.260 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[0] ; clk1 ;
- ; N/A ; None ; 2.259 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[1] ; clk1 ;
- ; N/A ; None ; 2.258 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; clk1 ;
- +-------+--------------+------------+-------------+----------------------------------------------------------+----------+
- +-----------------------------------------------------------------------------------------------------------------------+
- ; tco ;
- +-------+--------------+------------+------------------------------------------------------------+---------+------------+
- ; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
- +-------+--------------+------------+------------------------------------------------------------+---------+------------+
- ; N/A ; None ; 21.594 ns ; i2c_top:inst|data_rep[10] ; HC_SI ; clk1 ;
- ; N/A ; None ; 21.492 ns ; i2c_top:inst|data_rep[12] ; HC_SI ; clk1 ;
- ; N/A ; None ; 21.346 ns ; i2c_top:inst|data_rep[14] ; HC_SI ; clk1 ;
- ; N/A ; None ; 20.734 ns ; i2c_top:inst|data_rep[13] ; HC_SI ; clk1 ;
- ; N/A ; None ; 19.412 ns ; i2c_top:inst|data_rep[1] ; HC_SI ; clk1 ;
- ; N/A ; None ; 19.362 ns ; i2c_top:inst|data_rep[0] ; HC_SI ; clk1 ;
- ; N/A ; None ; 19.261 ns ; i2c_top:inst|data_rep[5] ; HC_SI ; clk1 ;
- ; N/A ; None ; 19.206 ns ; i2c_top:inst|data_rep[8] ; HC_SI ; clk1 ;
- ; N/A ; None ; 19.184 ns ; i2c_top:inst|data_rep[7] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.700 ns ; i2c_top:inst|data_rep[6] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.691 ns ; i2c_top:inst|data_rep[9] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.639 ns ; i2c_top:inst|data_rep[4] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.597 ns ; i2c_top:inst|data_rep[3] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.526 ns ; i2c_top:inst|data_rep[15] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.458 ns ; i2c_top:inst|data_rep[2] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.456 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|seg_led_num[1] ; HC_SI ; clk1 ;
- ; N/A ; None ; 18.421 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|seg_led_num[0] ; HC_SI ; clk1 ;
- ; N/A ; None ; 17.928 ns ; i2c_top:inst|data_rep[11] ; HC_SI ; clk1 ;
- ; N/A ; None ; 15.625 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|ack ; HC_SI ; clk1 ;
- ; N/A ; None ; 15.227 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_write ; I2C_sda ; clk1 ;
- ; N/A ; None ; 14.969 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_stop ; I2C_sda ; clk1 ;
- ; N/A ; None ; 14.803 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; I2C_sda ; clk1 ;
- ; N/A ; None ; 14.576 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[1] ; I2C_sda ; clk1 ;
- ; N/A ; None ; 14.274 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_head ; I2C_sda ; clk1 ;
- ; N/A ; None ; 14.260 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_buf[1] ; I2C_sda ; clk1 ;
- ; N/A ; None ; 13.008 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|scl ; I2C_clk ; clk1 ;
- ; N/A ; None ; 12.896 ns ; i2c_top:inst|i2c_wr:i2c_wr_inst|link_sda ; I2C_sda ; clk1 ;
- ; N/A ; None ; 12.431 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|tx_cnt[2] ; HC_SI ; clk1 ;
- ; N/A ; None ; 12.207 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|tx_cnt[1] ; HC_SI ; clk1 ;
- ; N/A ; None ; 10.993 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|tx_cnt[3] ; HC_SI ; clk1 ;
- ; N/A ; None ; 10.752 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|tx_cnt[4] ; HC_SI ; clk1 ;
- ; N/A ; None ; 8.974 ns ; i2c_top:inst|hc164_driver:hc164_driver_inst|hc_cp ; HC_CP ; clk1 ;
- +-------+--------------+------------+------------------------------------------------------------+---------+------------+
- +-----------------------------------------------------------------------------------------------------------------------------+
- ; th ;
- +---------------+-------------+-----------+-------------+----------------------------------------------------------+----------+
- ; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ;
- +---------------+-------------+-----------+-------------+----------------------------------------------------------+----------+
- ; N/A ; None ; -1.992 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; clk1 ;
- ; N/A ; None ; -1.993 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[1] ; clk1 ;
- ; N/A ; None ; -1.994 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[0] ; clk1 ;
- ; N/A ; None ; -1.997 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[4] ; clk1 ;
- ; N/A ; None ; -1.998 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[7] ; clk1 ;
- ; N/A ; None ; -1.999 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[3] ; clk1 ;
- ; N/A ; None ; -2.000 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[5] ; clk1 ;
- ; N/A ; None ; -2.000 ns ; I2C_sda ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[6] ; clk1 ;
- ; N/A ; None ; -2.597 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[1] ; clk1 ;
- ; N/A ; None ; -2.597 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_begin ; clk1 ;
- ; N/A ; None ; -2.597 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_buf[0] ; clk1 ;
- ; N/A ; None ; -2.597 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_end ; clk1 ;
- ; N/A ; None ; -2.597 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|stop_state.stop_bit ; clk1 ;
- ; N/A ; None ; -2.650 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_bit ; clk1 ;
- ; N/A ; None ; -2.967 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[4] ; clk1 ;
- ; N/A ; None ; -2.969 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[0] ; clk1 ;
- ; N/A ; None ; -2.969 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2] ; clk1 ;
- ; N/A ; None ; -2.970 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[1] ; clk1 ;
- ; N/A ; None ; -2.972 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[7] ; clk1 ;
- ; N/A ; None ; -2.972 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[3] ; clk1 ;
- ; N/A ; None ; -2.973 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[5] ; clk1 ;
- ; N/A ; None ; -2.973 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[6] ; clk1 ;
- ; N/A ; None ; -3.049 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0 ; clk1 ;
- ; N/A ; None ; -3.049 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit1 ; clk1 ;
- ; N/A ; None ; -3.228 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_end ; clk1 ;
- ; N/A ; None ; -3.385 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit6 ; clk1 ;
- ; N/A ; None ; -3.385 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit2 ; clk1 ;
- ; N/A ; None ; -3.385 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit3 ; clk1 ;
- ; N/A ; None ; -3.385 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit4 ; clk1 ;
- ; N/A ; None ; -3.385 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit5 ; clk1 ;
- ; N/A ; None ; -3.386 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[0] ; clk1 ;
- ; N/A ; None ; -3.771 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit7 ; clk1 ;
- ; N/A ; None ; -3.771 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_begin ; clk1 ;
- ; N/A ; None ; -3.944 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|head_state.head_begin ; clk1 ;
- ; N/A ; None ; -4.038 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_end ; clk1 ;
- ; N/A ; None ; -4.038 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit7 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit4 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit5 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit6 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_end ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit0 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit1 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit2 ; clk1 ;
- ; N/A ; None ; -4.095 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8in_state.sh8in_bit3 ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[6] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[5] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[4] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[3] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[2] ; clk1 ;
- ; N/A ; None ; -4.464 ns ; pld_CLEAR_n ; i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[1] ; clk1 ;
- +---------------+-------------+-----------+-------------+----------------------------------------------------------+----------+
- +--------------------------+
- ; Timing Analyzer Messages ;
- +--------------------------+
- Info: *******************************************************************
- Info: Running Quartus II Timing Analyzer
- Info: Version 6.0 Build 202 06/20/2006 Service Pack 1.18 SJ Full Version
- Info: Processing started: Tue Jan 30 16:35:04 2007
- Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off deb_i2c -c deb_i2c --timing_analysis_only
- Warning: Found pins functioning as undefined clocks and/or memory enables
- Info: Assuming node "clk1" is an undefined clock
- Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
- Info: Detected ripple clock "i2c_top:inst|clk_div" as buffer
- Info: Clock "clk1" has Internal fmax of 133.8 MHz between source register "i2c_top:inst|i2c_wr:i2c_wr_inst|scl" and destination register "i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0" (period= 7.474 ns)
- Info: + Longest register to register delay is 3.462 ns
- Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X22_Y9_N17; Fanout = 35; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|scl'
- Info: 2: + IC(0.508 ns) + CELL(0.370 ns) = 0.878 ns; Loc. = LCCOMB_X22_Y9_N12; Fanout = 6; COMB Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|Selector82~176'
- Info: 3: + IC(1.053 ns) + CELL(0.370 ns) = 2.301 ns; Loc. = LCCOMB_X19_Y9_N6; Fanout = 1; COMB Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|Selector73~608'
- Info: 4: + IC(0.402 ns) + CELL(0.651 ns) = 3.354 ns; Loc. = LCCOMB_X19_Y9_N30; Fanout = 1; COMB Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|Selector73~610'
- Info: 5: + IC(0.000 ns) + CELL(0.108 ns) = 3.462 ns; Loc. = LCFF_X19_Y9_N31; Fanout = 4; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0'
- Info: Total cell delay = 1.499 ns ( 43.30 % )
- Info: Total interconnect delay = 1.963 ns ( 56.70 % )
- Info: - Smallest clock skew is -0.011 ns
- Info: + Shortest clock path from clock "clk1" to destination register is 6.420 ns
- Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk1'
- Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk1~clkctrl'
- Info: 3: + IC(0.907 ns) + CELL(0.970 ns) = 3.156 ns; Loc. = LCFF_X15_Y8_N1; Fanout = 2; REG Node = 'i2c_top:inst|clk_div'
- Info: 4: + IC(1.738 ns) + CELL(0.000 ns) = 4.894 ns; Loc. = CLKCTRL_G3; Fanout = 115; COMB Node = 'i2c_top:inst|clk_div~clkctrl'
- Info: 5: + IC(0.860 ns) + CELL(0.666 ns) = 6.420 ns; Loc. = LCFF_X19_Y9_N31; Fanout = 4; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_state.sh8out_bit0'
- Info: Total cell delay = 2.776 ns ( 43.24 % )
- Info: Total interconnect delay = 3.644 ns ( 56.76 % )
- Info: - Longest clock path from clock "clk1" to source register is 6.431 ns
- Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk1'
- Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk1~clkctrl'
- Info: 3: + IC(0.907 ns) + CELL(0.970 ns) = 3.156 ns; Loc. = LCFF_X15_Y8_N1; Fanout = 2; REG Node = 'i2c_top:inst|clk_div'
- Info: 4: + IC(1.738 ns) + CELL(0.000 ns) = 4.894 ns; Loc. = CLKCTRL_G3; Fanout = 115; COMB Node = 'i2c_top:inst|clk_div~clkctrl'
- Info: 5: + IC(0.871 ns) + CELL(0.666 ns) = 6.431 ns; Loc. = LCFF_X22_Y9_N17; Fanout = 35; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|scl'
- Info: Total cell delay = 2.776 ns ( 43.17 % )
- Info: Total interconnect delay = 3.655 ns ( 56.83 % )
- Info: + Micro clock to output delay of source is 0.304 ns
- Info: + Micro setup delay of destination is -0.040 ns
- Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50, fmax is divided by two
- Info: tsu for register "i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7]" (data pin = "pld_CLEAR_n", clock pin = "clk1") is 4.730 ns
- Info: + Longest pin to register delay is 11.198 ns
- Info: 1: + IC(0.000 ns) + CELL(1.025 ns) = 1.025 ns; Loc. = PIN_3; Fanout = 130; PIN Node = 'pld_CLEAR_n'
- Info: 2: + IC(8.319 ns) + CELL(0.651 ns) = 9.995 ns; Loc. = LCCOMB_X21_Y9_N0; Fanout = 7; COMB Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7]~546'
- Info: 3: + IC(0.348 ns) + CELL(0.855 ns) = 11.198 ns; Loc. = LCFF_X21_Y9_N23; Fanout = 1; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7]'
- Info: Total cell delay = 2.531 ns ( 22.60 % )
- Info: Total interconnect delay = 8.667 ns ( 77.40 % )
- Info: + Micro setup delay of destination is -0.040 ns
- Info: - Shortest clock path from clock "clk1" to destination register is 6.428 ns
- Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk1'
- Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk1~clkctrl'
- Info: 3: + IC(0.907 ns) + CELL(0.970 ns) = 3.156 ns; Loc. = LCFF_X15_Y8_N1; Fanout = 2; REG Node = 'i2c_top:inst|clk_div'
- Info: 4: + IC(1.738 ns) + CELL(0.000 ns) = 4.894 ns; Loc. = CLKCTRL_G3; Fanout = 115; COMB Node = 'i2c_top:inst|clk_div~clkctrl'
- Info: 5: + IC(0.868 ns) + CELL(0.666 ns) = 6.428 ns; Loc. = LCFF_X21_Y9_N23; Fanout = 1; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|sh8out_buf[7]'
- Info: Total cell delay = 2.776 ns ( 43.19 % )
- Info: Total interconnect delay = 3.652 ns ( 56.81 % )
- Info: tco from clock "clk1" to destination pin "HC_SI" through register "i2c_top:inst|data_rep[10]" is 21.594 ns
- Info: + Longest clock path from clock "clk1" to source register is 6.467 ns
- Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk1'
- Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk1~clkctrl'
- Info: 3: + IC(0.907 ns) + CELL(0.970 ns) = 3.156 ns; Loc. = LCFF_X15_Y8_N1; Fanout = 2; REG Node = 'i2c_top:inst|clk_div'
- Info: 4: + IC(1.738 ns) + CELL(0.000 ns) = 4.894 ns; Loc. = CLKCTRL_G3; Fanout = 115; COMB Node = 'i2c_top:inst|clk_div~clkctrl'
- Info: 5: + IC(0.907 ns) + CELL(0.666 ns) = 6.467 ns; Loc. = LCFF_X16_Y8_N29; Fanout = 1; REG Node = 'i2c_top:inst|data_rep[10]'
- Info: Total cell delay = 2.776 ns ( 42.93 % )
- Info: Total interconnect delay = 3.691 ns ( 57.07 % )
- Info: + Micro clock to output delay of source is 0.304 ns
- Info: + Longest register to pin delay is 14.823 ns
- Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X16_Y8_N29; Fanout = 1; REG Node = 'i2c_top:inst|data_rep[10]'
- Info: 2: + IC(0.435 ns) + CELL(0.206 ns) = 0.641 ns; Loc. = LCCOMB_X16_Y8_N8; Fanout = 1; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|Selector1~22'
- Info: 3: + IC(2.199 ns) + CELL(0.651 ns) = 3.491 ns; Loc. = LCCOMB_X23_Y10_N30; Fanout = 7; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|Selector1~23'
- Info: 4: + IC(1.163 ns) + CELL(0.370 ns) = 5.024 ns; Loc. = LCCOMB_X24_Y9_N18; Fanout = 1; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|WideOr0~23'
- Info: 5: + IC(1.059 ns) + CELL(0.623 ns) = 6.706 ns; Loc. = LCCOMB_X24_Y8_N0; Fanout = 1; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|Mux0~115'
- Info: 6: + IC(0.668 ns) + CELL(0.206 ns) = 7.580 ns; Loc. = LCCOMB_X24_Y9_N6; Fanout = 1; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|Mux0~116'
- Info: 7: + IC(1.087 ns) + CELL(0.370 ns) = 9.037 ns; Loc. = LCCOMB_X24_Y8_N22; Fanout = 1; COMB Node = 'i2c_top:inst|hc164_driver:hc164_driver_inst|Mux0~121'
- Info: 8: + IC(2.510 ns) + CELL(3.276 ns) = 14.823 ns; Loc. = PIN_165; Fanout = 0; PIN Node = 'HC_SI'
- Info: Total cell delay = 5.702 ns ( 38.47 % )
- Info: Total interconnect delay = 9.121 ns ( 61.53 % )
- Info: th for register "i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2]" (data pin = "I2C_sda", clock pin = "clk1") is -1.992 ns
- Info: + Longest clock path from clock "clk1" to destination register is 6.429 ns
- Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 1; CLK Node = 'clk1'
- Info: 2: + IC(0.139 ns) + CELL(0.000 ns) = 1.279 ns; Loc. = CLKCTRL_G2; Fanout = 38; COMB Node = 'clk1~clkctrl'
- Info: 3: + IC(0.907 ns) + CELL(0.970 ns) = 3.156 ns; Loc. = LCFF_X15_Y8_N1; Fanout = 2; REG Node = 'i2c_top:inst|clk_div'
- Info: 4: + IC(1.738 ns) + CELL(0.000 ns) = 4.894 ns; Loc. = CLKCTRL_G3; Fanout = 115; COMB Node = 'i2c_top:inst|clk_div~clkctrl'
- Info: 5: + IC(0.869 ns) + CELL(0.666 ns) = 6.429 ns; Loc. = LCFF_X23_Y10_N5; Fanout = 2; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2]'
- Info: Total cell delay = 2.776 ns ( 43.18 % )
- Info: Total interconnect delay = 3.653 ns ( 56.82 % )
- Info: + Micro hold delay of destination is 0.306 ns
- Info: - Shortest pin to register delay is 8.727 ns
- Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_195; Fanout = 1; PIN Node = 'I2C_sda'
- Info: 2: + IC(0.000 ns) + CELL(0.964 ns) = 0.964 ns; Loc. = IOC_X9_Y19_N2; Fanout = 8; COMB Node = 'I2C_sda~0'
- Info: 3: + IC(7.004 ns) + CELL(0.651 ns) = 8.619 ns; Loc. = LCCOMB_X23_Y10_N4; Fanout = 1; COMB Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2]~674'
- Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 8.727 ns; Loc. = LCFF_X23_Y10_N5; Fanout = 2; REG Node = 'i2c_top:inst|i2c_wr:i2c_wr_inst|data_r[2]'
- Info: Total cell delay = 1.723 ns ( 19.74 % )
- Info: Total interconnect delay = 7.004 ns ( 80.26 % )
- Info: Quartus II Timing Analyzer was successful. 0 errors, 2 warnings
- Info: Processing ended: Tue Jan 30 16:35:05 2007
- Info: Elapsed time: 00:00:02
