开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > VHDL/FPGA/Verilog > 查看源码
mc8051_p.vhd
资源名称：8051的内核(vhdl).zip　[点击查看]
上传用户：sztwq510
上传日期：2007-04-20
资源大小：209k
文件大小：42k
源码类别：

VHDL/FPGA/Verilog

开发平台：

Matlab

mc8051_p.vhd：源码内容
  1. -------------------------------------------------------------------------------
  2. --                                                                           --
  3. --          X       X   XXXXXX    XXXXXX    XXXXXX    XXXXXX      X          --
  4. --          XX     XX  X      X  X      X  X      X  X           XX          --
  5. --          X X   X X  X         X      X  X      X  X          X X          --
  6. --          X  X X  X  X         X      X  X      X  X         X  X          --
  7. --          X   X   X  X          XXXXXX   X      X   XXXXXX      X          --
  8. --          X       X  X         X      X  X      X         X     X          --
  9. --          X       X  X         X      X  X      X         X     X          --
  10. --          X       X  X      X  X      X  X      X         X     X          --
  11. --          X       X   XXXXXX    XXXXXX    XXXXXX    XXXXXX      X          --
  12. --                                                                           --
  13. --                                                                           --
  14. --                       O R E G A N O   S Y S T E M S                       --
  15. --                                                                           --
  16. --                            Design & Consulting                            --
  17. --                                                                           --
  18. -------------------------------------------------------------------------------
  19. --                                                                           --
  20. --         Web:           http://www.oregano.at/                             --
  21. --                                                                           --
  22. --         Contact:       mc8051@oregano.at                                  --
  23. --                                                                           --
  24. -------------------------------------------------------------------------------
  25. --                                                                           --
  26. --  MC8051 - VHDL 8051 Microcontroller IP Core                               --
  27. --  Copyright (C) 2001 OREGANO SYSTEMS                                       --
  28. --                                                                           --
  29. --  This library is free software; you can redistribute it and/or            --
  30. --  modify it under the terms of the GNU Lesser General Public               --
  31. --  License as published by the Free Software Foundation; either             --
  32. --  version 2.1 of the License, or (at your option) any later version.       --
  33. --                                                                           --
  34. --  This library is distributed in the hope that it will be useful,          --
  35. --  but WITHOUT ANY WARRANTY; without even the implied warranty of           --
  36. --  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU        --
  37. --  Lesser General Public License for more details.                          --
  38. --                                                                           --
  39. --  Full details of the license can be found in the file LGPL.TXT.           --
  40. --                                                                           --
  41. --  You should have received a copy of the GNU Lesser General Public         --
  42. --  License along with this library; if not, write to the Free Software      --
  43. --  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA  --
  44. --                                                                           --
  45. -------------------------------------------------------------------------------
  46. --
  47. --
  48. --         Author:                 Roland H鰈ler
  49. --
  50. --         Filename:               mc8051_p.vhd
  51. --
  52. --         Date of Creation:       Mon Aug  9 12:14:48 1999
  53. --
  54. --         Version:                $Revision: 1.14 $
  55. --
  56. --         Date of Latest Version: $Date: 2002/01/07 12:17:45 $
  57. --
  58. --
  59. --         Description: Collection of constants, types, and components.
  60. --
  61. --
  62. --
  63. --
  64. -------------------------------------------------------------------------------
  65. library IEEE; 
  66. use IEEE.std_logic_1164.all; 
  67. use IEEE.std_logic_arith.all; 
  69. package mc8051_p is
  71.   -----------------------------------------------------------------------------
  72.   -- Set data width of mc8051_alu (no other than 8 supported at the moment!)
  73.   -- Default: 8
  74.   constant C_DWIDTH : integer := 8;
  75.   -----------------------------------------------------------------------------
  77.   -----------------------------------------------------------------------------
  78.   -- Select whether to implement (1) or skip (0) the multiplier
  79.   -- Default: 1
  80.   constant C_IMPL_MUL : integer := 1;
  81.   -----------------------------------------------------------------------------
  83.   -----------------------------------------------------------------------------
  84.   -- Select whether to implement (1) or skip (0) the divider
  85.   -- Default: 1
  86.   constant C_IMPL_DIV : integer := 1;
  87.   -----------------------------------------------------------------------------
  88.    
  89.   -----------------------------------------------------------------------------
  90.   -- Select whether to implement (1) or skip (0) the decimal adjustment command
  91.   -- Default: 1
  92.   constant C_IMPL_DA  : integer := 1;
  93.   -----------------------------------------------------------------------------
  95.   -----------------------------------------------------------------------------
  96.   -- Select how many timer/counter units should be implemented
  97.   -- Default: 1
  98.   constant C_IMPL_N_TMR : integer := 1;
  99.   -----------------------------------------------------------------------------
  101.   -----------------------------------------------------------------------------
  102.   -- Select how many serial interface units should be implemented
  103.   -- Default: C_IMPL_N_TMR ---(DO NOT CHANGE!)---      
  104.   constant C_IMPL_N_SIU : integer := C_IMPL_N_TMR;
  105.   -----------------------------------------------------------------------------
  106.      
  107.   -----------------------------------------------------------------------------
  108.   -- Select how many external interrupt-inputs should be implemented
  109.   -- Default: C_IMPL_N_TMR ---(DO NOT CHANGE!)---
  110.   constant C_IMPL_N_EXT : integer := C_IMPL_N_TMR;
  111.   -----------------------------------------------------------------------------
  113.   constant OFF            : std_logic_vector(5 downto 0) := "000000";
  114.   constant DA             : std_logic_vector(5 downto 0) := "100000";
  115.   constant ADD_ACC_RAM    : std_logic_vector(5 downto 0) := "100001";
  116.   constant ADD_ACC_ROM    : std_logic_vector(5 downto 0) := "100010";
  117.   constant ADDC_ACC_RAM   : std_logic_vector(5 downto 0) := "100011";
  118.   constant ADDC_ACC_ROM   : std_logic_vector(5 downto 0) := "100100";
  119.   constant AND_ACC_RAM    : std_logic_vector(5 downto 0) := "100101";
  120.   constant AND_ACC_ROM    : std_logic_vector(5 downto 0) := "100110";
  121.   constant AND_RAM_ROM    : std_logic_vector(5 downto 0) := "100111";
  122.   constant SUB_ACC_RAM    : std_logic_vector(5 downto 0) := "101000";
  123.   constant SUB_ACC_ROM    : std_logic_vector(5 downto 0) := "101001";
  124.   constant MUL_ACC_RAM    : std_logic_vector(5 downto 0) := "101010";
  125.   constant DIV_ACC_RAM    : std_logic_vector(5 downto 0) := "101011";
  126.   constant OR_RAM_ACC     : std_logic_vector(5 downto 0) := "101100";
  127.   constant OR_ROM_ACC     : std_logic_vector(5 downto 0) := "101101";
  128.   constant OR_ROM_RAM     : std_logic_vector(5 downto 0) := "101110";
  129.   constant XOR_RAM_ACC    : std_logic_vector(5 downto 0) := "101111";
  130.   constant XOR_ROM_ACC    : std_logic_vector(5 downto 0) := "110000";
  131.   constant XOR_ROM_RAM    : std_logic_vector(5 downto 0) := "110001";
  132.   constant RL_ACC         : std_logic_vector(5 downto 0) := "110010";
  133.   constant RLC_ACC        : std_logic_vector(5 downto 0) := "110011";
  134.   constant RR_ACC         : std_logic_vector(5 downto 0) := "110100";
  135.   constant RRC_ACC        : std_logic_vector(5 downto 0) := "110101";
  136.   constant INV_ACC        : std_logic_vector(5 downto 0) := "110110";
  137.   constant INV_RAM        : std_logic_vector(5 downto 0) := "110111";
  138.   constant DEC_ACC        : std_logic_vector(5 downto 0) := "111000";
  139.   constant DEC_RAM        : std_logic_vector(5 downto 0) := "111001";
  140.   constant COMP_RAM_ACC   : std_logic_vector(5 downto 0) := "111010";
  141.   constant COMP_ROM_ACC   : std_logic_vector(5 downto 0) := "111011";
  142.   constant COMP_ROM_RAM   : std_logic_vector(5 downto 0) := "111100";
  143.   constant INC_ACC        : std_logic_vector(5 downto 0) := "111110";
  144.   constant INC_RAM        : std_logic_vector(5 downto 0) := "111111";
  146.   constant ACALL         : std_logic_vector(4 downto 0) :=    "10001";
  147.   constant ADD_A_RR      : std_logic_vector(4 downto 0) := "00101";
  148.   constant ADD_A_D       : std_logic_vector(7 downto 0) := "00100101";
  149.   constant ADD_A_ATRI    : std_logic_vector(6 downto 0) := "0010011";
  150.   constant ADD_A_DATA    : std_logic_vector(7 downto 0) := "00100100";
  151.   constant ADDC_A_RR     : std_logic_vector(4 downto 0) := "00111";
  152.   constant ADDC_A_D      : std_logic_vector(7 downto 0) := "00110101";
  153.   constant ADDC_A_ATRI   : std_logic_vector(6 downto 0) := "0011011";
  154.   constant ADDC_A_DATA   : std_logic_vector(7 downto 0) := "00110100";
  155.   constant AJMP          : std_logic_vector(4 downto 0) :=    "00001";
  156.   constant ANL_A_RR      : std_logic_vector(4 downto 0) := "01011";
  157.   constant ANL_A_D       : std_logic_vector(7 downto 0) := "01010101";
  158.   constant ANL_A_ATRI    : std_logic_vector(6 downto 0) := "0101011";
  159.   constant ANL_A_DATA    : std_logic_vector(7 downto 0) := "01010100";
  160.   constant ANL_D_A       : std_logic_vector(7 downto 0) := "01010010";
  161.   constant ANL_D_DATA    : std_logic_vector(7 downto 0) := "01010011";
  162.   constant ANL_C_BIT     : std_logic_vector(7 downto 0) := "10000010";
  163.   constant ANL_C_NBIT    : std_logic_vector(7 downto 0) := "10110000";
  164.   constant CJNE_A_D      : std_logic_vector(7 downto 0) := "10110101";
  165.   constant CJNE_A_DATA   : std_logic_vector(7 downto 0) := "10110100";
  166.   constant CJNE_RR_DATA  : std_logic_vector(4 downto 0) := "10111";
  167.   constant CJNE_ATRI_DATA: std_logic_vector(6 downto 0) := "1011011" ;
  168.   constant CLR_A         : std_logic_vector(7 downto 0) := "11100100";
  169.   constant CLR_C         : std_logic_vector(7 downto 0) := "11000011";
  170.   constant CLR_BIT       : std_logic_vector(7 downto 0) := "11000010";
  171.   constant CPL_A         : std_logic_vector(7 downto 0) := "11110100";
  172.   constant CPL_C         : std_logic_vector(7 downto 0) := "10110011";
  173.   constant CPL_BIT       : std_logic_vector(7 downto 0) := "10110010";
  174.   constant DA_A          : std_logic_vector(7 downto 0) := "11010100";
  175.   constant DEC_A         : std_logic_vector(7 downto 0) := "00010100";
  176.   constant DEC_RR        : std_logic_vector(4 downto 0) := "00011";
  177.   constant DEC_D         : std_logic_vector(7 downto 0) := "00010101";
  178.   constant DEC_ATRI      : std_logic_vector(6 downto 0) := "0001011";
  179.   constant DIV_AB        : std_logic_vector(7 downto 0) := "10000100";
  180.   constant DJNZ_RR       : std_logic_vector(4 downto 0) := "11011";
  181.   constant DJNZ_D        : std_logic_vector(7 downto 0) := "11010101";
  182.   constant INC_A         : std_logic_vector(7 downto 0) := "00000100";
  183.   constant INC_RR        : std_logic_vector(4 downto 0) := "00001";
  184.   constant INC_D         : std_logic_vector(7 downto 0) := "00000101";
  185.   constant INC_ATRI      : std_logic_vector(6 downto 0) := "0000011";
  186.   constant INC_DPTR      : std_logic_vector(7 downto 0) := "10100011";
  187.   constant JB            : std_logic_vector(7 downto 0) := "00100000";
  188.   constant JBC           : std_logic_vector(7 downto 0) := "00010000";
  189.   constant JC            : std_logic_vector(7 downto 0) := "01000000";
  190.   constant JMP_A_DPTR    : std_logic_vector(7 downto 0) := "01110011";
  191.   constant JNB           : std_logic_vector(7 downto 0) := "00110000";
  192.   constant JNC           : std_logic_vector(7 downto 0) := "01010000";
  193.   constant JNZ           : std_logic_vector(7 downto 0) := "01110000";
  194.   constant JZ            : std_logic_vector(7 downto 0) := "01100000";
  195.   constant LCALL         : std_logic_vector(7 downto 0) := "00010010";
  196.   constant LJMP          : std_logic_vector(7 downto 0) := "00000010";
  197.   constant MOV_A_RR      : std_logic_vector(4 downto 0) := "11101";
  198.   constant MOV_A_D       : std_logic_vector(7 downto 0) := "11100101";
  199.   constant MOV_A_ATRI    : std_logic_vector(6 downto 0) := "1110011";
  200.   constant MOV_A_DATA    : std_logic_vector(7 downto 0) := "01110100";
  201.   constant MOV_RR_A      : std_logic_vector(4 downto 0) := "11111";
  202.   constant MOV_RR_D      : std_logic_vector(4 downto 0) := "10101";
  203.   constant MOV_RR_DATA   : std_logic_vector(4 downto 0) := "01111";
  204.   constant MOV_D_A       : std_logic_vector(7 downto 0) := "11110101";
  205.   constant MOV_D_RR      : std_logic_vector(4 downto 0) := "10001";
  206.   constant MOV_D_D       : std_logic_vector(7 downto 0) := "10000101";
  207.   constant MOV_D_ATRI    : std_logic_vector(6 downto 0) := "1000011";
  208.   constant MOV_D_DATA    : std_logic_vector(7 downto 0) := "01110101";
  209.   constant MOV_ATRI_A    : std_logic_vector(6 downto 0) := "1111011";
  210.   constant MOV_ATRI_D    : std_logic_vector(6 downto 0) := "1010011";
  211.   constant MOV_ATRI_DATA : std_logic_vector(6 downto 0) := "0111011";
  212.   constant MOVC_A_ATDPTR : std_logic_vector(7 downto 0) := "10010011";
  213.   constant MOVC_A_ATPC   : std_logic_vector(7 downto 0) := "10000011";
  214.   constant MOVX_A_ATRI   : std_logic_vector(6 downto 0) := "1110001";
  215.   constant MOVX_A_ATDPTR : std_logic_vector(7 downto 0) := "11100000";
  216.   constant MOVX_ATRI_A   : std_logic_vector(6 downto 0) := "1111001";
  217.   constant MOVX_ATDPTR_A : std_logic_vector(7 downto 0) := "11110000";
  218.   constant MOV_C_BIT     : std_logic_vector(7 downto 0) := "10100010";
  219.   constant MOV_BIT_C     : std_logic_vector(7 downto 0) := "10010010";
  220.   constant MOV_DPTR_DATA : std_logic_vector(7 downto 0) := "10010000";
  221.   constant MUL_AB        : std_logic_vector(7 downto 0) := "10100100";
  222.   constant NOP           : std_logic_vector(7 downto 0) := "00000000";
  223.   constant ORL_A_RR      : std_logic_vector(4 downto 0) := "01001";
  224.   constant ORL_A_D       : std_logic_vector(7 downto 0) := "01000101";
  225.   constant ORL_A_ATRI    : std_logic_vector(6 downto 0) := "0100011";
  226.   constant ORL_A_DATA    : std_logic_vector(7 downto 0) := "01000100";
  227.   constant ORL_D_A       : std_logic_vector(7 downto 0) := "01000010";
  228.   constant ORL_D_DATA    : std_logic_vector(7 downto 0) := "01000011";
  229.   constant ORL_C_BIT     : std_logic_vector(7 downto 0) := "01110010";
  230.   constant ORL_C_NBIT    : std_logic_vector(7 downto 0) := "10100000";
  231.   constant POP           : std_logic_vector(7 downto 0) := "11010000";
  232.   constant PUSH          : std_logic_vector(7 downto 0) := "11000000";
  233.   constant RET           : std_logic_vector(7 downto 0) := "00100010";
  234.   constant RETI          : std_logic_vector(7 downto 0) := "00110010";
  235.   constant RL_A          : std_logic_vector(7 downto 0) := "00100011";
  236.   constant RLC_A         : std_logic_vector(7 downto 0) := "00110011";
  237.   constant RR_A          : std_logic_vector(7 downto 0) := "00000011";
  238.   constant RRC_A         : std_logic_vector(7 downto 0) := "00010011";
  239.   constant SETB_C        : std_logic_vector(7 downto 0) := "11010011";
  240.   constant SETB_BIT      : std_logic_vector(7 downto 0) := "11010010";
  241.   constant SJMP          : std_logic_vector(7 downto 0) := "10000000";
  242.   constant SUBB_A_RR     : std_logic_vector(4 downto 0) := "10011";
  243.   constant SUBB_A_D      : std_logic_vector(7 downto 0) := "10010101";
  244.   constant SUBB_A_ATRI   : std_logic_vector(6 downto 0) := "1001011";
  245.   constant SUBB_A_DATA   : std_logic_vector(7 downto 0) := "10010100";
  246.   constant SWAP_A        : std_logic_vector(7 downto 0) := "11000100";
  247.   constant XCH_A_RR      : std_logic_vector(4 downto 0) := "11001";
  248.   constant XCH_A_D       : std_logic_vector(7 downto 0) := "11000101";
  249.   constant XCH_A_ATRI    : std_logic_vector(6 downto 0) := "1100011";
  250.   constant XCHD_A_ATRI   : std_logic_vector(6 downto 0) := "1101011";
  251.   constant XRL_A_RR      : std_logic_vector(4 downto 0) := "01101";
  252.   constant XRL_A_D       : std_logic_vector(7 downto 0) := "01100101";
  253.   constant XRL_A_ATRI    : std_logic_vector(6 downto 0) := "0110011";
  254.   constant XRL_A_DATA    : std_logic_vector(7 downto 0) := "01100100";
  255.   constant XRL_D_A       : std_logic_vector(7 downto 0) := "01100010";
  256.   constant XRL_D_DATA    : std_logic_vector(7 downto 0) := "01100011";
  257.   
  259.   type t_state is (STARTUP,
  260.                    FETCH,
  261.                    EXEC1,
  262.                    EXEC2,
  263.                    EXEC3);
  265.   type t_instr_category is (IC_ACALL,
  266.                             IC_ADD_A_RR,
  267.                             IC_ADD_A_D,
  268.                             IC_ADD_A_ATRI,
  269.                             IC_ADD_A_DATA,
  270.                             IC_ADDC_A_RR,
  271.                             IC_ADDC_A_D,
  272.                             IC_ADDC_A_ATRI,
  273.                             IC_ADDC_A_DATA,
  274.                             IC_AJMP,
  275.                             IC_ANL_A_RR,
  276.                             IC_ANL_A_D,
  277.                             IC_ANL_A_ATRI,
  278.                             IC_ANL_A_DATA,
  279.                             IC_ANL_D_A,
  280.                             IC_ANL_D_DATA,
  281.                             IC_ANL_C_BIT,
  282.                             IC_ANL_C_NBIT,
  283.                             IC_CJNE_A_D,
  284.                             IC_CJNE_A_DATA,
  285.                             IC_CJNE_RR_DATA,
  286.                             IC_CJNE_ATRI_DATA,
  287.                             IC_CLR_A,
  288.                             IC_CLR_C,
  289.                             IC_CLR_BIT,
  290.                             IC_CPL_A,
  291.                             IC_CPL_C,
  292.                             IC_CPL_BIT,
  293.                             IC_DA_A,
  294.                             IC_DEC_A,
  295.                             IC_DEC_RR,
  296.                             IC_DEC_D,
  297.                             IC_DEC_ATRI,
  298.                             IC_DIV_AB,
  299.                             IC_DJNZ_RR,
  300.                             IC_DJNZ_D,
  301.                             IC_INC_A,
  302.                             IC_INC_RR,
  303.                             IC_INC_D,
  304.                             IC_INC_ATRI,
  305.                             IC_INC_DPTR,
  306.                             IC_JB,
  307.                             IC_JBC,
  308.                             IC_JC,
  309.                             IC_JMP_A_DPTR,
  310.                             IC_JNB,
  311.                             IC_JNC,
  312.                             IC_JNZ,
  313.                             IC_JZ,
  314.                             IC_LCALL,
  315.                             IC_LJMP,
  316.                             IC_MOV_A_RR,
  317.                             IC_MOV_A_D,
  318.                             IC_MOV_A_ATRI,
  319.                             IC_MOV_A_DATA,
  320.                             IC_MOV_RR_A,
  321.                             IC_MOV_RR_D,
  322.                             IC_MOV_RR_DATA,
  323.                             IC_MOV_D_A,
  324.                             IC_MOV_D_RR,
  325.                             IC_MOV_D_D,
  326.                             IC_MOV_D_ATRI,
  327.                             IC_MOV_D_DATA,
  328.                             IC_MOV_ATRI_A,
  329.                             IC_MOV_ATRI_D,
  330.                             IC_MOV_ATRI_DATA,
  331.                             IC_MOVC_A_ATDPTR,
  332.                             IC_MOVC_A_ATPC,
  333.                             IC_MOVX_A_ATRI,
  334.                             IC_MOVX_A_ATDPTR,
  335.                             IC_MOVX_ATRI_A,
  336.                             IC_MOVX_ATDPTR_A,
  337.                             IC_MOV_C_BIT,
  338.                             IC_MOV_BIT_C,
  339.                             IC_MOV_DPTR_DATA,
  340.                             IC_MUL_AB,
  341.                             IC_NOP,
  342.                             IC_ORL_A_RR,
  343.                             IC_ORL_A_D,
  344.                             IC_ORL_A_ATRI,
  345.                             IC_ORL_A_DATA,
  346.                             IC_ORL_D_A,
  347.                             IC_ORL_D_DATA,
  348.                             IC_ORL_C_BIT,
  349.                             IC_ORL_C_NBIT,
  350.                             IC_POP,
  351.                             IC_PUSH,
  352.                             IC_RET,
  353.                             IC_RETI,
  354.                             IC_RL_A,
  355.                             IC_RLC_A,
  356.                             IC_RR_A,
  357.                             IC_RRC_A,
  358.                             IC_SETB_C,
  359.                             IC_SETB_BIT,
  360.                             IC_SJMP,
  361.                             IC_SUBB_A_RR,
  362.                             IC_SUBB_A_D,
  363.                             IC_SUBB_A_ATRI,
  364.                             IC_SUBB_A_DATA,
  365.                             IC_SWAP_A,
  366.                             IC_XCH_A_RR,
  367.                             IC_XCH_A_D,
  368.                             IC_XCH_A_ATRI,
  369.                             IC_XCHD_A_ATRI,
  370.                             IC_XRL_A_RR,
  371.                             IC_XRL_A_D,
  372.                             IC_XRL_A_ATRI,
  373.                             IC_XRL_A_DATA,
  374.                             IC_XRL_D_A,
  375.                             IC_XRL_D_DATA);
  376.   
  377.   type t_tmr_lv is array(C_IMPL_N_TMR-1 downto 0) of
  378.     std_logic_vector(7 downto 0);
  379.   
  380.   type t_tmr_us is array(C_IMPL_N_TMR-1 downto 0) of unsigned(7 downto 0);
  381.   
  382.   type t_tmr_us2 is array(C_IMPL_N_TMR-1 downto 0) of unsigned(1 downto 0);
  383.   
  384.   type t_tmr_l is array(C_IMPL_N_TMR-1 downto 0) of std_logic;
  385.   
  386.   type t_siu_lv is array(C_IMPL_N_SIU-1 downto 0) of
  387.     std_logic_vector(7 downto 0);
  388.   
  389.   type t_siu_us is array(C_IMPL_N_SIU-1 downto 0) of unsigned(7 downto 0);
  390.   
  391.   type t_siu_l is array(C_IMPL_N_SIU-1 downto 0) of std_logic;
  392.   
  393.   type t_ext_l is array(C_IMPL_N_EXT-1 downto 0) of std_logic;
  395.   
  396.   component addsub_cy
  397.     generic (DWIDTH : integer);
  398.     port (opa_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  399.           opb_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  400.           addsub_i : in  std_logic;
  401.           cy_i     : in  std_logic;
  402.           cy_o     : out std_logic;
  403.           rslt_o   : out std_logic_vector(DWIDTH-1 downto 0));
  404.   end component;
  406.   component addsub_ovcy
  407.     generic (DWIDTH : integer);
  408.     port (opa_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  409.           opb_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  410.           addsub_i : in  std_logic;
  411.           cy_i     : in  std_logic;
  412.           cy_o     : out std_logic;
  413.           ov_o     : out std_logic;
  414.           rslt_o   : out std_logic_vector(DWIDTH-1 downto 0));
  415.   end component;
  417.   component addsub_core
  418.     generic (DWIDTH : integer);
  419.     port (opa_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  420.           opb_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  421.           addsub_i : in  std_logic;
  422.           cy_i     : in  std_logic;
  423.           cy_o     : out std_logic_vector((DWIDTH-1)/4 downto 0);
  424.           ov_o     : out std_logic;
  425.           rslt_o   : out std_logic_vector(DWIDTH-1 downto 0));
  426.   end component;
  428.   component alucore
  429.     generic (DWIDTH : integer);
  430.     port (op_a_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  431.           op_b_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  432.           alu_cmd_i : in  std_logic_vector(3 downto 0);
  433.           cy_i      : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  434.           cy_o      : out std_logic_vector((DWIDTH-1)/4 downto 0);
  435.           result_o  : out std_logic_vector(DWIDTH-1 downto 0));
  436.   end component;
  438.   component comb_divider
  439.     generic (
  440.       DWIDTH : integer);
  441.     port (
  442.       dvdnd_i : in  std_logic_vector(DWIDTH-1 downto 0);
  443.       dvsor_i : in  std_logic_vector(DWIDTH-1 downto 0);
  444.       qutnt_o : out std_logic_vector(DWIDTH-1 downto 0);
  445.       rmndr_o : out std_logic_vector(DWIDTH-1 downto 0));
  446.   end component;
  448.   component comb_mltplr
  449.     generic (
  450.       DWIDTH : integer);
  451.     port (
  452.       mltplcnd_i : in  std_logic_vector(DWIDTH-1 downto 0);
  453.       mltplctr_i : in  std_logic_vector(DWIDTH-1 downto 0);
  454.       product_o  : out std_logic_vector((DWIDTH*2)-1 downto 0));
  455.   end component;
  457.   component dcml_adjust
  458.     generic (
  459.       DWIDTH : integer);
  460.     port (
  461.       data_i : in  std_logic_vector(DWIDTH-1 downto 0);
  462.       cy_i   : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  463.       data_o : out std_logic_vector(DWIDTH-1 downto 0);
  464.       cy_o   : out std_logic);
  465.   end component;
  467.   component alumux
  468.     generic (DWIDTH : integer);
  469.     port (rom_data_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  470.           ram_data_i    : in  std_logic_vector(DWIDTH-1 downto 0);
  471.           acc_i         : in  std_logic_vector(DWIDTH-1 downto 0);
  472.           cmd_i         : in  std_logic_vector(5 downto 0);
  473.           cy_i          : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  474.           ov_i          : in  std_logic;
  475.           cy_o          : out std_logic_vector((DWIDTH-1)/4 downto 0);
  476.           ov_o          : out std_logic;
  477.           result_a_o    : out std_logic_vector(DWIDTH-1 downto 0);
  478.           result_b_o    : out std_logic_vector(DWIDTH-1 downto 0);
  479.           result_i      : in  std_logic_vector(DWIDTH-1 downto 0);
  480.           new_cy_i      : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  481.           addsub_rslt_i : in  std_logic_vector(DWIDTH-1 downto 0);
  482.           addsub_cy_i   : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  483.           addsub_ov_i   : in  std_logic;
  484.           op_a_o        : out std_logic_vector(DWIDTH-1 downto 0);
  485.           op_b_o        : out std_logic_vector(DWIDTH-1 downto 0);
  486.           alu_cmd_o     : out std_logic_vector(3 downto 0);
  487.           opa_o         : out std_logic_vector(DWIDTH-1 downto 0);
  488.           opb_o         : out std_logic_vector(DWIDTH-1 downto 0);
  489.           addsub_o      : out std_logic;
  490.           addsub_cy_o   : out std_logic;
  491.           dvdnd_o       : out std_logic_vector(DWIDTH-1 downto 0);
  492.           dvsor_o       : out std_logic_vector(DWIDTH-1 downto 0);
  493.           qutnt_i       : in  std_logic_vector(DWIDTH-1 downto 0);
  494.           rmndr_i       : in  std_logic_vector(DWIDTH-1 downto 0);
  495.           mltplcnd_o    : out std_logic_vector(DWIDTH-1 downto 0);
  496.           mltplctr_o    : out std_logic_vector(DWIDTH-1 downto 0);
  497.           product_i     : in  std_logic_vector((DWIDTH*2)-1 downto 0);
  498.           dcml_data_o   : out std_logic_vector(DWIDTH-1 downto 0);
  499.           dcml_data_i   : in  std_logic_vector(DWIDTH-1 downto 0);
  500.           dcml_cy_i     : in  std_logic);
  501.   end component;
  503.   component mc8051_alu
  504.     generic (
  505.       DWIDTH : integer);
  506.     port (
  507.       rom_data_i : in  std_logic_vector(DWIDTH-1 downto 0);
  508.       ram_data_i : in  std_logic_vector(DWIDTH-1 downto 0);
  509.       acc_i      : in  std_logic_vector(DWIDTH-1 downto 0);
  510.       cmd_i      : in  std_logic_vector(5 downto 0);
  511.       cy_i       : in  std_logic_vector((DWIDTH-1)/4 downto 0);
  512.       ov_i       : in  std_logic;
  513.       new_cy_o   : out std_logic_vector((DWIDTH-1)/4 downto 0);
  514.       new_ov_o   : out std_logic;
  515.       result_a_o : out std_logic_vector(DWIDTH-1 downto 0);
  516.       result_b_o : out std_logic_vector(DWIDTH-1 downto 0));
  517.   end component;
  519.   component mc8051_siu
  520.     port (clk     : in  std_logic;
  521.           reset   : in  std_logic;
  522.           tf_i    : in  std_logic;
  523.           trans_i : in  std_logic;
  524.           rxd_i   : in  std_logic;
  525.           scon_i  : in  std_logic_vector(5 downto 0);
  526.           sbuf_i  : in  std_logic_vector(7 downto 0);
  527.           smod_i  : in  std_logic;
  528.           sbuf_o  : out std_logic_vector(7 downto 0);
  529.           scon_o  : out std_logic_vector(2 downto 0);
  530.           rxdwr_o : out std_logic;
  531.           rxd_o   : out std_logic;
  532.           txd_o   : out std_logic);
  533.   end component;
  536.   component mc8051_tmrctr
  537.     port (clk        : in  std_logic;
  538.           reset      : in  std_logic;
  539.           int0_i     : in  std_logic;
  540.           int1_i     : in  std_logic;
  541.           t0_i       : in  std_logic;
  542.           t1_i       : in  std_logic;
  543.           tmod_i     : in  std_logic_vector(7 downto 0);
  544.           tcon_tr0_i : in  std_logic;
  545.           tcon_tr1_i : in  std_logic;
  546.           reload_i   : in  std_logic_vector(7 downto 0);
  547.           wt_en_i    : in  std_logic;
  548.           wt_i       : in  std_logic_vector(1 downto 0);
  549.           th0_o      : out std_logic_vector(7 downto 0);
  550.           tl0_o      : out std_logic_vector(7 downto 0);
  551.           th1_o      : out std_logic_vector(7 downto 0);
  552.           tl1_o      : out std_logic_vector(7 downto 0);
  553.           tf0_o      : out std_logic;
  554.           tf1_o      : out std_logic);
  555.   end component;
  558.   component control_fsm
  559.     port ( state_i     : in t_state;    -- actual state
  560.             help_i     : in std_logic_vector (7 downto 0);  -- general help-reg
  561.             bit_data_i : in std_logic;  -- bitdata from regs
  562.             aludata_i  : in std_logic_vector (7 downto 0);  -- ALU result
  563.             command_i  : in std_logic_vector (7 downto 0);  -- actual command
  564.             inthigh_i  : in std_logic;  -- an interrupt must start
  565.             intlow_i   : in std_logic;  -- prepare for interrupt
  566.             intpre_i   : in std_logic;  -- high priority int is running
  567.             intpre2_i  : in std_logic;  -- low priority int is running
  568.             ti_i       : in std_logic;
  569.             ri_i       : in std_logic;
  570.             it0_i      : in std_logic;
  571.             ie0_i      : in std_logic;
  572.             it1_i      : in std_logic;
  573.             ie1_i      : in std_logic;
  574.             tf0_i      : in std_logic;
  575.             tf1_i      : in std_logic;
  576.             acc        : in std_logic_vector(7 downto 0);
  577.             psw        : in std_logic_vector(7 downto 0);
  578.             ie         : in std_logic_vector(7 downto 0);
  579.             ip         : in std_logic_vector(7 downto 0);
  581.             alu_cmd_o    : out std_logic_vector (5 downto 0);  -- ALU code
  582.             pc_inc_en_o  : out std_logic_vector (3 downto 0);
  583.             nextstate_o  : out t_state;  -- enable signal for state
  584.             adr_mux_o    : out std_logic_vector (3 downto 0);
  585.             adrx_mux_o   : out std_logic_vector (1 downto 0);
  586.             wrx_mux_o    : out std_logic;
  587.             data_mux_o   : out std_logic_vector (3 downto 0);
  588.             bdata_mux_o  : out std_logic_vector (3 downto 0);
  589.             regs_wr_en_o : out std_logic_vector (2 downto 0);
  590.             help_en_o    : out std_logic_vector (3 downto 0);
  591.             help16_en_o  : out std_logic_vector (1 downto 0);
  592.             helpb_en_o   : out std_logic;
  593.             inthigh_en_o : out std_logic;
  594.             intlow_en_o  : out std_logic;
  595.             intpre2_en_o : out std_logic;
  596.             inthigh_d_o  : out std_logic;
  597.             intlow_d_o   : out std_logic;
  598.             intpre2_d_o  : out std_logic);
  600.   end component;
  602.   component control_mem
  603.     port (pc_o           : out std_logic_vector(15 downto 0);
  604.           rom_data_i     : in  std_logic_vector(7 downto 0);
  605.           ram_data_o     : out std_logic_vector(7 downto 0);
  606.           ram_data_i     : in  std_logic_vector(7 downto 0);
  607.           ram_adr_o      : out std_logic_vector(6 downto 0);
  608.           reg_data_o     : out std_logic_vector(7 downto 0);
  609.           ram_wr_o       : out std_logic;
  610.           cy_o           : out std_logic_vector(1 downto 0);
  611.           ov_o           : out std_logic;
  612.           ram_en_o       : out std_logic;
  613.           aludata_i      : in  std_logic_vector (7 downto 0);
  614.           aludatb_i      : in  std_logic_vector (7 downto 0);
  615.           acc_o          : out std_logic_vector (7 downto 0);
  616.           new_cy_i       : in  std_logic_vector(1 downto 0);
  617.           new_ov_i       : in  std_logic;
  618.           reset          : in  std_logic;
  619.           clk            : in  std_logic;
  620.           int0_i         : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  621.           int1_i         : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  622.           p0_i           : in  std_logic_vector(7 downto 0);
  623.           p1_i           : in  std_logic_vector(7 downto 0);
  624.           p2_i           : in  std_logic_vector(7 downto 0);
  625.           p3_i           : in  std_logic_vector(7 downto 0);
  626.           p0_o           : out std_logic_vector(7 downto 0);
  627.           p1_o           : out std_logic_vector(7 downto 0);
  628.           p2_o           : out std_logic_vector(7 downto 0);
  629.           p3_o           : out std_logic_vector(7 downto 0);
  630.           all_trans_o    : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  631.           all_scon_o     : out std_logic_vector(6*C_IMPL_N_SIU-1 downto 0);
  632.           all_sbuf_o     : out std_logic_vector(8*C_IMPL_N_SIU-1 downto 0);
  633.           all_smod_o     : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  634.           all_scon_i     : in  std_logic_vector(3*C_IMPL_N_SIU-1 downto 0);
  635.           all_sbuf_i     : in  std_logic_vector(8*C_IMPL_N_SIU-1 downto 0);
  636.           all_tcon_tr0_o : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  637.           all_tcon_tr1_o : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  638.           all_tmod_o     : out std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  639.           all_reload_o   : out std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  640.           all_wt_o       : out std_logic_vector(2*C_IMPL_N_TMR-1 downto 0);
  641.           all_wt_en_o    : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  642.           all_tf0_i      : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  643.           all_tf1_i      : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  644.           all_tl0_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  645.           all_tl1_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  646.           all_th0_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  647.           all_th1_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  648.           state_o        : out t_state;
  649.           help_o         : out std_logic_vector(7 downto 0);
  650.           bit_data_o     : out std_logic;
  651.           command_o      : out std_logic_vector (7 downto 0);
  652.           inthigh_o      : out std_logic;
  653.           intlow_o       : out std_logic;
  654.           intpre_o       : out std_logic;
  655.           intpre2_o      : out std_logic;
  656.           ti_o           : out std_logic;
  657.           ri_o           : out std_logic;
  658.           it0_o          : out std_logic;
  659.           ie0_o          : out std_logic;
  660.           it1_o          : out std_logic;
  661.           ie1_o          : out std_logic;
  662.           tf0_o          : out std_logic;
  663.           tf1_o          : out std_logic;
  664.           psw_o          : out std_logic_vector(7 downto 0);
  665.           ie_o           : out std_logic_vector(7 downto 0);
  666.           ip_o           : out std_logic_vector(7 downto 0);
  667.           adrx_o         : out std_logic_vector(15 downto 0);
  668.           datax_o        : out std_logic_vector(7 downto 0);
  669.           wrx_o          : out std_logic;
  670.           datax_i        : in  std_logic_vector(7 downto 0);
  671.           pc_inc_en_i    : in  std_logic_vector (3 downto 0);
  672.           nextstate_i    : in  t_state;
  673.           adr_mux_i      : in  std_logic_vector (3 downto 0);
  674.           adrx_mux_i     : in  std_logic_vector (1 downto 0);
  675.           wrx_mux_i      : in  std_logic;
  676.           data_mux_i     : in  std_logic_vector (3 downto 0);
  677.           bdata_mux_i    : in  std_logic_vector (3 downto 0);
  678.           regs_wr_en_i   : in  std_logic_vector (2 downto 0);
  679.           help_en_i      : in  std_logic_vector (3 downto 0);
  680.           help16_en_i    : in  std_logic_vector (1 downto 0);
  681.           helpb_en_i     : in  std_logic;
  682.           inthigh_en_i   : in  std_logic;
  683.           intlow_en_i    : in  std_logic;
  684.           intpre2_en_i   : in  std_logic;
  685.           inthigh_d_i    : in  std_logic;
  686.           intlow_d_i     : in  std_logic;
  687.           intpre2_d_i    : in  std_logic);
  689.   end component;
  691.   component mc8051_control
  692.     port (pc_o           : out std_logic_vector(15 downto 0);
  693.           rom_data_i     : in  std_logic_vector(7 downto 0);
  694.           ram_data_o     : out std_logic_vector(7 downto 0);
  695.           ram_data_i     : in  std_logic_vector(7 downto 0);
  696.           ram_adr_o      : out std_logic_vector(6 downto 0);
  697.           reg_data_o     : out std_logic_vector(7 downto 0);
  698.           ram_wr_o       : out std_logic;
  699.           cy_o           : out std_logic_vector(1 downto 0);
  700.           ov_o           : out std_logic;
  701.           ram_en_o       : out std_logic;
  702.           alu_cmd_o      : out std_logic_vector (5 downto 0);
  703.           aludata_i      : in  std_logic_vector (7 downto 0);
  704.           aludatb_i      : in  std_logic_vector (7 downto 0);
  705.           acc_o          : out std_logic_vector (7 downto 0);
  706.           new_cy_i       : in  std_logic_vector(1 downto 0);
  707.           new_ov_i       : in  std_logic;
  708.           reset          : in  std_logic;
  709.           clk            : in  std_logic;
  710.           int0_i         : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  711.           int1_i         : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  712.           datax_i        : in  std_logic_vector (7 downto 0);
  713.           datax_o        : out std_logic_vector (7 downto 0);
  714.           adrx_o         : out std_logic_vector (15 downto 0);
  715.           wrx_o          : out std_logic;
  716.           p0_i           : in  std_logic_vector(7 downto 0);
  717.           p1_i           : in  std_logic_vector(7 downto 0);
  718.           p2_i           : in  std_logic_vector(7 downto 0);
  719.           p3_i           : in  std_logic_vector(7 downto 0);
  720.           p0_o           : out std_logic_vector(7 downto 0);
  721.           p1_o           : out std_logic_vector(7 downto 0);
  722.           p2_o           : out std_logic_vector(7 downto 0);
  723.           p3_o           : out std_logic_vector(7 downto 0);
  724.           all_trans_o    : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  725.           all_scon_o     : out std_logic_vector(6*C_IMPL_N_SIU-1 downto 0);
  726.           all_sbuf_o     : out std_logic_vector(8*C_IMPL_N_SIU-1 downto 0);
  727.           all_smod_o     : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  728.           all_scon_i     : in  std_logic_vector(3*C_IMPL_N_SIU-1 downto 0);
  729.           all_sbuf_i     : in  std_logic_vector(8*C_IMPL_N_SIU-1 downto 0);
  730.           all_tcon_tr0_o : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  731.           all_tcon_tr1_o : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  732.           all_tmod_o     : out std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  733.           all_reload_o   : out std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  734.           all_wt_o       : out std_logic_vector(2*C_IMPL_N_TMR-1 downto 0);
  735.           all_wt_en_o    : out std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  736.           all_tf0_i      : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  737.           all_tf1_i      : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  738.           all_tl0_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  739.           all_tl1_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  740.           all_th0_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0);
  741.           all_th1_i      : in  std_logic_vector(8*C_IMPL_N_TMR-1 downto 0));
  743.   end component;
  746.   component mc8051_core
  747.     port (clk         : in  std_logic;
  748.           reset       : in  std_logic;
  749.           rom_data_i  : in  std_logic_vector(7 downto 0);
  750.           ram_data_i  : in  std_logic_vector(7 downto 0);
  751.           int0_i      : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  752.           int1_i      : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  753.           all_t0_i    : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  754.           all_t1_i    : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  755.           all_rxd_i   : in  std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  756.           p0_i        : in  std_logic_vector(7 downto 0);
  757.           p1_i        : in  std_logic_vector(7 downto 0);
  758.           p2_i        : in  std_logic_vector(7 downto 0);
  759.           p3_i        : in  std_logic_vector(7 downto 0);
  760.           p0_o        : out std_logic_vector(7 downto 0);
  761.           p1_o        : out std_logic_vector(7 downto 0);
  762.           p2_o        : out std_logic_vector(7 downto 0);
  763.           p3_o        : out std_logic_vector(7 downto 0);
  764.           all_rxd_o   : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  765.           all_txd_o   : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  766.           all_rxdwr_o : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  767.           rom_adr_o   : out std_logic_vector(15 downto 0);
  768.           ram_data_o  : out std_logic_vector(7 downto 0);
  769.           ram_adr_o   : out std_logic_vector(6 downto 0);
  770.           ram_wr_o    : out std_logic;
  771.           ram_en_o    : out std_logic;
  772.           datax_i     : in  std_logic_vector (7 downto 0);
  773.           datax_o     : out std_logic_vector (7 downto 0);
  774.           adrx_o      : out std_logic_vector (15 downto 0);
  775.           wrx_o       : out std_logic);
  777.   end component;
  780.   component mc8051_top
  781.     port (clk         : in  std_logic;
  782.           reset       : in  std_logic;
  783.           int0_i      : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  784.           int1_i      : in  std_logic_vector(C_IMPL_N_EXT-1 downto 0);
  785.           all_t0_i    : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  786.           all_t1_i    : in  std_logic_vector(C_IMPL_N_TMR-1 downto 0);
  787.           all_rxd_i   : in  std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  788.           p0_i        : in  std_logic_vector(7 downto 0);
  789.           p1_i        : in  std_logic_vector(7 downto 0);
  790.           p2_i        : in  std_logic_vector(7 downto 0);
  791.           p3_i        : in  std_logic_vector(7 downto 0);
  792.           p0_o        : out std_logic_vector(7 downto 0);
  793.           p1_o        : out std_logic_vector(7 downto 0);
  794.           p2_o        : out std_logic_vector(7 downto 0);
  795.           p3_o        : out std_logic_vector(7 downto 0);
  796.           all_rxd_o   : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  797.           all_txd_o   : out std_logic_vector(C_IMPL_N_SIU-1 downto 0);
  798.           all_rxdwr_o : out std_logic_vector(C_IMPL_N_SIU-1 downto 0));  
  800.   end component;
  802.   -----------------------------------------------------------------------------
  803.   -- START: Component declarations for simulation models
  804.   -----------------------------------------------------------------------------
  805.   component mc8051_ram
  806.     port (clk        : in  std_logic;
  807.   reset      : in  std_logic;
  808.   ram_data_i : in  std_logic_vector(7 downto 0);
  809.           ram_data_o : out std_logic_vector(7 downto 0);
  810.           ram_adr_i  : in  std_logic_vector(6 downto 0);
  811.           ram_wr_i   : in  std_logic;
  812.           ram_en_i   : in  std_logic);
  814.   end component;
  816.   component mc8051_ramx
  817.     port (clk        : in  std_logic;
  818.   reset      : in  std_logic;
  819.   ram_data_i : in  std_logic_vector(7 downto 0);
  820.           ram_data_o : out std_logic_vector(7 downto 0);
  821.           ram_adr_i  : in  std_logic_vector(15 downto 0);
  822.           ram_wr_i   : in  std_logic);
  824.   end component;
  826.   component mc8051_rom
  827.     port (clk        : in  std_logic;
  828.   reset      : in  std_logic;
  829.   rom_data_o : out std_logic_vector(7 downto 0); 
  830.           rom_adr_i  : in  std_logic_vector(15 downto 0));
  831.     
  832.   end component;
  833.   -----------------------------------------------------------------------------
  834.   -- END: Component declarations for simulation models
  835.   -----------------------------------------------------------------------------
  838. end mc8051_p;