开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Internet/网络编程 > TCP/IP协议栈 > 查看源码
pc100.h
资源名称：export.zip　[点击查看]
上传用户：hepax88
上传日期：2007-01-03
资源大小：1101k
文件大小：3k
源码类别：

TCP/IP协议栈

开发平台：

Visual C++

pc100.h：源码内容
  1. #ifndef _PC100_H
  2. #define _PC100_H
  4. /* UNFINISHED! */
  5. /* Hardware-dependent routines for the PACCOMM PC-100 card for the PC
  6.  * This card contains a Zilog 8530 plus two modems, one of which is an
  7.  * AMD 7910, and one of which is a TCM3105.
  8.  *
  9.  * Originally written by Phil Karn KA9Q for an early rev of the board which
  10.  * did interrupt acks wrong.  Hacked by Bdale Garbee N3EUA to work with beta
  11.  * copies of the second major revision of the card.
  12.  */
  13. #ifndef _GLOBAL_H
  14. #include "global.h"
  15. #endif
  17. #ifndef _MBUF_H
  18. #include "mbuf.h"
  19. #endif
  21. #define NPC 1 /* One card max */
  22. #define AX_MTU 512
  23. #define INTMASK 0x21 /* Intel 8259 interrupt controller mask */
  25. struct pc100 {
  26. INTERRUPT (*oldvec)(void);/* Original interrupt vector contents */
  27. uint16 addr; /* Base I/O address */
  28. unsigned vec; /* Vector */
  29. long ints; /* Interrupt count */
  30. uint8 chain; /* Interrupt chaining enable */
  31. };
  32. extern struct pc100 Pc100[];
  34. /* Register offset info, specific to the PC-100
  35.  * E.g., to read the data port on channel A, use
  36.  *      inportb(hdlc[dev].base + CHANA + DATA)
  37.  */
  38. #define MODEM_CTL 0 /* modem control port, write only */
  39. /* #define CHANB 4 /* Base of channel B regs */
  40. /* #define CHANA 6 /* Base of channel A regs */
  41. #define CHANB 6 /* Base of channel B regs */
  42. #define CHANA 4 /* Base of channel A regs */
  43. #define INTACK 8 /* access this to wang 8530's INTA.L */
  45. /* 8530 ports on each channel */
  46. /* #define CTL 0 */
  47. /* #define DATA 1 */
  48. #define CTL 1
  49. #define DATA 0
  51. struct hdlc {
  52. long rxints; /* Receiver interrupts */
  53. long txints; /* Transmitter interrupts */
  54. long exints; /* External/status interrupts */
  55. long spints; /* Special receiver interrupts */
  57. int nomem; /* Buffer allocate failures */
  58. int toobig; /* Giant receiver packets */
  59. int crcerr; /* CRC Errors */
  60. int aborts; /* Receiver aborts */
  62. uint8 status; /* Copy of R0 at last external interrupt */
  63. struct mbuf *rcvq; /* Receive queue */
  64. uint16 rcvcnt; /* Number of packets on rcvq */
  65. struct mbuf *rcvbuf; /* Buffer for current rx packet */
  66. uint16 bufsiz; /* Size of rcvbuf */
  67. uint8 *rcp; /* Pointer into rcvbuf */
  69. struct mbuf *sndq; /* Packets awaiting transmission */
  70. uint16 sndcnt; /* Number of packets on sndq */
  71. struct mbuf *sndbuf; /* Current buffer being transmitted */
  72. int tstate; /* Tranmsitter state */
  73. #define IDLE 0 /* Transmitter off, no data pending */
  74. #define DEFER 1 /* Transmitter off, waiting for channel clear*/
  75. #define KEYUP 2 /* Transmitter on, waiting for CTS */
  76. #define ACTIVE 3 /* Transmitter on, sending data */
  77. #define FLUSH 4 /* Transmitter on, flushing tx buffers */
  78. #define FIN2 5 /* Ditto, second char */
  80. int mode; /* Transmitter mode */
  81. #define CSMA 0 /* Carrier-sense multiple access */
  82. #define FULLDUP 1 /* Full duplex */
  84. int dev; /* Device number */
  85. uint16 base; /* Base of I/O registers */
  86. uint16 speed; /* Line speed, bps */
  87. };
  89. #define OFF 0
  90. #define ON 1
  92. /* 8530 clock speed */
  93. /* #define XTAL ((unsigned)38400) /* 2.4576 Mhz / (2*32) */
  94. #define XTAL ((unsigned)76797) /* 4.915 Mhz / (2*32) */
  96. /* Baud rate generator definitions */
  97. struct baudrate {
  98. uint16 speed;
  99. uint8 val;
  100. };
  102. /* In pc100.c: */
  103. INTERRUPT (far *(pcint)(int dev))();
  105. /* In pc100vec.asm: */
  106. INTERRUPT pc0vec(void);
  108. #endif /* _PC100_H */