开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Internet/网络编程 > TCP/IP协议栈 > 查看源码
eagle.h
资源名称：export.zip　[点击查看]
上传用户：hepax88
上传日期：2007-01-03
资源大小：1101k
文件大小：4k
源码类别：

TCP/IP协议栈

开发平台：

Visual C++

eagle.h：源码内容
  1. #ifndef _EAGLE_H
  2. #define _EAGLE_H
  4. #ifndef _GLOBAL_H
  5. #include "global.h"
  6. #endif
  8. #ifndef _MBUF_H
  9. #include "mbuf.h"
  10. #endif
  12. #ifndef _IFACE_H
  13. #include "iface.h"
  14. #endif
  16. /* Hardware-dependent routines for the EAGLE card for the PC
  17.  * This card contains a Zilog 8530 only - no modem!
  18.  */
  19. #define EGMAX 1 /* One card max */
  20. #define AX_MTU 512
  21. #define INTMASK 0x21 /* Intel 8259 interrupt controller mask */
  23. struct EGTAB {
  24. INTERRUPT (*oldvec)(void); /* Original interrupt vector contents */
  25. uint16 addr; /* Base I/O address */
  26. unsigned vec; /* Vector */
  27. long ints; /* Interrupt count */
  28. uint8 chain; /* Interrupt chaining enable */
  29. };
  30. extern struct EGTAB Eagle[];
  32. /* Register offset info, specific to the EAGLE
  33.  * E.g., to read the data port on channel A, use
  34.  * inportb(egchan[dev].base + CHANA + DATA)
  35.  */
  36. #define CHANB 0 /* Base of channel B regs */
  37. #define CHANA 2 /* Base of channel A regs */
  39. /* 8530 ports on each channel */
  40. #define CTL 0
  41. #define DATA 1
  42. #define DMACTRL  4 /* Base of channel + 4 */
  44. /* EAGLE DMA/INTERRUPT CONTROL REGISTER */
  45. #define DMAPORT  0 /* 0 = Data Port */
  46. #define INTPORT  1 /* 1 = Interrupt Port */
  47. #define DMACHANA 0 /* 0 = DMA on CHANNEL A */
  48. #define DMACHANB 2 /* 1 = DMA on Channel B */
  49. #define DMADISABLE 0 /* 0 = DMA disabled */
  50. #define DMAENABLE 4 /* 1 = DMA enabled */
  51. #define INTDISABLE 0 /* 0 = Interrupts disabled */
  52. #define INTENABLE 8 /* 1 = Interrupts enabled */
  53. #define INTACKTOG 10 /* 1 = INT ACK TOGGLE */
  56. struct egchan {
  57. long rxints; /* Receiver interrupts */
  58. long txints; /* Transmitter interrupts */
  59. long exints; /* External/status interrupts */
  60. long spints; /* Special receiver interrupts */
  62. int enqueued; /* Packets actually forwarded */
  63. int rxframes; /* Number of Frames Actally Received */
  64. int toobig; /* Giant receiver packets */
  65. int crcerr; /* CRC Errors */
  66. int aborts; /* Receiver aborts */
  67. int rovers; /* Receiver Overruns */
  69. uint8 status; /* Copy of R0 at last external interrupt */
  70. struct mbuf *rcvbuf; /* Buffer for current rx packet */
  71. uint16 bufsiz; /* Size of rcvbuf */
  72. uint8 *rcp; /* Pointer into rcvbuf */
  74. struct mbuf *sndq; /* Packets awaiting transmission */
  75. uint16 sndcnt; /* Number of packets on sndq */
  76. struct mbuf *sndbuf; /* Current buffer being transmitted */
  77. uint8 tstate; /* Tranmsitter state */
  78. #define IDLE 0 /* Transmitter off, no data pending */
  79. #define ACTIVE 1 /* Transmitter on, sending data */
  80. #define UNDERRUN 2 /* Transmitter on, flushing CRC */
  81. #define FLAGOUT 3 /* CRC sent - attempt to start next frame */
  82. #define DEFER 4  /* Receive Active - DEFER Transmit */
  83. uint8 rstate; /* Set when !DCD goes to 0 (TRUE) */
  84. /* Normal state is ACTIVE if Receive enabled */
  85. #define RXERROR 2 /* Error -- Aborting current Frame */
  86. #define RXABORT 3 /* ABORT sequence detected */
  87. #define TOOBIG 4 /* too large a frame to store */
  88. int dev; /* Device number */
  89. uint16 base; /* Base of I/O registers */
  90. uint16 stata; /* address of Channel A status regs */
  91. uint16 statb; /* address of Channel B status regs */
  92. uint16 dmactrl; /* address of DMA/INTERRUPT reg on card */
  93. uint16 speed; /* Line speed, bps */
  94. uint8 txdelay; /* Transmit Delay 10 ms/cnt */
  95. uint8 persist; /* Persistence (0-255) as a % */
  96. uint8 slotime; /* Delay to wait on persistence hit */
  97. uint8 squeldelay; /* Delay after XMTR OFF for squelch tail */
  98. struct iface *iface; /* Associated interface */
  99. };
  100. extern struct egchan Egchan[];
  103. #define OFF 0
  104. #define ON 1
  105. #define INIT 2
  107. /* 8530 clock speed */
  109. #define XTAL ((long) 3686400/2)  /* 32X clock constant */
  111. /*************************************************************/
  112. /* TEMP FOR DEBUG ONLY - eliminates Divide by zero interrupt */
  113. /*        - preset for 1200 BAUD !!!!!!!!!!!!!! */
  114. /*************************************************************/
  115. #define TXCONST 1534  /* (XTAL/1200L)-2 */
  116. #define RXCONST 46  /* ((XTAL/32)/1200L)-2 */
  118. /* Baud rate generator definitions */
  119. struct baudrate {
  120. uint16 speed;
  121. uint8 val;
  122. };
  124. /* In eagle.c: */
  125. INTERRUPT (far *(egint)(int dev))();
  127. /* In eaglevec.asm: */
  128. INTERRUPT eg0vec(void);
  130. #endif /* _EAGLE_H */