开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > Windows编程 > 驱动编程 > 查看源码
PCI.H
资源名称：pciexp.zip　[点击查看]
上传用户：zhuqijet
上传日期：2007-01-04
资源大小：138k
文件大小：4k
源码类别：

驱动编程

开发平台：

Visual C++

PCI.H：源码内容
  1. typedef struct _PCI_SLOT_NUMBER {
  2.     union {
  3.         struct {
  4.             ULONG   DeviceNumber:5;
  5.             ULONG   FunctionNumber:3;
  6.             ULONG   Reserved:24;
  7.         } bits;
  8.         ULONG   AsULONG;
  9.     } u;
  10. } PCI_SLOT_NUMBER, *PPCI_SLOT_NUMBER;
  12. #define PCI_TYPE0_ADDRESSES             6
  13. #define PCI_TYPE1_ADDRESSES             2
  15. typedef struct _PCI_COMMON_CONFIG {
  16.     USHORT  VendorID;                   // (ro)
  17.     USHORT  DeviceID;                   // (ro)
  18.     USHORT  Command;                    // Device control
  19.     USHORT  Status;
  20.     UCHAR   RevisionID;                 // (ro)
  21.     UCHAR   ProgIf;                     // (ro)
  22.     UCHAR   SubClass;                   // (ro)
  23.     UCHAR   BaseClass;                  // (ro)
  24.     UCHAR   CacheLineSize;              // (ro+)
  25.     UCHAR   LatencyTimer;               // (ro+)
  26.     UCHAR   HeaderType;                 // (ro)
  27.     UCHAR   BIST;                       // Built in self test
  29.     union {
  30.         struct _PCI_HEADER_TYPE_0 {
  31.             ULONG   BaseAddresses[PCI_TYPE0_ADDRESSES];
  32.             ULONG   CIS;
  33.             USHORT  SubVendorID;
  34.             USHORT  SubSystemID;
  35.             ULONG   ROMBaseAddress;
  36.             ULONG   Reserved2[2];
  38.             UCHAR   InterruptLine;      //
  39.             UCHAR   InterruptPin;       // (ro)
  40.             UCHAR   MinimumGrant;       // (ro)
  41.             UCHAR   MaximumLatency;     // (ro)
  42.         } type0;
  45.     } u;
  47.     UCHAR   DeviceSpecific[192];
  49. } PCI_COMMON_CONFIG, *PPCI_COMMON_CONFIG;
  52. #define PCI_COMMON_HDR_LENGTH (FIELD_OFFSET (PCI_COMMON_CONFIG, DeviceSpecific))
  54. #define PCI_MAX_DEVICES                     32
  55. #define PCI_MAX_FUNCTION                    8
  57. #define PCI_INVALID_VENDORID                0xFFFF
  59. //
  60. // Bit encodings for  PCI_COMMON_CONFIG.HeaderType
  61. //
  63. #define PCI_MULTIFUNCTION                   0x80
  64. #define PCI_DEVICE_TYPE                     0x00
  65. #define PCI_BRIDGE_TYPE                     0x01
  67. //
  68. // Bit encodings for PCI_COMMON_CONFIG.Command
  69. //
  71. #define PCI_ENABLE_IO_SPACE                 0x0001
  72. #define PCI_ENABLE_MEMORY_SPACE             0x0002
  73. #define PCI_ENABLE_BUS_MASTER               0x0004
  74. #define PCI_ENABLE_SPECIAL_CYCLES           0x0008
  75. #define PCI_ENABLE_WRITE_AND_INVALIDATE     0x0010
  76. #define PCI_ENABLE_VGA_COMPATIBLE_PALETTE   0x0020
  77. #define PCI_ENABLE_PARITY                   0x0040  // (ro+)
  78. #define PCI_ENABLE_WAIT_CYCLE               0x0080  // (ro+)
  79. #define PCI_ENABLE_SERR                     0x0100  // (ro+)
  80. #define PCI_ENABLE_FAST_BACK_TO_BACK        0x0200  // (ro)
  82. //
  83. // Bit encodings for PCI_COMMON_CONFIG.Status
  84. //
  86. #define PCI_STATUS_FAST_BACK_TO_BACK        0x0080  // (ro)
  87. #define PCI_STATUS_DATA_PARITY_DETECTED     0x0100
  88. #define PCI_STATUS_DEVSEL                   0x0600  // 2 bits wide
  89. #define PCI_STATUS_SIGNALED_TARGET_ABORT    0x0800
  90. #define PCI_STATUS_RECEIVED_TARGET_ABORT    0x1000
  91. #define PCI_STATUS_RECEIVED_MASTER_ABORT    0x2000
  92. #define PCI_STATUS_SIGNALED_SYSTEM_ERROR    0x4000
  93. #define PCI_STATUS_DETECTED_PARITY_ERROR    0x8000
  96. //
  97. // Bit encodes for PCI_COMMON_CONFIG.u.type0.BaseAddresses
  98. //
  100. #define PCI_ADDRESS_IO_SPACE                0x00000001  // (ro)
  101. #define PCI_ADDRESS_MEMORY_TYPE_MASK        0x00000006  // (ro)
  102. #define PCI_ADDRESS_MEMORY_PREFETCHABLE     0x00000008  // (ro)
  104. #define PCI_TYPE_32BIT      0
  105. #define PCI_TYPE_20BIT      2
  106. #define PCI_TYPE_64BIT      4
  108. //
  109. // Bit encodes for PCI_COMMON_CONFIG.u.type0.ROMBaseAddresses
  110. //
  112. #define PCI_ROMADDRESS_ENABLED              0x00000001
  115. //
  116. // Reference notes for PCI configuration fields:
  117. //
  118. // ro   these field are read only.  changes to these fields are ignored
  119. //
  120. // ro+  these field are intended to be read only and should be initialized
  121. //      by the system to their proper values.  However, driver may change
  122. //      these settings.
  123. //
  124. // ---
  125. //
  126. //      All resources comsumed by a PCI device start as unitialized
  127. //      under NT.  An uninitialized memory or I/O base address can be
  128. //      determined by checking it's corrisponding enabled bit in the
  129. //      PCI_COMMON_CONFIG.Command value.  An InterruptLine is unitialized
  130. //      if it contains the value of -1.
  131. //