开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
cerf.h
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：5k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

cerf.h：源码内容
  1. /*
  2.  *  linux/include/asm-arm/arch-pxa/cerf.h
  3.  *
  4.  *  This program is free software; you can redistribute it and/or modify
  5.  *  it under the terms of the GNU General Public License version 2 as
  6.  *  published by the Free Software Foundation.
  7.  */
  9. /*
  10.  * Add CerfBoard Specifics here...
  11.  */
  13. /*
  14.  * Memory sizes
  15.  */
  17. #define CERF_RAM_BASE 0xa0000000
  19. #ifdef CONFIG_PXA_CERF_RAM_128MB
  20. #define CERF_RAM_SIZE 128*1024*1024
  22. #elif defined (CONFIG_PXA_CERF_RAM_64MB)
  23. #define CERF_RAM_SIZE 64*1024*1024
  25. #elif defined (CONFIG_PXA_CERF_RAM_32MB)
  26. #define CERF_RAM_SIZE 32*1024*1024
  28. #elif defined (CONFIG_PXA_CERF_RAM_16MB)
  29. #define CERF_RAM_SIZE 16*1024*1024
  30. #endif
  32. /*
  33.  * CS memory timing via Static Memory Control Register (MSC0-2)
  34.  */
  36. #define MSC_CS(cs,val) ((val)<<((cs&1)<<4))
  38. #define MSC_RBUFF_SHIFT 15 
  39. #define MSC_RBUFF_SLOW (0)
  40. #define MSC_RBUFF_FAST (1)
  41. #define MSC_RBUFF(x) ((x)<<MSC_RBUFF_SHIFT)
  43. #define MSC_RRR_SHIFT 12
  44. #define MSC_RRR(x) ((x)<<MSC_RRR_SHIFT)
  46. #define MSC_RDN_SHIFT 8
  47. #define MSC_RDN(x) ((x)<<MSC_RDN_SHIFT)
  49. #define MSC_RDF_SHIFT 4
  50. #define MSC_RDF(x) ((x)<<MSC_RDF_SHIFT)
  52. #define MSC_RBW_SHIFT 3
  53. #define MSC_RBW(x) ((x)<<MSC_RBW_SHIFT)
  55. #define MSC_RT_SHIFT  0
  56. #define MSC_RT(x) ((x)<<MSC_RT_SHIFT)
  58. /*
  59.  * IO Pins for devices
  60.  */
  62. #define CERF_FLASH_BASE 0xe8000000
  63. #define CERF_FLASH_SIZE 0x02000000
  64. #define CERF_FLASH_PHYS PXA_CS0_PHYS
  66. #define CERF_ETH_BASE 0xf0000000
  67. #define CERF_ETH_SIZE 0x00100000
  68. #define CERF_ETH_PHYS PXA_CS1_PHYS
  70. #define CERF_BT_BASE 0xf2000000
  71. #define CERF_BT_SIZE 0x00100000
  72. #define CERF_BT_PHYS PXA_CS2_PHYS
  74. #define CERF_SERIAL_BASE 0xf3000000
  75. #define CERF_SERIAL_SIZE 0x00100000
  76. #define CERF_SERIAL_PHYS PXA_CS3_PHYS
  78. #define CERF_CPLD_BASE 0xf1000000
  79. #define CERF_CPLD_SIZE 0x00100000
  80. #define CERF_CPLD_PHYS PXA_CS4_PHYS
  82. #define CERF_PDA_CPLD_WRCLRINT (0x0)
  83. #define CERF_PDA_CPLD_BRIGHTNESS (0x2)
  84. #define CERF_PDA_CPLD_KEYPAD_A (0x6)
  85. #define CERF_PDA_CPLD_BATTFAULT (0x8)
  86. #define CERF_PDA_CPLD_KEYPAD_B (0xa)
  87. #define CERF_PDA_CPLD_SOUND_ENA (0xc)
  89. #define CERF_PDA_SOUND_ENABLE 0x1
  90. #define CERF_PDA_DEFAULT_BRIGHTNESS 0x9
  92. /*
  93.  * Access functions (registers are 4-bit wide)
  94.  */
  96. #define CERF_PDA_CPLD CERF_CPLD_BASE
  98. #define CERF_PDA_CPLD_Get(x, y)      (*((char*)(CERF_PDA_CPLD + (x))) & (y))
  99. #define CERF_PDA_CPLD_Set(x, y, z)   (*((char*)(CERF_PDA_CPLD + (x))) = (*((char*)(CERF_PDA_CPLD + (x))) & ~(z)) | (y))
  100. #define CERF_PDA_CPLD_UnSet(x, y, z) (*((char*)(CERF_PDA_CPLD + (x))) = (*((char*)(CERF_PDA_CPLD + (x))) & ~(z)) & ~(y))
  102. /* 
  103.  * IO and IRQ settings for cs8900 ethernet chip
  104.  */
  105. #define CERF_ETH_IO CERF_ETH_BASE
  106. #define CERF_ETH_IRQ  GPIO_2_80_TO_IRQ(21)
  108. /*
  109.  * We only have one LED on the XScale CerfPDA so only the
  110.  * time or idle should ever be selected.
  111.  */
  112. #define CERF_HEARTBEAT_LED 0x1
  113. #define CERF_SYS_BUSY_LED  0x2
  115. #define CERF_HEARTBEAT_LED_GPIO 16 // GPIO 4
  116. #define CERF_SYS_BUSY_LED_GPIO 16 // GPIO 4
  118. #define CERF_HEARTBEAT_LED_ON  (GPSR0 = CERF_HEARTBEAT_LED_GPIO)
  119. #define CERF_HEARTBEAT_LED_OFF (GPCR0 = CERF_HEARTBEAT_LED_GPIO)
  120. #define CERF_SYS_BUSY_LED_ON  (GPSR0 = CERF_SYS_BUSY_LED_GPIO)
  121. #define CERF_SYS_BUSY_LED_OFF (GPCR0 = CERF_SYS_BUSY_LED_GPIO)
  123. /*
  124.  * UCB 1400 gpio
  125.  */
  127. #define CERF_GPIO_UCB1400_IRQ 32
  129. #define UCB_IO_0                (1 << 0)
  130. #define UCB_IO_1                (1 << 1)
  131. #define UCB_IO_2                (1 << 2)
  132. #define UCB_IO_3                (1 << 3)
  133. #define UCB_IO_4                (1 << 4)
  134. #define UCB_IO_5                (1 << 5)
  135. #define UCB_IO_6                (1 << 6)
  136. #define UCB_IO_7                (1 << 7)
  137. #define UCB_IO_8                (1 << 8)
  138. #define UCB_IO_9                (1 << 9)
  140. #define UCB1400_GPIO_CONT_CS      UCB_IO_0
  141. #define UCB1400_GPIO_CONT_DOWN    UCB_IO_1
  142. #define UCB1400_GPIO_CONT_INC     UCB_IO_2
  143. #define UCB1400_GPIO_CONT_ENA     UCB_IO_3
  144. #define UCB1400_GPIO_LCD_RESET    UCB_IO_4
  145. #define UCB1400_GPIO_IRDA_ENABLE  UCB_IO_5
  146. #define UCB1400_GPIO_BT_ENABLE    UCB_IO_6
  147. #define UCB1400_GPIO_TEST_P1      UCB_IO_7
  148. #define UCB1400_GPIO_TEST_P2      UCB_IO_8
  149. #define UCB1400_GPIO_TEST_P3      UCB_IO_9
  151. /*
  152.  * IRQ for devices
  153.  */
  154. #define UCB1400_IRQ(x)          (NR_IRQS + 1 + (x))
  156. #define IRQ_UCB1400_IO0         UCB1400_IRQ(0)
  157. #define IRQ_UCB1400_IO1         UCB1400_IRQ(1)
  158. #define IRQ_UCB1400_IO2         UCB1400_IRQ(2)
  159. #define IRQ_UCB1400_IO3         UCB1400_IRQ(3)
  160. #define IRQ_UCB1400_IO4         UCB1400_IRQ(4)
  161. #define IRQ_UCB1400_IO5         UCB1400_IRQ(5)
  162. #define IRQ_UCB1400_IO6         UCB1400_IRQ(6)
  163. #define IRQ_UCB1400_IO7         UCB1400_IRQ(7)
  164. #define IRQ_UCB1400_IO8         UCB1400_IRQ(8)
  165. #define IRQ_UCB1400_IO9         UCB1400_IRQ(9)
  167. #define IRQ_UCB1400_CONT_CS     IRQ_UCB1400_IO0
  168. #define IRQ_UCB1400_CONT_DOWN   IRQ_UCB1400_IO1
  169. #define IRQ_UCB1400_CONT_INC    IRQ_UCB1400_IO2
  170. #define IRQ_UCB1400_CONT_ENA    IRQ_UCB1400_IO3
  171. #define IRQ_UCB1400_LCD_RESET   IRQ_UCB1400_IO4
  172. #define IRQ_UCB1400_IRDA_ENABLE IRQ_UCB1400_IO5
  173. #define IRQ_UCB1400_BT_ENABLE   IRQ_UCB1400_IO6
  174. #define IRQ_UCB1400_TEST_P1     IRQ_UCB1400_IO7
  175. #define IRQ_UCB1400_TEST_P2     IRQ_UCB1400_IO8
  176. #define IRQ_UCB1400_TEST_P3     IRQ_UCB1400_IO9