开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
keylargo.h
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：6k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

keylargo.h：源码内容
  1. /*
  2.  * BK Id: SCCS/s.keylargo.h 1.17 01/20/02 23:53:12 benh
  3.  */
  4. /*
  5.  * keylargo.h: definitions for using the "KeyLargo" I/O controller chip.
  6.  *
  7.  */
  9. /* "Pangea" chipset has keylargo device-id 0x25 while core99
  10.  * has device-id 0x22. The rev. of the pangea one is 0, so we
  11.  * fake an artificial rev. in keylargo_rev by oring 0x100
  12.  */
  13. #define KL_PANGEA_REV 0x100
  15. /* offset from base for feature control registers */
  16. #define KEYLARGO_MBCR 0x34 /* Media bay control/status */
  17. #define KEYLARGO_FCR0 0x38
  18. #define KEYLARGO_FCR1 0x3c
  19. #define KEYLARGO_FCR2 0x40
  20. #define KEYLARGO_FCR3 0x44
  21. #define KEYLARGO_FCR4 0x48
  23. /* GPIO registers */
  24. #define KEYLARGO_GPIO_LEVELS0 0x50
  25. #define KEYLARGO_GPIO_LEVELS1 0x54
  26. #define KEYLARGO_GPIO_EXTINT_0 0x58
  27. #define KEYLARGO_GPIO_EXTINT_CNT 18
  28. #define KEYLARGO_GPIO_0 0x6A
  29. #define KEYLARGO_GPIO_CNT 17
  30. #define KEYLARGO_GPIO_EXTINT_DUAL_EDGE 0x80
  31. #define KEYLARGO_GPIO_OUTPUT_ENABLE 0x04
  32. #define KEYLARGO_GPIO_OUTOUT_DATA 0x01
  33. #define KEYLARGO_GPIO_INPUT_DATA 0x02
  35. /* Specific GPIO regs */
  37. #define KL_GPIO_MODEM_RESET (KEYLARGO_GPIO_0+0x03)
  38. #define KL_GPIO_MODEM_POWER (KEYLARGO_GPIO_0+0x02) /* Pangea */
  40. #define KL_GPIO_SOUND_POWER (KEYLARGO_GPIO_0+0x05)
  42. /* Hrm... this one is only to be used on Pismo. It seeem to also
  43.  * control the timebase enable on other machines. Still to be
  44.  * experimented... --BenH.
  45.  */
  46. #define KL_GPIO_FW_CABLE_POWER (KEYLARGO_GPIO_0+0x09)
  47. #define KL_GPIO_TB_ENABLE (KEYLARGO_GPIO_0+0x09)
  49. #define KL_GPIO_ETH_PHY_RESET (KEYLARGO_GPIO_0+0x10)
  51. #define KL_GPIO_EXTINT_CPU1 (KEYLARGO_GPIO_0+0x0a)
  52. #define KL_GPIO_EXTINT_CPU1_ASSERT 0x04
  53. #define KL_GPIO_EXTINT_CPU1_RELEASE 0x38
  55. #define KL_GPIO_RESET_CPU0 (KEYLARGO_GPIO_EXTINT_0+0x03)
  56. #define KL_GPIO_RESET_CPU1 (KEYLARGO_GPIO_EXTINT_0+0x04)
  57. #define KL_GPIO_RESET_CPU2 (KEYLARGO_GPIO_EXTINT_0+0x0f)
  58. #define KL_GPIO_RESET_CPU3 (KEYLARGO_GPIO_EXTINT_0+0x10)
  60. #define KL_GPIO_PMU_MESSAGE_IRQ (KEYLARGO_GPIO_EXTINT_0+0x09)
  61. #define KL_GPIO_PMU_MESSAGE_BIT KEYLARGO_GPIO_INPUT_DATA
  63. #define KL_GPIO_MEDIABAY_IRQ (KEYLARGO_GPIO_EXTINT_0+0x0e)
  65. #define KL_GPIO_AIRPORT_0 (KEYLARGO_GPIO_EXTINT_0+0x0a)
  66. #define KL_GPIO_AIRPORT_1 (KEYLARGO_GPIO_EXTINT_0+0x0d)
  67. #define KL_GPIO_AIRPORT_2 (KEYLARGO_GPIO_0+0x0d)
  68. #define KL_GPIO_AIRPORT_3 (KEYLARGO_GPIO_0+0x0e)
  69. #define KL_GPIO_AIRPORT_4 (KEYLARGO_GPIO_0+0x0f)
  71. /*
  72.  * Bits in feature control register
  73.  */
  74. #define KL_MBCR_MB0_PCI_ENABLE 0x00000800 /* exist ? */
  75. #define KL_MBCR_MB0_IDE_ENABLE 0x00001000
  76. #define KL_MBCR_MB0_FLOPPY_ENABLE 0x00002000 /* exist ? */
  77. #define KL_MBCR_MB0_SOUND_ENABLE 0x00004000 /* hrm... */
  78. #define KL_MBCR_MB0_DEV_MASK 0x00007800
  79. #define KL_MBCR_MB0_DEV_POWER 0x00000400
  80. #define KL_MBCR_MB0_DEV_RESET 0x00000200
  81. #define KL_MBCR_MB0_ENABLE 0x00000100
  82. #define KL_MBCR_MB1_PCI_ENABLE 0x08000000 /* exist ? */
  83. #define KL_MBCR_MB1_IDE_ENABLE 0x10000000
  84. #define KL_MBCR_MB1_FLOPPY_ENABLE 0x20000000 /* exist ? */
  85. #define KL_MBCR_MB1_SOUND_ENABLE 0x40000000 /* hrm... */
  86. #define KL_MBCR_MB1_DEV_MASK 0x78000000
  87. #define KL_MBCR_MB1_DEV_POWER 0x04000000
  88. #define KL_MBCR_MB1_DEV_RESET 0x02000000
  89. #define KL_MBCR_MB1_ENABLE 0x01000000
  91. #define KL0_SCC_B_INTF_ENABLE 0x00000001
  92. #define KL0_SCC_A_INTF_ENABLE 0x00000002
  93. #define KL0_SCC_SLOWPCLK 0x00000004
  94. #define KL0_SCC_RESET 0x00000008
  95. #define KL0_SCCA_ENABLE 0x00000010
  96. #define KL0_SCCB_ENABLE 0x00000020
  97. #define KL0_SCC_CELL_ENABLE 0x00000040
  98. #define KL0_IRDA_HIGH_BAND 0x00000100
  99. #define KL0_IRDA_SOURCE2_SEL 0x00000200
  100. #define KL0_IRDA_SOURCE1_SEL 0x00000400
  101. #define KL0_IRDA_RESET 0x00000800
  102. #define KL0_IRDA_DEFAULT1 0x00001000
  103. #define KL0_IRDA_DEFAULT0 0x00002000
  104. #define KL0_IRDA_FAST_CONNECT 0x00004000
  105. #define KL0_IRDA_ENABLE 0x00008000
  106. #define KL0_IRDA_CLK32_ENABLE 0x00010000
  107. #define KL0_IRDA_CLK19_ENABLE 0x00020000
  108. #define KL0_USB0_PAD_SUSPEND0 0x00040000
  109. #define KL0_USB0_PAD_SUSPEND1 0x00080000
  110. #define KL0_USB0_CELL_ENABLE 0x00100000
  111. #define KL0_USB1_PAD_SUSPEND0 0x00400000
  112. #define KL0_USB1_PAD_SUSPEND1 0x00800000
  113. #define KL0_USB1_CELL_ENABLE 0x01000000
  114. #define KL0_USB_REF_SUSPEND 0x10000000
  116. #define KL0_SERIAL_ENABLE (KL0_SCC_B_INTF_ENABLE | 
  117. KL0_SCC_SLOWPCLK | 
  118. KL0_SCC_CELL_ENABLE | KL0_SCCA_ENABLE)
  120. #define KL1_AUDIO_SEL_22MCLK 0x00000002
  121. #define KL1_AUDIO_CLK_ENABLE_BIT 0x00000008
  122. #define KL1_AUDIO_CLK_OUT_ENABLE 0x00000020 /* Burgundy only ? */
  123. #define KL1_AUDIO_CELL_ENABLE 0x00000040
  124. #define KL1_AUDIO_CHOOSE 0x00000080 /* Burgundy only ? */
  125. #define KL1_I2S0_CELL_ENABLE 0x00000400
  126. #define KL1_I2S0_CLK_ENABLE_BIT 0x00001000
  127. #define KL1_I2S0_ENABLE 0x00002000
  128. #define KL1_I2S1_CELL_ENABLE 0x00020000
  129. #define KL1_I2S1_CLK_ENABLE_BIT 0x00080000
  130. #define KL1_I2S1_ENABLE 0x00100000
  131. #define KL1_EIDE0_ENABLE 0x00800000
  132. #define KL1_EIDE0_RESET_N 0x01000000
  133. #define KL1_EIDE1_ENABLE 0x04000000
  134. #define KL1_EIDE1_RESET_N 0x08000000
  135. #define KL1_UIDE_ENABLE 0x20000000
  136. #define KL1_UIDE_RESET_N 0x40000000
  138. #define KL2_IOBUS_ENABLE 0x00000002
  139. #define KL2_SLEEP_STATE_BIT 0x00000100
  140. #define KL2_MPIC_ENABLE 0x00020000
  141. #define KL2_ALT_DATA_OUT 0x02000000
  142. #define KL2_MEM_IS_BIG 0x04000000
  143. #define KL2_CARDSEL_16 0x08000000
  145. #define KL3_SHUTDOWN_PLL_TOTAL 0x00000001
  146. #define KL3_SHUTDOWN_PLLKW6 0x00000002
  147. #define KL3_SHUTDOWN_PLLKW4 0x00000004
  148. #define KL3_SHUTDOWN_PLLKW35 0x00000008
  149. #define KL3_SHUTDOWN_PLLKW12 0x00000010
  150. #define KL3_PLL_RESET 0x00000020
  151. #define KL3_SHUTDOWN_PLL2X 0x00000080
  152. #define KL3_CLK66_ENABLE 0x00000100
  153. #define KL3_CLK49_ENABLE 0x00000200
  154. #define KL3_CLK45_ENABLE 0x00000400
  155. #define KL3_CLK31_ENABLE 0x00000800
  156. #define KL3_TIMER_CLK18_ENABLE 0x00001000
  157. #define KL3_I2S1_CLK18_ENABLE 0x00002000
  158. #define KL3_I2S0_CLK18_ENABLE 0x00004000
  159. #define KL3_VIA_CLK16_ENABLE 0x00008000
  160. #define KL3_STOPPING33_ENABLED 0x00080000
  162. /* Port 0,1 : bus 0, port 2,3 : bus 1 */
  163. #define KL4_PORT_WAKEUP_ENABLE(p) (0x00000008 << ((p)<<3))
  164. #define KL4_PORT_RESUME_WAKE_EN(p) (0x00000004 << ((p)<<3))
  165. #define KL4_PORT_CONNECT_WAKE_EN(p) (0x00000002 << ((p)<<3))
  166. #define KL4_PORT_DISCONNECT_WAKE_EN(p) (0x00000001 << ((p)<<3))
  167. #define KL4_PORT_RESUME_STAT(p) (0x00000040 << ((p)<<3))
  168. #define KL4_PORT_CONNECT_STAT(p) (0x00000020 << ((p)<<3))
  169. #define KL4_PORT_DISCONNECT_STAT(p) (0x00000010 << ((p)<<3))