开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
pcibr.h
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：15k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

pcibr.h：源码内容
  1. /* $Id$
  2.  *
  3.  * This file is subject to the terms and conditions of the GNU General Public
  4.  * License.  See the file "COPYING" in the main directory of this archive
  5.  * for more details.
  6.  *
  7.  * Copyright (C) 1992 - 1997, 2000 Silicon Graphics, Inc.
  8.  * Copyright (C) 2000 by Colin Ngam
  9.  */
  10. #ifndef _ASM_SN_PCI_PCIBR_H
  11. #define _ASM_SN_PCI_PCIBR_H
  13. #if defined(__KERNEL__)
  15. #include <asm/sn/dmamap.h>
  16. #include <asm/sn/iobus.h>
  17. #include <asm/sn/pio.h>
  19. #include <asm/sn/pci/pciio.h>
  20. #include <asm/sn/pci/bridge.h>
  22. /* =====================================================================
  23.  *    symbolic constants used by pcibr's xtalk bus provider
  24.  */
  26. #define PCIBR_PIOMAP_BUSY 0x80000000
  28. #define PCIBR_DMAMAP_BUSY 0x80000000
  29. #define PCIBR_DMAMAP_SSRAM 0x40000000
  31. #define PCIBR_INTR_BLOCKED 0x40000000
  32. #define PCIBR_INTR_BUSY 0x80000000
  34. #if LANGUAGE_C
  36. /* =====================================================================
  37.  *    opaque types used by pcibr's xtalk bus provider
  38.  */
  40. typedef struct pcibr_piomap_s *pcibr_piomap_t;
  41. typedef struct pcibr_dmamap_s *pcibr_dmamap_t;
  42. typedef struct pcibr_intr_s *pcibr_intr_t;
  44. /* =====================================================================
  45.  *    primary entry points: Bridge (pcibr) device driver
  46.  *
  47.  * These functions are normal device driver entry points
  48.  * and are called along with the similar entry points from
  49.  * other device drivers. They are included here as documentation
  50.  * of their existance and purpose.
  51.  *
  52.  * pcibr_init() is called to inform us that there is a pcibr driver
  53.  * configured into the kernel; it is responsible for registering
  54.  * as a crosstalk widget and providing a routine to be called
  55.  * when a widget with the proper part number is observed.
  56.  *
  57.  * pcibr_attach() is called for each vertex in the hardware graph
  58.  * corresponding to a crosstalk widget with the manufacturer
  59.  * code and part number registered by pcibr_init().
  60.  */
  62. extern void pcibr_init(void);
  64. extern int pcibr_attach(devfs_handle_t);
  66. /* =====================================================================
  67.  *    bus provider function table
  68.  *
  69.  * Normally, this table is only handed off explicitly
  70.  * during provider initialization, and the PCI generic
  71.  * layer will stash a pointer to it in the vertex; however,
  72.  * exporting it explicitly enables a performance hack in
  73.  * the generic PCI provider where if we know at compile
  74.  * time that the only possible PCI provider is a
  75.  * pcibr, we can go directly to this ops table.
  76.  */
  78. extern pciio_provider_t pcibr_provider;
  80. /* =====================================================================
  81.  *    secondary entry points: pcibr PCI bus provider
  82.  *
  83.  * These functions are normally exported explicitly by
  84.  * a direct call from the pcibr initialization routine
  85.  * into the generic crosstalk provider; they are included
  86.  * here to enable a more aggressive performance hack in
  87.  * the generic crosstalk layer, where if we know that the
  88.  * only possible crosstalk provider is pcibr, and we can
  89.  * guarantee that all entry points are properly named, and
  90.  * we can deal with the implicit casting properly, then
  91.  * we can turn many of the generic provider routines into
  92.  * plain brances, or even eliminate them (given sufficient
  93.  * smarts on the part of the compilation system).
  94.  */
  96. extern pcibr_piomap_t pcibr_piomap_alloc(devfs_handle_t dev,
  97.    device_desc_t dev_desc,
  98.    pciio_space_t space,
  99.    iopaddr_t pci_addr,
  100.    size_t byte_count,
  101.    size_t byte_count_max,
  102.    unsigned flags);
  104. extern void pcibr_piomap_free(pcibr_piomap_t piomap);
  106. extern caddr_t pcibr_piomap_addr(pcibr_piomap_t piomap,
  107.   iopaddr_t xtalk_addr,
  108.   size_t byte_count);
  110. extern void pcibr_piomap_done(pcibr_piomap_t piomap);
  112. extern caddr_t pcibr_piotrans_addr(devfs_handle_t dev,
  113.     device_desc_t dev_desc,
  114.     pciio_space_t space,
  115.     iopaddr_t pci_addr,
  116.     size_t byte_count,
  117.     unsigned flags);
  119. extern iopaddr_t pcibr_piospace_alloc(devfs_handle_t dev,
  120.      device_desc_t dev_desc,
  121.      pciio_space_t space,
  122.      size_t byte_count,
  123.      size_t alignment);
  124. extern void pcibr_piospace_free(devfs_handle_t dev,
  125.     pciio_space_t space,
  126.     iopaddr_t pciaddr,
  127.     size_t byte_count);
  129. extern pcibr_dmamap_t pcibr_dmamap_alloc(devfs_handle_t dev,
  130.    device_desc_t dev_desc,
  131.    size_t byte_count_max,
  132.    unsigned flags);
  134. extern void pcibr_dmamap_free(pcibr_dmamap_t dmamap);
  136. extern iopaddr_t pcibr_dmamap_addr(pcibr_dmamap_t dmamap,
  137.   paddr_t paddr,
  138.   size_t byte_count);
  140. extern alenlist_t pcibr_dmamap_list(pcibr_dmamap_t dmamap,
  141.   alenlist_t palenlist,
  142.   unsigned flags);
  144. extern void pcibr_dmamap_done(pcibr_dmamap_t dmamap);
  146. /*
  147.  * pcibr_get_dmatrans_node() will return the compact node id to which  
  148.  * all 32-bit Direct Mapping memory accesses will be directed.
  149.  * (This node id can be different for each PCI bus.) 
  150.  */
  152. extern cnodeid_t pcibr_get_dmatrans_node(devfs_handle_t pconn_vhdl);
  154. extern iopaddr_t pcibr_dmatrans_addr(devfs_handle_t dev,
  155.     device_desc_t dev_desc,
  156.     paddr_t paddr,
  157.     size_t byte_count,
  158.     unsigned flags);
  160. extern alenlist_t pcibr_dmatrans_list(devfs_handle_t dev,
  161.     device_desc_t dev_desc,
  162.     alenlist_t palenlist,
  163.     unsigned flags);
  165. extern void pcibr_dmamap_drain(pcibr_dmamap_t map);
  167. extern void pcibr_dmaaddr_drain(devfs_handle_t vhdl,
  168.     paddr_t addr,
  169.     size_t bytes);
  171. extern void pcibr_dmalist_drain(devfs_handle_t vhdl,
  172.     alenlist_t list);
  174. typedef unsigned pcibr_intr_ibit_f(pciio_info_t info,
  175.   pciio_intr_line_t lines);
  177. extern void pcibr_intr_ibit_set(devfs_handle_t, pcibr_intr_ibit_f *);
  179. extern pcibr_intr_t pcibr_intr_alloc(devfs_handle_t dev,
  180.  device_desc_t dev_desc,
  181.  pciio_intr_line_t lines,
  182.  devfs_handle_t owner_dev);
  184. extern void pcibr_intr_free(pcibr_intr_t intr);
  186. extern int pcibr_intr_connect(pcibr_intr_t intr,
  187.    intr_func_t intr_func,
  188.    intr_arg_t intr_arg,
  189.    void *thread);
  191. extern void pcibr_intr_disconnect(pcibr_intr_t intr);
  193. extern devfs_handle_t pcibr_intr_cpu_get(pcibr_intr_t intr);
  195. extern void pcibr_provider_startup(devfs_handle_t pcibr);
  197. extern void pcibr_provider_shutdown(devfs_handle_t pcibr);
  199. extern int pcibr_reset(devfs_handle_t dev);
  201. extern int              pcibr_write_gather_flush(devfs_handle_t dev);
  203. extern pciio_endian_t pcibr_endian_set(devfs_handle_t dev,
  204.  pciio_endian_t device_end,
  205.  pciio_endian_t desired_end);
  207. extern pciio_priority_t pcibr_priority_set(devfs_handle_t dev,
  208.    pciio_priority_t device_prio);
  210. extern uint64_t pcibr_config_get(devfs_handle_t conn,
  211.  unsigned reg,
  212.  unsigned size);
  214. extern void pcibr_config_set(devfs_handle_t conn,
  215.  unsigned reg,
  216.  unsigned size,
  217.  uint64_t value);
  219. extern int pcibr_error_devenable(devfs_handle_t pconn_vhdl,
  220.       int error_code);
  222. extern pciio_slot_t pcibr_error_extract(devfs_handle_t pcibr_vhdl,
  223.     pciio_space_t *spacep,
  224.     iopaddr_t *addrp);
  226. extern int pcibr_wrb_flush(devfs_handle_t pconn_vhdl);
  227. extern int pcibr_rrb_check(devfs_handle_t pconn_vhdl,
  228. int *count_vchan0,
  229. int *count_vchan1,
  230. int *count_reserved,
  231. int *count_pool);
  233. extern int pcibr_alloc_all_rrbs(devfs_handle_t vhdl, int even_odd,
  234.      int dev_1_rrbs, int virt1,
  235.      int dev_2_rrbs, int virt2,
  236.      int dev_3_rrbs, int virt3,
  237.      int dev_4_rrbs, int virt4);
  239. typedef void
  240. rrb_alloc_funct_f (devfs_handle_t xconn_vhdl,
  241.  int *vendor_list);
  243. typedef rrb_alloc_funct_f      *rrb_alloc_funct_t;
  245. void pcibr_set_rrb_callback(devfs_handle_t xconn_vhdl,
  246.        rrb_alloc_funct_f *func);
  248. extern int pcibr_device_unregister(devfs_handle_t);
  249. extern int pcibr_dma_enabled(devfs_handle_t);
  250. /*
  251.  * Bridge-specific flags that can be set via pcibr_device_flags_set
  252.  * and cleared via pcibr_device_flags_clear.  Other flags are
  253.  * more generic and are maniuplated through PCI-generic interfaces.
  254.  *
  255.  * Note that all PCI implementation-specific flags (Bridge flags, in
  256.  * this case) are in bits 15-31.  The lower 15 bits are reserved
  257.  * for PCI-generic flags.
  258.  *
  259.  * Some of these flags have been "promoted" to the
  260.  * generic layer, so they can be used without having
  261.  * to "know" that the PCI bus is hosted by a Bridge.
  262.  *
  263.  * PCIBR_NO_ATE_ROUNDUP: Request that no rounding up be done when 
  264.  * allocating ATE's. ATE count computation will assume that the
  265.  * address to be mapped will start on a page boundary.
  266.  */
  267. #define PCIBR_NO_ATE_ROUNDUP    0x00008000
  268. #define PCIBR_WRITE_GATHER 0x00010000 /* please use PCIIO version */
  269. #define PCIBR_NOWRITE_GATHER 0x00020000 /* please use PCIIO version */
  270. #define PCIBR_PREFETCH 0x00040000 /* please use PCIIO version */
  271. #define PCIBR_NOPREFETCH 0x00080000 /* please use PCIIO version */
  272. #define PCIBR_PRECISE 0x00100000
  273. #define PCIBR_NOPRECISE 0x00200000
  274. #define PCIBR_BARRIER 0x00400000
  275. #define PCIBR_NOBARRIER 0x00800000
  276. #define PCIBR_VCHAN0 0x01000000
  277. #define PCIBR_VCHAN1 0x02000000
  278. #define PCIBR_64BIT 0x04000000
  279. #define PCIBR_NO64BIT 0x08000000
  280. #define PCIBR_SWAP 0x10000000
  281. #define PCIBR_NOSWAP 0x20000000
  283. #define PCIBR_EXTERNAL_ATES 0x40000000 /* uses external ATEs */
  284. #define PCIBR_ACTIVE 0x80000000 /* need a "done" */
  286. /* Flags that have meaning to pcibr_device_flags_{set,clear} */
  287. #define PCIBR_DEVICE_FLAGS (
  288. PCIBR_WRITE_GATHER |
  289. PCIBR_NOWRITE_GATHER |
  290. PCIBR_PREFETCH |
  291. PCIBR_NOPREFETCH |
  292. PCIBR_PRECISE |
  293. PCIBR_NOPRECISE |
  294. PCIBR_BARRIER |
  295. PCIBR_NOBARRIER
  296. )
  298. /* Flags that have meaning to *_dmamap_alloc, *_dmatrans_{addr,list} */
  299. #define PCIBR_DMA_FLAGS (
  300. PCIBR_PREFETCH |
  301. PCIBR_NOPREFETCH |
  302. PCIBR_PRECISE |
  303. PCIBR_NOPRECISE |
  304. PCIBR_BARRIER |
  305. PCIBR_NOBARRIER |
  306. PCIBR_VCHAN0 |
  307. PCIBR_VCHAN1
  308. )
  310. typedef int pcibr_device_flags_t;
  312. /*
  313.  * Set bits in the Bridge Device(x) register for this device.
  314.  * "flags" are defined above. NOTE: this includes turning
  315.  * things *OFF* as well as turning them *ON* ...
  316.  */
  317. extern int pcibr_device_flags_set(devfs_handle_t dev,
  318.      pcibr_device_flags_t flags);
  320. /*
  321.  * Allocate Read Response Buffers for use by the specified device.
  322.  * count_vchan0 is the total number of buffers desired for the
  323.  * "normal" channel.  count_vchan1 is the total number of buffers
  324.  * desired for the "virtual" channel.  Returns 0 on success, or
  325.  * <0 on failure, which occurs when we're unable to allocate any
  326.  * buffers to a channel that desires at least one buffer.
  327.  */
  328. extern int pcibr_rrb_alloc(devfs_handle_t pconn_vhdl,
  329. int *count_vchan0,
  330. int *count_vchan1);
  332. /*
  333.  * Get the starting PCIbus address out of the given DMA map.
  334.  * This function is supposed to be used by a close friend of PCI bridge
  335.  * since it relies on the fact that the starting address of the map is fixed at
  336.  * the allocation time in the current implementation of PCI bridge.
  337.  */
  338. extern iopaddr_t pcibr_dmamap_pciaddr_get(pcibr_dmamap_t);
  340. extern xwidget_intr_preset_f pcibr_xintr_preset;
  342. extern void pcibr_hints_fix_rrbs(devfs_handle_t);
  343. extern void pcibr_hints_dualslot(devfs_handle_t, pciio_slot_t, pciio_slot_t);
  344. extern void pcibr_hints_subdevs(devfs_handle_t, pciio_slot_t, ulong);
  345. extern void pcibr_hints_handsoff(devfs_handle_t);
  347. typedef unsigned pcibr_intr_bits_f(pciio_info_t, pciio_intr_line_t);
  348. extern void pcibr_hints_intr_bits(devfs_handle_t, pcibr_intr_bits_f *);
  350. extern int pcibr_asic_rev(devfs_handle_t);
  352. #endif  /* _LANGUAGE_C */
  353. #endif /* #if defined(__KERNEL__) */
  354. /* 
  355.  * Some useful ioctls into the pcibr driver
  356.  */
  357. #define PCIBR 'p'
  358. #define _PCIBR(x) ((PCIBR << 8) | (x))
  360. #define PCIBR_SLOT_STARTUP _PCIBR(1)
  361. #define PCIBR_SLOT_SHUTDOWN     _PCIBR(2)
  362. #define PCIBR_SLOT_QUERY _PCIBR(3)
  364. /*
  365.  * Bit defintions for variable slot_status in struct
  366.  * pcibr_soft_slot_s.  They are here so that both
  367.  * the pcibr driver and the pciconfig command can
  368.  * reference them.
  369.  */
  370. #define SLOT_STARTUP_CMPLT      0x01
  371. #define SLOT_STARTUP_INCMPLT    0x02
  372. #define SLOT_SHUTDOWN_CMPLT     0x04
  373. #define SLOT_SHUTDOWN_INCMPLT   0x08
  374. #define SLOT_POWER_UP           0x10
  375. #define SLOT_POWER_DOWN         0x20
  376. #define SLOT_IS_SYS_CRITICAL    0x40
  378. #define SLOT_STATUS_MASK        (SLOT_STARTUP_CMPLT | SLOT_STARTUP_INCMPLT | 
  379.                                  SLOT_SHUTDOWN_CMPLT | SLOT_SHUTDOWN_INCMPLT)
  380. #define SLOT_POWER_MASK         (SLOT_POWER_UP | SLOT_POWER_DOWN)
  382. /*
  383.  * Bit definitions for variable resp_f_staus.
  384.  * They are here so that both the pcibr driver
  385.  * and the pciconfig command can reference them.
  386.  */
  387. #define FUNC_IS_VALID           0x01
  388. #define FUNC_IS_SYS_CRITICAL    0x02
  390. /*
  391.  * Structures for requesting PCI bridge information and receiving a response
  392.  */
  393. typedef struct pcibr_slot_info_req_s *pcibr_slot_info_req_t;
  394. typedef struct pcibr_slot_info_resp_s *pcibr_slot_info_resp_t;
  395. typedef struct pcibr_slot_func_info_resp_s *pcibr_slot_func_info_resp_t;
  397. struct pcibr_slot_info_req_s {
  398.    int                      req_slot;
  399.    pcibr_slot_info_resp_t   req_respp;
  400.    int                      req_size;
  401. };
  403. struct pcibr_slot_info_resp_s {
  404.     int                     resp_has_host;
  405.     char                    resp_host_slot;
  406.     devfs_handle_t            resp_slot_conn;
  407.     char                    resp_slot_conn_name[MAXDEVNAME];
  408.     int                     resp_slot_status;
  409.     int                     resp_l1_bus_num;
  410.     int                     resp_bss_ninfo;
  411.     char                    resp_bss_devio_bssd_space[16];
  412.     iopaddr_t               resp_bss_devio_bssd_base; 
  413.     bridgereg_t             resp_bss_device;
  414.     int                     resp_bss_pmu_uctr;
  415.     int                     resp_bss_d32_uctr;
  416.     int                     resp_bss_d64_uctr;
  417.     iopaddr_t               resp_bss_d64_base;
  418.     unsigned                resp_bss_d64_flags;
  419.     iopaddr_t               resp_bss_d32_base;
  420.     unsigned                resp_bss_d32_flags;
  421.     int                     resp_bss_ext_ates_active;
  422.     volatile unsigned      *resp_bss_cmd_pointer;
  423.     unsigned                resp_bss_cmd_shadow;
  424.     int                     resp_bs_rrb_valid;
  425.     int                     resp_bs_rrb_valid_v;
  426.     int                     resp_bs_rrb_res;
  427.     bridgereg_t             resp_b_resp;
  428.     bridgereg_t             resp_b_int_device;
  429.     bridgereg_t             resp_b_int_enable;
  430.     bridgereg_t             resp_b_int_host;
  432.     struct pcibr_slot_func_info_resp_s {
  433.         int                     resp_f_status;
  434.         char                    resp_f_slot_name[MAXDEVNAME];
  435.         char                    resp_f_bus;
  436.         char                    resp_f_slot;
  437.         char                    resp_f_func;
  438.         char                    resp_f_master_name[MAXDEVNAME];
  439.         void                   *resp_f_pops;
  440.         error_handler_f        *resp_f_efunc;
  441.         error_handler_arg_t     resp_f_einfo;
  442.         int                     resp_f_vendor;
  443.         int                     resp_f_device;
  445.         struct {
  446.             char                    resp_w_space[16];
  447.             iopaddr_t               resp_w_base;
  448.             size_t                  resp_w_size;
  449.         } resp_f_window[6];
  451.         unsigned                resp_f_rbase;
  452.         unsigned                resp_f_rsize;
  453.         int                     resp_f_ibit[4];
  454.         int                     resp_f_att_det_error;
  456.     } resp_func[8];
  458. };
  460. #endif /* _ASM_SN_PCI_PCIBR_H */