开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
int-handler.S
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：9k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

int-handler.S：源码内容
  1. /*
  2.  * arch/mips/dec/int-handler.S
  3.  *
  4.  * Copyright (C) 1995, 1996, 1997 Paul M. Antoine and Harald Koerfgen
  5.  * Copyright (C) 2000  Maciej W. Rozycki
  6.  *
  7.  * Written by Ralf Baechle and Andreas Busse, modified for DECStation
  8.  * support by Paul Antoine and Harald Koerfgen.
  9.  *
  10.  * completly rewritten:
  11.  * Copyright (C) 1998 Harald Koerfgen
  12.  *
  13.  */
  14. #include <asm/asm.h>
  15. #include <asm/regdef.h>
  16. #include <asm/mipsregs.h>
  17. #include <asm/stackframe.h>
  18. #include <asm/addrspace.h>
  20. #include <asm/dec/kn01.h>
  21. #include <asm/dec/kn02.h>
  22. #include <asm/dec/kn02xa.h>
  23. #include <asm/dec/kn03.h>
  24. #include <asm/dec/ioasic_addrs.h>
  25. #include <asm/dec/interrupts.h>
  28. .text
  29. .set noreorder
  30. /*
  31.  * decstation_handle_int: Interrupt handler for DECStations
  32.  *
  33.  * We follow the model in the Indy interrupt code by David Miller, where he
  34.  * says: a lot of complication here is taken away because:
  35.  *
  36.  * 1) We handle one interrupt and return, sitting in a loop
  37.  *    and moving across all the pending IRQ bits in the cause
  38.  *    register is _NOT_ the answer, the common case is one
  39.  *    pending IRQ so optimize in that direction.
  40.  *
  41.  * 2) We need not check against bits in the status register
  42.  *    IRQ mask, that would make this routine slow as hell.
  43.  *
  44.  * 3) Linux only thinks in terms of all IRQs on or all IRQs
  45.  *    off, nothing in between like BSD spl() brain-damage.
  46.  *
  47.  * Furthermore, the IRQs on the DECStations look basically (barring
  48.  * software IRQs which we don't use at all) like...
  49.  *
  50.  * DS2100/3100's, aka kn01, aka Pmax:
  51.  *
  52.  * MIPS IRQ Source
  53.  *      --------        ------
  54.  *             0 Software (ignored)
  55.  *             1        Software (ignored)
  56.  *             2        SCSI
  57.  *             3        Lance Ethernet
  58.  *             4        DZ11 serial
  59.  *             5        RTC
  60.  *             6        Memory Controller
  61.  *             7        FPU
  62.  *
  63.  * DS5000/200, aka kn02, aka 3max:
  64.  *
  65.  * MIPS IRQ Source
  66.  *      --------        ------
  67.  *             0 Software (ignored)
  68.  *             1        Software (ignored)
  69.  *             2        TurboChannel
  70.  *             3        RTC
  71.  *             4        Reserved
  72.  *             5        Memory Controller
  73.  *             6        Reserved
  74.  *             7        FPU
  75.  *
  76.  * DS5000/1xx's, aka kn02ba, aka 3min:
  77.  *
  78.  * MIPS IRQ Source
  79.  *      --------        ------
  80.  *             0 Software (ignored)
  81.  *             1        Software (ignored)
  82.  *             2        TurboChannel Slot 0
  83.  *             3        TurboChannel Slot 1
  84.  *             4        TurboChannel Slot 2
  85.  *             5        TurboChannel Slot 3 (ASIC)
  86.  *             6        Halt button
  87.  *             7        FPU
  88.  *
  89.  * DS5000/2x's, aka kn02ca, aka maxine:
  90.  *
  91.  * MIPS IRQ Source
  92.  *      --------        ------
  93.  *             0 Software (ignored)
  94.  *             1        Software (ignored)
  95.  *             2        Periodic Interrupt (100usec)
  96.  *             3        RTC
  97.  *             4        I/O write timeout
  98.  *             5        TurboChannel (ASIC)
  99.  *             6        Halt Keycode from Access.Bus keyboard (CTRL-ALT-ENTER)
  100.  *             7        FPU
  101.  *
  102.  * DS5000/2xx's, aka kn03, aka 3maxplus:
  103.  *
  104.  * MIPS IRQ Source
  105.  *      --------        ------
  106.  *             0 Software (ignored)
  107.  *             1        Software (ignored)
  108.  *             2        System Board (ASIC)
  109.  *             3        RTC
  110.  *             4        Reserved
  111.  *             5        Memory
  112.  *             6        Halt Button
  113.  *             7        FPU
  114.  *
  115.  * We handle the IRQ according to _our_ priority.
  116.  * Priority is:
  117.  *
  118.  * Highest ----     RTC
  119.  *                  SCSI (if separate from TC)
  120.  *                  Ethernet (if separate from TC)
  121.  *     Serial (if separate from TC)
  122.  *                  TurboChannel (if there is one!)
  123.  *                  Memory Controller (execept kmin)
  124.  * Lowest  ----     Halt (if there is one!)
  125.  *
  126.  * then we just return, if multiple IRQs are pending then we will just take
  127.  * another exception, big deal.
  128.  *
  129.  */
  130. .align 5
  131. NESTED(decstation_handle_int, PT_SIZE, ra)
  132. .set noat
  133. SAVE_ALL
  134. CLI # TEST: interrupts should be off
  135. .set at
  136. .set noreorder
  138. /*
  139.  * Get pending Interrupts
  140.  */
  141. mfc0 t0,CP0_CAUSE # get pending interrupts
  142. mfc0 t2,CP0_STATUS
  143. la t1,cpu_mask_tbl
  144. and t0,t2 # isolate allowed ones
  146. beqz t0,spurious
  148. /*
  149.  * Find irq with highest priority
  150.  */
  151. 1:  lw t2,(t1)
  152. move t3,t0
  153. and t3,t2
  154. beq t3,zero,1b
  155.  addu t1,PTRSIZE # delay slot
  157. /*
  158.  * Do the low-level stuff
  159.  */
  160. lw a0,%lo(cpu_irq_nr-cpu_mask_tbl-PTRSIZE)(t1)
  161. lw t0,%lo(cpu_ivec_tbl-cpu_mask_tbl-PTRSIZE)(t1)
  162. bgez a0, handle_it # irq_nr >= 0?
  163. # irq_nr < 0: t0 contains an address
  164.  nop
  165. jr t0
  166.  nop # delay slot
  168. /*
  169.  * Handle "IRQ Controller" Interrupts
  170.  * Masked Interrupts are still visible and have to be masked "by hand".
  171.  */
  172. EXPORT(kn02_io_int)
  173. kn02_io_int: # 3max
  174. lui t0,KN02_CSR_ADDR>>16 # get interrupt status and mask
  175. lw t0,(t0)
  176. la t1,asic_mask_tbl
  177. move t3,t0
  178. sll t3,16 # shift interrupt status
  179. b find_int
  180.  and t0,t3 # mask out allowed ones
  182. EXPORT(kn03_io_int)
  183. kn03_io_int: # 3max+
  184. lui t2,KN03_IOASIC_BASE>>16 # upper part of IOASIC Address
  185. lw t0,SIR(t2) # get status: IOASIC isr
  186. lw t3,SIMR(t2) # get mask:   IOASIC isrm
  187. la t1,asic_mask_tbl
  188. b find_int
  189.  and t0,t3 # mask out allowed ones
  191. EXPORT(kn02xa_io_int)
  192. kn02xa_io_int: # 3min/maxine
  193. lui t2,KN02XA_IOASIC_BASE>>16
  194. # upper part of IOASIC Address
  195. lw t0,SIR(t2) # get status: IOASIC isr
  196. lw t3,SIMR(t2) # get mask:   IOASIC isrm
  197. la t1,asic_mask_tbl
  198. and t0,t3
  200. /*
  201.  * Find irq with highest priority
  202.  */
  203. find_int: beqz t0,spurious
  205. 1:  lw t2,(t1)
  206. move t3,t0
  207. and t3,t2
  208. beq zero,t3,1b
  209.  addu t1,PTRSIZE # delay slot
  211. /*
  212.  * Do the low-level stuff
  213.  */
  214. lw a0,%lo(asic_irq_nr-asic_mask_tbl-PTRSIZE)(t1)
  215.                 nop
  217. handle_it: jal do_IRQ
  218.  move a1,sp
  219. j ret_from_irq
  220.  nop
  222. spurious:
  223. j spurious_interrupt
  224.  nop
  225. END(decstation_handle_int)
  226. /*
  227.   * Interrupt routines common to all DECStations first.
  228.  */
  229. EXPORT(dec_intr_fpu)
  230. dec_intr_fpu: PANIC("Unimplemented FPU interrupt handler")
  232. /*
  233.  * Generic unimplemented interrupt routines - ivec_tbl is initialised to
  234.  * point all interrupts here.  The table is then filled in by machine-specific
  235.  * initialisation in dec_setup().
  236.  */
  237. EXPORT(dec_intr_unimplemented)
  238. dec_intr_unimplemented:
  239. mfc0 a1,CP0_CAUSE # cheats way of printing an arg!
  240. nop # to be sure...
  241. PANIC("Unimplemented cpu interrupt! CP0_CAUSE: 0x%x");
  243. EXPORT(asic_intr_unimplemented)
  244. asic_intr_unimplemented:
  245. move a1,t0 # cheats way of printing an arg!
  246. PANIC("Unimplemented asic interrupt! ASIC ISR: 0x%x");
  248. /*
  249.  * FIXME: This interrupt vector table is experimental.  It is initialised with 
  250.  *   *_intr_unimplemented and filled in with the addresses of
  251.  *   machine-specific interrupt routines in dec_setup()  Paul 10/5/97.
  252.  *
  253.  *   The mask_tbls contain the interrupt masks which are used. It is 
  254.  *   initialised with all possible interrupt status bits set, so that 
  255.  *    unused Interrupts are catched. Harald
  256.  */
  257. .data
  258. EXPORT(cpu_mask_tbl)
  259. cpu_mask_tbl:
  260. .word 0x00000000
  261. .word 0x00000000
  262. .word 0x00000000
  263. .word 0x00000000
  264. .word 0x00000000
  265. .word 0x00000000
  266. .word 0x00000000 # these two are unlikely 
  267. .word 0x00000000 # to be used
  268. .word 0x0000ff00 # End of list
  270. EXPORT(cpu_irq_nr)
  271. cpu_irq_nr:
  272. .word 0x00000000
  273. .word 0x00000000
  274. .word 0x00000000
  275. .word 0x00000000
  276. .word 0x00000000
  277. .word 0x00000000
  278. .word 0x00000000 # these two are unlikely 
  279. .word 0x00000000 # to be used
  280. .word 0x00ffffff # End of list
  282. EXPORT(cpu_ivec_tbl)
  283. cpu_ivec_tbl:
  284. PTR dec_intr_unimplemented
  285. PTR dec_intr_unimplemented
  286. PTR dec_intr_unimplemented
  287. PTR dec_intr_unimplemented
  288. PTR dec_intr_unimplemented
  289. PTR dec_intr_unimplemented
  290. PTR dec_intr_unimplemented # these two are unlikely
  291. PTR dec_intr_unimplemented # to be used
  292. PTR dec_intr_unimplemented # EOL
  294. EXPORT(asic_mask_tbl)
  295. asic_mask_tbl:
  296. .word 0
  297. .word 0
  298. .word 0
  299. .word 0
  300. .word 0
  301. .word 0
  302. .word 0
  303. .word 0
  304. .word 0
  305. .word 0
  306. .word 0
  307. .word 0
  308. .word 0
  309. .word 0
  310. .word 0
  311. .word 0
  312. .word 0
  313. .word 0
  314. .word 0
  315. .word 0
  316. .word 0
  317. .word 0
  318. .word 0
  319. .word 0
  320. .word 0
  321. .word 0
  322. .word 0
  323. .word 0
  324. .word 0
  325. .word 0
  326. .word 0
  327. .word 0
  328. .word 0xffffffff # EOL
  330. EXPORT(asic_irq_nr)
  331. asic_irq_nr:
  332. .word 0
  333. .word 0
  334. .word 0
  335. .word 0
  336. .word 0
  337. .word 0
  338. .word 0
  339. .word 0
  340. .word 0
  341. .word 0
  342. .word 0
  343. .word 0
  344. .word 0
  345. .word 0
  346. .word 0
  347. .word 0
  348. .word 0
  349. .word 0
  350. .word 0
  351. .word 0
  352. .word 0
  353. .word 0
  354. .word 0
  355. .word 0
  356. .word 0
  357. .word 0
  358. .word 0
  359. .word 0
  360. .word 0
  361. .word 0
  362. .word 0
  363. .word 0
  364. .word 0xffffffff # EOL