开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
i82365.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：48k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

i82365.c：源码内容
  1. /*======================================================================
  3.     Device driver for Intel 82365 and compatible PC Card controllers.
  5.     i82365.c 1.265 1999/11/10 18:36:21
  7.     The contents of this file are subject to the Mozilla Public
  8.     License Version 1.1 (the "License"); you may not use this file
  9.     except in compliance with the License. You may obtain a copy of
  10.     the License at http://www.mozilla.org/MPL/
  12.     Software distributed under the License is distributed on an "AS
  13.     IS" basis, WITHOUT WARRANTY OF ANY KIND, either express or
  14.     implied. See the License for the specific language governing
  15.     rights and limitations under the License.
  17.     The initial developer of the original code is David A. Hinds
  18.     <dhinds@pcmcia.sourceforge.org>.  Portions created by David A. Hinds
  19.     are Copyright (C) 1999 David A. Hinds.  All Rights Reserved.
  21.     Alternatively, the contents of this file may be used under the
  22.     terms of the GNU General Public License version 2 (the "GPL"), in which
  23.     case the provisions of the GPL are applicable instead of the
  24.     above.  If you wish to allow the use of your version of this file
  25.     only under the terms of the GPL and not to allow others to use
  26.     your version of this file under the MPL, indicate your decision
  27.     by deleting the provisions above and replace them with the notice
  28.     and other provisions required by the GPL.  If you do not delete
  29.     the provisions above, a recipient may use your version of this
  30.     file under either the MPL or the GPL.
  31.     
  32. ======================================================================*/
  34. #include <linux/module.h>
  35. #include <linux/init.h>
  36. #include <linux/config.h>
  37. #include <linux/types.h>
  38. #include <linux/fcntl.h>
  39. #include <linux/string.h>
  40. #include <linux/kernel.h>
  41. #include <linux/errno.h>
  42. #include <linux/timer.h>
  43. #include <linux/sched.h>
  44. #include <linux/slab.h>
  45. #include <linux/pci.h>
  46. #include <linux/ioport.h>
  47. #include <linux/delay.h>
  48. #include <linux/proc_fs.h>
  49. #include <asm/irq.h>
  50. #include <asm/io.h>
  51. #include <asm/bitops.h>
  52. #include <asm/segment.h>
  53. #include <asm/system.h>
  55. #include <pcmcia/version.h>
  56. #include <pcmcia/cs_types.h>
  57. #include <pcmcia/ss.h>
  58. #include <pcmcia/cs.h>
  60. #include <linux/isapnp.h>
  62. /* ISA-bus controllers */
  63. #include "i82365.h"
  64. #include "cirrus.h"
  65. #include "vg468.h"
  66. #include "ricoh.h"
  67. #include "o2micro.h"
  69. #ifdef CONFIG_ARCH_EBSA110
  70. #define I365_MASK (1 << 6)
  71. #define SOCKIRQ2REG(sock,irq) ((irq) ? ((sock) ? 3 : 4) : 0)
  72. #define REG2SOCKIRQ(sock,reg) (6)
  73. #else
  74. #define SOCKIRQ2REG(sock,irq) (irq)
  75. #define REG2SOCKIRQ(sock,reg) (reg)
  76. #endif
  78. #ifdef CONFIG_S3C2410_SMDK
  79. #include <asm/hardware.h>
  80. #define io_base(port) (*(volatile u_char *)(vCF_IO_BASE + port))
  81. #endif /* CONFIG_S3C2410_SMDK */
  83. #define PCMCIA_DEBUG 5
  84. #ifdef PCMCIA_DEBUG
  85. static int pc_debug = PCMCIA_DEBUG;
  86. MODULE_PARM(pc_debug, "i");
  87. #define DEBUG(n, args...)
  88. if (n <=  pc_debug) {
  89. printk(KERN_INFO args);
  90. }
  91. static const char *version =
  92. "i82365.c 1.265 1999/11/10 18:36:21 (David Hinds)";
  93. #else
  94. #define DEBUG(n, args...)
  95. #endif
  97. /*====================================================================*/
  99. /* Parameters that can be set with 'insmod' */
  101. #ifdef CONFIG_ISA
  102. /* Default base address for i82365sl and other ISA chips */
  103. static int i365_base = 0x3e0;
  104. /* Should we probe at 0x3e2 for an extra ISA controller? */
  105. static int extra_sockets = 0;
  106. /* Specify a socket number to ignore */
  107. static int ignore = -1;
  108. /* Bit map or list of interrupts to choose from */
  109. static u_int irq_mask = 0xffff;
  110. static int irq_list[16] = { -1 };
  111. /* The card status change interrupt -- 0 means autoselect */
  112. #ifdef CONFIG_S3C2410_SMDK
  113. static int cs_irq = IRQ_nCF_INS;
  114. #else
  115. static int cs_irq = 0;
  116. #endif /* CONFIG_S3C2410_SMDK */
  117. #endif
  119. /* Probe for safe interrupts? */
  120. static int do_scan = 1;
  121. /* Poll status interval -- 0 means default to interrupt */
  122. static int poll_interval = 0;
  123. /* External clock time, in nanoseconds.  120 ns = 8.33 MHz */
  124. static int cycle_time = 120;
  126. /* Cirrus options */
  127. #ifdef CONFIG_S3C2410_SMDK
  128. static int has_dma = -1;
  129. static int has_led = -1;
  130. static int has_ring = -1;
  131. static int dynamic_mode = 1;
  132. static int freq_bypass = 1;
  133. static int setup_time = 5; /* 80ns (no spec) */
  134. static int cmd_time = 20;  /* 320ns (by spec, 25Mhz clock) */
  135. static int recov_time = 5; /* 80ns (no spec) */
  136. #else
  137. static int has_dma = -1;
  138. static int has_led = -1;
  139. static int has_ring = -1;
  140. static int dynamic_mode = 0;
  141. static int freq_bypass = -1;
  142. static int setup_time = -1;
  143. static int cmd_time = -1;
  144. static int recov_time = -1;
  145. #endif /* CONFIG_S3C2410_SMDK */
  147. #ifdef CONFIG_ISA
  148. /* Vadem options */
  149. static int async_clock = -1;
  150. static int cable_mode = -1;
  151. static int wakeup = 0;
  152. #endif
  154. #ifdef CONFIG_ISA
  155. MODULE_PARM(i365_base, "i");
  156. MODULE_PARM(ignore, "i");
  157. MODULE_PARM(extra_sockets, "i");
  158. MODULE_PARM(irq_mask, "i");
  159. MODULE_PARM(irq_list, "1-16i");
  160. MODULE_PARM(cs_irq, "i");
  161. MODULE_PARM(async_clock, "i");
  162. MODULE_PARM(cable_mode, "i");
  163. MODULE_PARM(wakeup, "i");
  164. #endif
  166. MODULE_PARM(do_scan, "i");
  167. MODULE_PARM(poll_interval, "i");
  168. MODULE_PARM(cycle_time, "i");
  169. MODULE_PARM(has_dma, "i");
  170. MODULE_PARM(has_led, "i");
  171. MODULE_PARM(has_ring, "i");
  172. MODULE_PARM(dynamic_mode, "i");
  173. MODULE_PARM(freq_bypass, "i");
  174. MODULE_PARM(setup_time, "i");
  175. MODULE_PARM(cmd_time, "i");
  176. MODULE_PARM(recov_time, "i");
  178. /*====================================================================*/
  180. typedef struct cirrus_state_t {
  181.     u_char misc1, misc2;
  182.     u_char timer[6];
  183. } cirrus_state_t;
  185. typedef struct vg46x_state_t {
  186.     u_char ctl, ema;
  187. } vg46x_state_t;
  189. typedef struct socket_info_t {
  190.     u_short type, flags;
  191.     socket_cap_t cap;
  192.     ioaddr_t ioaddr;
  193.     u_short psock;
  194.     u_char cs_irq, intr;
  195.     void (*handler)(void *info, u_int events);
  196.     void *info;
  197. #ifdef CONFIG_PROC_FS
  198.     struct proc_dir_entry *proc;
  199. #endif
  200.     union {
  201. cirrus_state_t cirrus;
  202. vg46x_state_t vg46x;
  203.     } state;
  204. } socket_info_t;
  206. /* Where we keep track of our sockets... */
  207. static int sockets /* = 0 */;
  208. static socket_info_t socket[8] /* = {
  209.     { 0, },
  210. } */;
  212. /* Default ISA interrupt mask */
  213. #ifndef I365_MASK
  214. #define I365_MASK 0xdeb8 /* irq 15,14,12,11,10,9,7,5,4,3 */
  215. #endif
  217. #ifdef CONFIG_ISA
  218. static int grab_irq;
  219. static spinlock_t isa_lock = SPIN_LOCK_UNLOCKED;
  220. #define ISA_LOCK(n, f) spin_lock_irqsave(&isa_lock, f)
  221. #define ISA_UNLOCK(n, f) spin_unlock_irqrestore(&isa_lock, f)
  222. #else
  223. #define ISA_LOCK(n, f) do { } while (0)
  224. #define ISA_UNLOCK(n, f) do { } while (0)
  225. #endif
  227. static struct timer_list poll_timer;
  229. /*====================================================================*/
  231. /* Default settings for PCI command configuration register */
  232. #define CMD_DFLT (PCI_COMMAND_IO|PCI_COMMAND_MEMORY| 
  233.   PCI_COMMAND_MASTER|PCI_COMMAND_WAIT)
  235. /* These definitions must match the pcic table! */
  236. #ifdef CONFIG_ISA
  237. typedef enum pcic_id {
  238.     IS_I82365A, IS_I82365B, IS_I82365DF,
  239.     IS_IBM, IS_RF5Cx96, IS_VLSI, IS_VG468, IS_VG469,
  240.     IS_PD6710, IS_PD672X, IS_VT83C469,
  241. } pcic_id;
  242. #endif
  244. /* Flags for classifying groups of controllers */
  245. #define IS_VADEM 0x0001
  246. #define IS_CIRRUS 0x0002
  247. #define IS_TI 0x0004
  248. #define IS_O2MICRO 0x0008
  249. #define IS_VIA 0x0010
  250. #define IS_TOPIC 0x0020
  251. #define IS_RICOH 0x0040
  252. #define IS_UNKNOWN 0x0400
  253. #define IS_VG_PWR 0x0800
  254. #define IS_DF_PWR 0x1000
  255. #define IS_PCI 0x2000
  256. #define IS_ALIVE 0x8000
  258. typedef struct pcic_t {
  259.     char *name;
  260.     u_short flags;
  261. } pcic_t;
  263. static pcic_t pcic[] = {
  264. #ifdef CONFIG_ISA
  265.     { "Intel i82365sl A step", 0 },
  266.     { "Intel i82365sl B step", 0 },
  267.     { "Intel i82365sl DF", IS_DF_PWR },
  268.     { "IBM Clone", 0 },
  269.     { "Ricoh RF5C296/396", 0 },
  270.     { "VLSI 82C146", 0 },
  271.     { "Vadem VG-468", IS_VADEM },
  272.     { "Vadem VG-469", IS_VADEM|IS_VG_PWR },
  273.     { "Cirrus PD6710", IS_CIRRUS },
  274.     { "Cirrus PD672x", IS_CIRRUS },
  275.     { "VIA VT83C469", IS_CIRRUS|IS_VIA },
  276. #endif
  277. };
  279. #define PCIC_COUNT (sizeof(pcic)/sizeof(pcic_t))
  281. /*====================================================================*/
  283. static spinlock_t bus_lock = SPIN_LOCK_UNLOCKED;
  285. static u_char i365_get(u_short sock, u_short reg)
  286. {
  287.     unsigned long flags;
  288.     spin_lock_irqsave(&bus_lock,flags);
  289.     {
  290. ioaddr_t port = socket[sock].ioaddr;
  291. u_char val;
  292. reg = I365_REG(socket[sock].psock, reg);
  293. #ifdef CONFIG_S3C2410_SMDK
  294. io_base(port) = (u_char) reg;
  295. val = io_base(port+1);
  296. #else
  297. outb(reg, port); val = inb(port+1);
  298. #endif
  299. spin_unlock_irqrestore(&bus_lock,flags);
  300. return val;
  301.     }
  302. }
  304. static void i365_set(u_short sock, u_short reg, u_char data)
  305. {
  306.     unsigned long flags;
  307.     spin_lock_irqsave(&bus_lock,flags);
  308.     {
  309. ioaddr_t port = socket[sock].ioaddr;
  310. u_char val = I365_REG(socket[sock].psock, reg);
  311. #ifdef CONFIG_S3C2410_SMDK
  312. io_base(port) = (u_char)val;
  313. io_base(port+1) = (u_char)data;
  314. #else
  315. outb(val, port); outb(data, port+1);
  316. #endif
  317. spin_unlock_irqrestore(&bus_lock,flags);
  318.     }
  319. }
  321. static void i365_bset(u_short sock, u_short reg, u_char mask)
  322. {
  323.     u_char d = i365_get(sock, reg);
  324.     d |= mask;
  325.     i365_set(sock, reg, d);
  326. }
  328. static void i365_bclr(u_short sock, u_short reg, u_char mask)
  329. {
  330.     u_char d = i365_get(sock, reg);
  331.     d &= ~mask;
  332.     i365_set(sock, reg, d);
  333. }
  335. static void i365_bflip(u_short sock, u_short reg, u_char mask, int b)
  336. {
  337.     u_char d = i365_get(sock, reg);
  338.     if (b)
  339. d |= mask;
  340.     else
  341. d &= ~mask;
  342.     i365_set(sock, reg, d);
  343. }
  345. static u_short i365_get_pair(u_short sock, u_short reg)
  346. {
  347.     u_short a, b;
  348.     a = i365_get(sock, reg);
  349.     b = i365_get(sock, reg+1);
  350.     return (a + (b<<8));
  351. }
  353. static void i365_set_pair(u_short sock, u_short reg, u_short data)
  354. {
  355.     i365_set(sock, reg, data & 0xff);
  356.     i365_set(sock, reg+1, data >> 8);
  357. }
  359. /*======================================================================
  361.     Code to save and restore global state information for Cirrus
  362.     PD67xx controllers, and to set and report global configuration
  363.     options.
  365.     The VIA controllers also use these routines, as they are mostly
  366.     Cirrus lookalikes, without the timing registers.
  367.     
  368. ======================================================================*/
  370. #define flip(v,b,f) (v = ((f)<0) ? v : ((f) ? ((v)|(b)) : ((v)&(~b))))
  372. static void cirrus_get_state(u_short s)
  373. {
  374.     int i;
  375.     cirrus_state_t *p = &socket[s].state.cirrus;
  376.     p->misc1 = i365_get(s, PD67_MISC_CTL_1);
  377.     p->misc1 &= (PD67_MC1_MEDIA_ENA | PD67_MC1_INPACK_ENA);
  378.     p->misc2 = i365_get(s, PD67_MISC_CTL_2);
  379.     for (i = 0; i < 6; i++)
  380. p->timer[i] = i365_get(s, PD67_TIME_SETUP(0)+i);
  381. }
  383. static void cirrus_set_state(u_short s)
  384. {
  385.     int i;
  386.     u_char misc;
  387.     cirrus_state_t *p = &socket[s].state.cirrus;
  389.     misc = i365_get(s, PD67_MISC_CTL_2);
  390.     i365_set(s, PD67_MISC_CTL_2, p->misc2);
  391.     if (misc & PD67_MC2_SUSPEND) mdelay(50);
  392.     misc = i365_get(s, PD67_MISC_CTL_1);
  393.     misc &= ~(PD67_MC1_MEDIA_ENA | PD67_MC1_INPACK_ENA);
  394.     i365_set(s, PD67_MISC_CTL_1, misc | p->misc1);
  395.     for (i = 0; i < 6; i++)
  396. i365_set(s, PD67_TIME_SETUP(0)+i, p->timer[i]);
  397. }
  399. static u_int __init cirrus_set_opts(u_short s, char *buf)
  400. {
  401.     socket_info_t *t = &socket[s];
  402.     cirrus_state_t *p = &socket[s].state.cirrus;
  403.     u_int mask = 0xffff;
  405.     if (has_ring == -1) has_ring = 1;
  406.     flip(p->misc2, PD67_MC2_IRQ15_RI, has_ring);
  407.     flip(p->misc2, PD67_MC2_DYNAMIC_MODE, dynamic_mode);
  408.     if (p->misc2 & PD67_MC2_IRQ15_RI)
  409. strcat(buf, " [ring]");
  410.     if (p->misc2 & PD67_MC2_DYNAMIC_MODE)
  411. strcat(buf, " [dyn mode]");
  412.     if (p->misc1 & PD67_MC1_INPACK_ENA)
  413. strcat(buf, " [inpack]");
  414.     if (!(t->flags & IS_PCI)) {
  415. if (p->misc2 & PD67_MC2_IRQ15_RI)
  416.     mask &= ~0x8000;
  417. if (has_led > 0) {
  418.     strcat(buf, " [led]");
  419.     mask &= ~0x1000;
  420. }
  421. if (has_dma > 0) {
  422.     strcat(buf, " [dma]");
  423.     mask &= ~0x0600;
  424. flip(p->misc2, PD67_MC2_FREQ_BYPASS, freq_bypass);
  425. if (p->misc2 & PD67_MC2_FREQ_BYPASS)
  426.     strcat(buf, " [freq bypass]");
  427. }
  428.     }
  429.     if (!(t->flags & IS_VIA)) {
  430. if (setup_time >= 0)
  431.     p->timer[0] = p->timer[3] = setup_time;
  432. if (cmd_time > 0) {
  433.     p->timer[1] = cmd_time;
  434.     p->timer[4] = cmd_time*2+4;
  435. }
  436. if (p->timer[1] == 0) {
  437.     p->timer[1] = 6; p->timer[4] = 16;
  438.     if (p->timer[0] == 0)
  439. p->timer[0] = p->timer[3] = 1;
  440. }
  441. if (recov_time >= 0)
  442.     p->timer[2] = p->timer[5] = recov_time;
  443. buf += strlen(buf);
  444. sprintf(buf, " [%d/%d/%d] [%d/%d/%d]", p->timer[0], p->timer[1],
  445. p->timer[2], p->timer[3], p->timer[4], p->timer[5]);
  446.     }
  447.     return mask;
  448. }
  450. /*======================================================================
  452.     Code to save and restore global state information for Vadem VG468
  453.     and VG469 controllers, and to set and report global configuration
  454.     options.
  455.     
  456. ======================================================================*/
  458. #ifdef CONFIG_ISA
  460. static void vg46x_get_state(u_short s)
  461. {
  462.     vg46x_state_t *p = &socket[s].state.vg46x;
  463.     p->ctl = i365_get(s, VG468_CTL);
  464.     if (socket[s].type == IS_VG469)
  465. p->ema = i365_get(s, VG469_EXT_MODE);
  466. }
  468. static void vg46x_set_state(u_short s)
  469. {
  470.     vg46x_state_t *p = &socket[s].state.vg46x;
  471.     i365_set(s, VG468_CTL, p->ctl);
  472.     if (socket[s].type == IS_VG469)
  473. i365_set(s, VG469_EXT_MODE, p->ema);
  474. }
  476. static u_int __init vg46x_set_opts(u_short s, char *buf)
  477. {
  478.     vg46x_state_t *p = &socket[s].state.vg46x;
  479.     
  480.     flip(p->ctl, VG468_CTL_ASYNC, async_clock);
  481.     flip(p->ema, VG469_MODE_CABLE, cable_mode);
  482.     if (p->ctl & VG468_CTL_ASYNC)
  483. strcat(buf, " [async]");
  484.     if (p->ctl & VG468_CTL_INPACK)
  485. strcat(buf, " [inpack]");
  486.     if (socket[s].type == IS_VG469) {
  487. u_char vsel = i365_get(s, VG469_VSELECT);
  488. if (vsel & VG469_VSEL_EXT_STAT) {
  489.     strcat(buf, " [ext mode]");
  490.     if (vsel & VG469_VSEL_EXT_BUS)
  491. strcat(buf, " [isa buf]");
  492. }
  493. if (p->ema & VG469_MODE_CABLE)
  494.     strcat(buf, " [cable]");
  495. if (p->ema & VG469_MODE_COMPAT)
  496.     strcat(buf, " [c step]");
  497.     }
  498.     return 0xffff;
  499. }
  501. #endif
  504. /*======================================================================
  506.     Generic routines to get and set controller options
  507.     
  508. ======================================================================*/
  510. static void get_bridge_state(u_short s)
  511. {
  512.     socket_info_t *t = &socket[s];
  513.     if (t->flags & IS_CIRRUS)
  514. cirrus_get_state(s);
  515. #ifdef CONFIG_ISA
  516.     else if (t->flags & IS_VADEM)
  517. vg46x_get_state(s);
  518. #endif
  519. }
  521. static void set_bridge_state(u_short s)
  522. {
  523.     socket_info_t *t = &socket[s];
  524.     if (t->flags & IS_CIRRUS)
  525. cirrus_set_state(s);
  526.     else {
  527. i365_set(s, I365_GBLCTL, 0x00);
  528. i365_set(s, I365_GENCTL, 0x00);
  529.     }
  530.     i365_bflip(s, I365_INTCTL, I365_INTR_ENA, t->intr);
  531. #ifdef CONFIG_ISA
  532.     if (t->flags & IS_VADEM)
  533. vg46x_set_state(s);
  534. #endif
  535. }
  537. static u_int __init set_bridge_opts(u_short s, u_short ns)
  538. {
  539.     u_short i;
  540.     u_int m = 0xffff;
  541.     char buf[128];
  543.     for (i = s; i < s+ns; i++) {
  544. if (socket[i].flags & IS_ALIVE) {
  545.     printk(KERN_INFO "    host opts [%d]: already alive!n", i);
  546.     continue;
  547. }
  548. buf[0] = '';
  549. get_bridge_state(i);
  550. if (socket[i].flags & IS_CIRRUS)
  551.     m = cirrus_set_opts(i, buf);
  552. #ifdef CONFIG_ISA
  553. else if (socket[i].flags & IS_VADEM)
  554.     m = vg46x_set_opts(i, buf);
  555. #endif
  556. set_bridge_state(i);
  557. printk(KERN_INFO "    host opts [%d]:%sn", i,
  558.        (*buf) ? buf : " none");
  559.     }
  560.     return m;
  561. }
  563. /*======================================================================
  565.     Interrupt testing code, for ISA and PCI interrupts
  566.     
  567. ======================================================================*/
  569. #ifdef CONFIG_ISA
  570. #ifndef CONFIG_S3C2410_SMDK
  571. static u_int __init isa_scan(u_short sock, u_int mask0)
  572. {
  573.     u_int mask1 = 0;
  574.     int i;
  576. #ifdef __alpha__
  577. #define PIC 0x4d0
  578.     /* Don't probe level-triggered interrupts -- reserved for PCI */
  579.     mask0 &= ~(inb(PIC) | (inb(PIC+1) << 8));
  580. #endif
  581.     
  582.     if (do_scan) {
  583. set_bridge_state(sock);
  584. i365_set(sock, I365_CSCINT, 0);
  585. for (i = 0; i < 16; i++)
  586.     if ((mask0 & (1 << i) ))
  587. mask1 |= (1 << i);
  588. for (i = 0; i < 16; i++)
  589.     if ((mask1 & (1 << i)))
  590. mask1 ^= (1 << i);
  591.     }
  592.     
  593.     printk(KERN_INFO "    ISA irqs (");
  594.     if (mask1) {
  595. printk("scanned");
  596.     } else {
  597. /* Fallback: just find interrupts that aren't in use */
  598. for (i = 0; i < 16; i++)
  599.     if ((mask0 & (1 << i)))
  600. mask1 |= (1 << i);
  601. printk("default");
  602. /* If scan failed, default to polled status */
  603. if (!cs_irq && (poll_interval == 0)) poll_interval = HZ;
  604.     }
  605.     printk(") = ");
  606.     
  607.     for (i = 0; i < 16; i++)
  608. if (mask1 & (1<<i))
  609.     printk("%s%d", ((mask1 & ((1<<i)-1)) ? "," : ""), i);
  610.     if (mask1 == 0) printk("none!");
  611.     
  612.     return mask1;
  613. }
  614. #endif /* CONFIG_S3C2410_SMDK */
  615. #endif /* CONFIG_ISA */
  617. /*====================================================================*/
  619. /* Time conversion functions */
  621. static int to_cycles(int ns)
  622. {
  623.     return ns/cycle_time;
  624. }
  626. static int to_ns(int cycles)
  627. {
  628.     return cycle_time*cycles;
  629. }
  631. /*====================================================================*/
  633. #ifdef CONFIG_ISA
  635. static int __init identify(u_short port, u_short sock)
  636. {
  637.     u_char val;
  638.     int type = -1;
  640.     /* Use the next free entry in the socket table */
  641.     socket[sockets].ioaddr = port;
  642.     socket[sockets].psock = sock;
  643.     
  644.     /* Wake up a sleepy Cirrus controller */
  645.     if (wakeup) {
  646. i365_bclr(sockets, PD67_MISC_CTL_2, PD67_MC2_SUSPEND);
  647. /* Pause at least 50 ms */
  648. mdelay(50);
  649.     }
  651.     if ((val = i365_get(sockets, I365_IDENT)) & 0x70) {
  652. return -1;
  653.     }
  654.     switch (val) {
  655.     case 0x82:
  656. type = IS_I82365A; break;
  657.     case 0x83: 
  658. type = IS_I82365B; break;
  659.     case 0x84:
  660. type = IS_I82365DF; break;
  661.     case 0x88: case 0x89: case 0x8a:
  662. type = IS_IBM; break;
  663.     }
  665. #ifndef CONFIG_S3C2410_SMDK
  666.     /* Check for Vadem VG-468 chips */
  667.     outb(0x0e, port);
  668.     outb(0x37, port);
  669.     i365_bset(sockets, VG468_MISC, VG468_MISC_VADEMREV);
  670.     val = i365_get(sockets, I365_IDENT);
  671.     if (val & I365_IDENT_VADEM) {
  672. i365_bclr(sockets, VG468_MISC, VG468_MISC_VADEMREV);
  673. type = ((val & 7) >= 4) ? IS_VG469 : IS_VG468;
  674.     }
  676.     /* Check for Ricoh chips */
  677.     val = i365_get(sockets, RF5C_CHIP_ID);
  678.     if ((val == RF5C_CHIP_RF5C296) || (val == RF5C_CHIP_RF5C396))
  679. type = IS_RF5Cx96;
  680. #endif
  682.     /* Check for Cirrus CL-PD67xx chips */
  683.     i365_set(sockets, PD67_CHIP_INFO, 0);
  684.     val = i365_get(sockets, PD67_CHIP_INFO);
  685.     if ((val & PD67_INFO_CHIP_ID) == PD67_INFO_CHIP_ID) {
  686. val = i365_get(sockets, PD67_CHIP_INFO);
  687. if ((val & PD67_INFO_CHIP_ID) == 0) {
  688.     type = (val & PD67_INFO_SLOTS) ? IS_PD672X : IS_PD6710;
  689.     i365_set(sockets, PD67_EXT_INDEX, 0xe5);
  690.     if (i365_get(sockets, PD67_EXT_INDEX) != 0xe5)
  691. type = IS_VT83C469;
  692. }
  693.     }
  694.     return type;
  695. } /* identify */
  697. #endif
  699. /*======================================================================
  701.     See if a card is present, powered up, in IO mode, and already
  702.     bound to a (non PC Card) Linux driver.  We leave these alone.
  704.     We make an exception for cards that seem to be serial devices.
  705.     
  706. ======================================================================*/
  708. static int __init is_alive(u_short sock)
  709. {
  710.     u_char stat;
  711.     u_short start, stop;
  712.     
  713.     stat = i365_get(sock, I365_STATUS);
  714.     start = i365_get_pair(sock, I365_IO(0)+I365_W_START);
  715.     stop = i365_get_pair(sock, I365_IO(0)+I365_W_STOP);
  716.     if ((stat & I365_CS_DETECT) && (stat & I365_CS_POWERON) &&
  717. (i365_get(sock, I365_INTCTL) & I365_PC_IOCARD) &&
  718. (i365_get(sock, I365_ADDRWIN) & I365_ENA_IO(0)) &&
  719. (check_region(start, stop-start+1) != 0) &&
  720. ((start & 0xfeef) != 0x02e8))
  721. return 1;
  722.     else
  723. return 0;
  724. }
  726. /*====================================================================*/
  728. static void __init add_socket(u_short port, int psock, int type)
  729. {
  730.     socket[sockets].ioaddr = port;
  731.     socket[sockets].psock = psock;
  732.     socket[sockets].type = type;
  733.     socket[sockets].flags = pcic[type].flags;
  734.     if (is_alive(sockets))
  735. socket[sockets].flags |= IS_ALIVE;
  736.     sockets++;
  737. }
  739. static void __init add_pcic(int ns, int type)
  740. {
  741.     u_int mask = 0, i, base;
  742.     int use_pci = 0, isa_irq = 0;
  743.     socket_info_t *t = &socket[sockets-ns];
  745.     base = sockets-ns;
  746.     if (t->ioaddr > 0) request_region(t->ioaddr, 2, "i82365");
  747.     if (base == 0) printk("n");
  748.     printk(KERN_INFO "  %s", pcic[type].name);
  749.     printk(" ISA-to-PCMCIA at port %#x ofs 0x%02x",
  750.        t->ioaddr, t->psock*0x40);
  751.     printk(", %d socket%sn", ns, ((ns > 1) ? "s" : ""));
  753. #ifdef CONFIG_ISA
  754.     /* Set host options, build basic interrupt mask */
  755.     if (irq_list[0] == -1)
  756. mask = irq_mask;
  757.     else
  758. for (i = mask = 0; i < 16; i++)
  759.     mask |= (1<<irq_list[i]);
  760. #endif
  762.     mask &= I365_MASK & set_bridge_opts(base, ns);
  763. #ifdef CONFIG_ISA
  764. #ifndef CONFIG_S3C2410_SMDK
  765.     /* Scan for ISA interrupts */
  766.     mask = isa_scan(base, mask);
  767. #endif
  768. #else
  769.     printk(KERN_INFO "    PCI card interrupts,");
  770. #endif
  772. #ifdef CONFIG_ISA
  773.     /* Poll if only two interrupts available */
  774.     if (!use_pci && !poll_interval) {
  775. u_int tmp = (mask & 0xff20);
  776. tmp = tmp & (tmp-1);
  777. if ((tmp & (tmp-1)) == 0)
  778.     poll_interval = HZ;
  779.     }
  780.     /* Only try an ISA cs_irq if this is the first controller */
  781.     if (!use_pci && !grab_irq && (cs_irq || !poll_interval)) {
  782. /* Avoid irq 12 unless it is explicitly requested */
  783. u_int cs_mask = mask & ((cs_irq) ? (1<<cs_irq) : ~(1<<12));
  784. for (cs_irq = 15; cs_irq > 0; cs_irq--)
  785.     if ((cs_mask & (1 << cs_irq)))
  786. break;
  787. if (cs_irq) {
  788.     grab_irq = 1;
  789.     isa_irq = cs_irq;
  790.     printk(" status change on irq %dn", cs_irq);
  791. }
  792.     }
  793. #endif
  795.     if (!use_pci && !isa_irq) {
  796. if (poll_interval == 0)
  797.     poll_interval = HZ;
  798. printk(" polling interval = %d msn",
  799.        poll_interval * 1000 / HZ);
  800.     }
  802.     /* Update socket interrupt information, capabilities */
  803.     for (i = 0; i < ns; i++) {
  804. #ifdef CONFIG_S3C2410_SMDK
  805. /* Use SS_CAP_STATIC_MAP which disables the memory resource
  806.    database check and SS_CAP_PAGE_REGS which disable io port 
  807.    maximun limit 0xffff */
  808. t[i].cap.features |= SS_CAP_PCCARD | SS_CAP_STATIC_MAP | SS_CAP_PAGE_REGS;
  809. /* We just pass up an offset which is applied to client-requested 
  810.    base I/O addresses in alloc_io_space() */
  811. t[i].cap.io_offset = vCF_IO_BASE;
  812. /* Map Size */
  813. t[i].cap.map_size = 0x1000;
  814. /* Do not use ISA irq */
  815. t[i].cap.irq_mask = 0;
  816. t[i].cap.pci_irq = IRQ_CF_RDY;
  817. /* Card Detect IRQ */
  818. t[i].cs_irq = isa_irq;
  819. /* Enable Management Interrupt for card detect */
  820. t[i].intr = I365_INTR_ENA;
  821. /* PD6710 IRQ3 is only connected to IRQ_CF_RDY */
  822. t[i].intr |= 3 << 0;
  823. #else
  824. t[i].cap.features |= SS_CAP_PCCARD;
  825. t[i].cap.map_size = 0x1000;
  826. t[i].cap.irq_mask = mask;
  827. t[i].cs_irq = isa_irq;
  828. #endif
  829.     }
  831. } /* add_pcic */
  834. /*====================================================================*/
  836. #ifdef CONFIG_ISA
  838. #if defined(CONFIG_ISAPNP) || (defined(CONFIG_ISAPNP_MODULE) && defined(MODULE))
  839. #define I82365_ISAPNP
  840. #endif
  842. #ifdef I82365_ISAPNP
  843. static struct isapnp_device_id id_table[] __initdata = {
  844. {  ISAPNP_ANY_ID, ISAPNP_ANY_ID, ISAPNP_VENDOR('P', 'N', 'P'),
  845. ISAPNP_FUNCTION(0x0e00), (unsigned long) "Intel 82365-Compatible" },
  846. {  ISAPNP_ANY_ID, ISAPNP_ANY_ID, ISAPNP_VENDOR('P', 'N', 'P'),
  847. ISAPNP_FUNCTION(0x0e01), (unsigned long) "Cirrus Logic CL-PD6720" },
  848. {  ISAPNP_ANY_ID, ISAPNP_ANY_ID, ISAPNP_VENDOR('P', 'N', 'P'),
  849. ISAPNP_FUNCTION(0x0e02), (unsigned long) "VLSI VL82C146" },
  850. { 0 }
  851. };
  852. MODULE_DEVICE_TABLE(isapnp, id_table);
  854. static struct pci_dev *i82365_pnpdev;
  855. #endif
  857. static void __init isa_probe(void)
  858. {
  859. #ifdef CONFIG_S3C2410_SMDK
  860.     int i, sock, id;
  861. #else
  862.     int i, j, sock, k, ns, id;
  863. #endif
  864.     ioaddr_t port;
  865. #ifdef I82365_ISAPNP
  866.     struct isapnp_device_id *devid;
  867.     struct pci_dev *dev;
  869.     for (devid = id_table; devid->vendor; devid++) {
  870. if ((dev = isapnp_find_dev(NULL, devid->vendor, devid->function, NULL))) {
  871.     printk("ISAPNP ");
  873.     if (dev->prepare && dev->prepare(dev) < 0) {
  874. printk("prepare failedn");
  875. break;
  876.     }
  878.     if (dev->activate && dev->activate(dev) < 0) {
  879. printk("activate failedn");
  880. break;
  881.     }
  883.     if ((i365_base = pci_resource_start(dev, 0))) {
  884. printk("no resources ?n");
  885. break;
  886.     }
  887.     i82365_pnpdev = dev;
  888.     break;
  889. }
  890.     }
  891. #endif
  893.     if (check_region(i365_base, 2) != 0) {
  894. if (sockets == 0)
  895.     printk("port conflict at %#xn", i365_base);
  896. return;
  897.     }
  899.     id = identify(i365_base, 0);
  900.     if ((id == IS_I82365DF) && (identify(i365_base, 1) != id)) {
  901. for (i = 0; i < 4; i++) {
  902.     if (i == ignore) continue;
  903.     port = i365_base + ((i & 1) << 2) + ((i & 2) << 1);
  904.     sock = (i & 1) << 1;
  905.     if (identify(port, sock) == IS_I82365DF) {
  906.     add_socket(port, sock, IS_VLSI);
  907.     add_pcic(1, IS_VLSI);
  908.     }
  909. }
  910.     } else {
  911. #ifdef CONFIG_S3C2410_SMDK
  912. /* There is just one socket */
  913. add_socket(i365_base, 0, id);
  914. add_pcic(1, id);
  915. #else
  916. for (i = 0; i < (extra_sockets ? 8 : 4); i += 2) {
  917.     port = i365_base + 2*(i>>2);
  918.     sock = (i & 3);
  919.     id = identify(port, sock);
  920.     if (id < 0) continue;
  922.     for (j = ns = 0; j < 2; j++) {
  923. /* Does the socket exist? */
  924. if ((ignore == i+j) || (identify(port, sock+j) < 0))
  925.     continue;
  926. /* Check for bad socket decode */
  927. for (k = 0; k <= sockets; k++)
  928.     i365_set(k, I365_MEM(0)+I365_W_OFF, k);
  929. for (k = 0; k <= sockets; k++)
  930.     if (i365_get(k, I365_MEM(0)+I365_W_OFF) != k)
  931. break;
  932. if (k <= sockets) break;
  933. add_socket(port, sock+j, id); ns++;
  934.     }
  935.     if (ns != 0)
  936. add_pcic(ns, id);
  937. }
  938. #endif
  939.     }
  940. }
  942. #endif
  944. /*====================================================================*/
  946. static u_int pending_events[8];
  947. static spinlock_t pending_event_lock = SPIN_LOCK_UNLOCKED;
  949. static void pcic_bh(void *dummy)
  950. {
  951. u_int events;
  952. int i;
  954. for (i=0; i < sockets; i++) {
  955. spin_lock_irq(&pending_event_lock);
  956. events = pending_events[i];
  957. pending_events[i] = 0;
  958. spin_unlock_irq(&pending_event_lock);
  959. /* 
  960. SS_DETECT events need a small delay here. The reason for this is that 
  961. the "is there a card" electronics need time to see the card after the
  962. "we have a card coming in" electronics have seen it. 
  963. */
  964. if (events & SS_DETECT) 
  965. mdelay(4);
  966. if (socket[i].handler)
  967. socket[i].handler(socket[i].info, events);
  968. }
  969. }
  971. static struct tq_struct pcic_task = {
  972. routine: pcic_bh
  973. };
  975. static unsigned long last_detect_jiffies;
  977. static void pcic_interrupt(int irq, void *dev,
  978.     struct pt_regs *regs)
  979. {
  980.     int i, j, csc;
  981.     u_int events, active;
  982. #ifdef CONFIG_ISA
  983.     u_long flags = 0;
  984. #endif
  986.     for (j = 0; j < 20; j++) {
  987. active = 0;
  988. for (i = 0; i < sockets; i++) {
  989.     if ((socket[i].cs_irq != irq) &&
  990. (socket[i].cap.pci_irq != irq))
  991. continue;
  992.     ISA_LOCK(i, flags);
  993.     csc = i365_get(i, I365_CSC);
  994.     if ((csc == 0) || (!socket[i].handler) || 
  995. (i365_get(i, I365_IDENT) & 0x70)) {
  996. ISA_UNLOCK(i, flags);
  997. continue;
  998.     }
  999.     events = (csc & I365_CSC_DETECT) ? SS_DETECT : 0;
  1000.     
  1001.     
  1002.     /* Several sockets will send multiple "new card detected"
  1003.        events in rapid succession. However, the rest of the pcmcia expects 
  1004.        only one such event. We just ignore these events by having a
  1005.                timeout */
  1007.     if (events) {
  1008.      if ((jiffies - last_detect_jiffies)<(HZ/20)) 
  1009.      events = 0;
  1010.      last_detect_jiffies = jiffies;
  1011.     
  1012.     }
  1014.     if (i365_get(i, I365_INTCTL) & I365_PC_IOCARD)
  1015. events |= (csc & I365_CSC_STSCHG) ? SS_STSCHG : 0;
  1016.     else {
  1017. events |= (csc & I365_CSC_BVD1) ? SS_BATDEAD : 0;
  1018. events |= (csc & I365_CSC_BVD2) ? SS_BATWARN : 0;
  1019. events |= (csc & I365_CSC_READY) ? SS_READY : 0;
  1020.     }
  1021.     ISA_UNLOCK(i, flags);
  1022.     DEBUG(2, "i82365: socket %d event 0x%02xn", i, events);
  1024.     if (events) {
  1025.     spin_lock(&pending_event_lock);
  1026.     pending_events[i] |= events;
  1027.     spin_unlock(&pending_event_lock);
  1028.     schedule_task(&pcic_task);
  1029.     }
  1030.     active |= events;
  1031. }
  1032. if (!active) break;
  1033.     }
  1034.     if (j == 20)
  1035. printk(KERN_NOTICE "i82365: infinite loop in interrupt handlern");
  1037.     DEBUG(4, "i82365: interrupt donen");
  1038. } /* pcic_interrupt */
  1040. static void pcic_interrupt_wrapper(u_long data)
  1041. {
  1042.     pcic_interrupt(0, NULL, NULL);
  1043.     poll_timer.expires = jiffies + poll_interval;
  1044.     add_timer(&poll_timer);
  1045. }
  1047. /*====================================================================*/
  1049. static int pcic_register_callback(unsigned int sock, void (*handler)(void *, unsigned int), void * info)
  1050. {
  1051.     socket[sock].handler = handler;
  1052.     socket[sock].info = info;
  1053.     if (handler == NULL) {
  1054. MOD_DEC_USE_COUNT;
  1055.     } else {
  1056. MOD_INC_USE_COUNT;
  1057.     }
  1058.     return 0;
  1059. } /* pcic_register_callback */
  1061. /*====================================================================*/
  1063. static int pcic_inquire_socket(unsigned int sock, socket_cap_t *cap)
  1064. {
  1065.     *cap = socket[sock].cap;
  1066.     return 0;
  1067. } /* pcic_inquire_socket */
  1069. /*====================================================================*/
  1071. static int i365_get_status(u_short sock, u_int *value)
  1072. {
  1073.     u_int status;
  1075.     status = i365_get(sock, I365_STATUS);
  1076.     *value = ((status & I365_CS_DETECT) == I365_CS_DETECT)
  1077. ? SS_DETECT : 0;
  1079.     if (i365_get(sock, I365_INTCTL) & I365_PC_IOCARD)
  1080. *value |= (status & I365_CS_STSCHG) ? 0 : SS_STSCHG;
  1081.     else {
  1082. *value |= (status & I365_CS_BVD1) ? 0 : SS_BATDEAD;
  1083. *value |= (status & I365_CS_BVD2) ? 0 : SS_BATWARN;
  1084.     }
  1085.     *value |= (status & I365_CS_WRPROT) ? SS_WRPROT : 0;
  1086.     *value |= (status & I365_CS_READY) ? SS_READY : 0;
  1087.     *value |= (status & I365_CS_POWERON) ? SS_POWERON : 0;
  1089. #ifdef CONFIG_ISA
  1090.     if (socket[sock].type == IS_VG469) {
  1091. status = i365_get(sock, VG469_VSENSE);
  1092. if (socket[sock].psock & 1) {
  1093.     *value |= (status & VG469_VSENSE_B_VS1) ? 0 : SS_3VCARD;
  1094.     *value |= (status & VG469_VSENSE_B_VS2) ? 0 : SS_XVCARD;
  1095. } else {
  1096.     *value |= (status & VG469_VSENSE_A_VS1) ? 0 : SS_3VCARD;
  1097.     *value |= (status & VG469_VSENSE_A_VS2) ? 0 : SS_XVCARD;
  1098. }
  1099.     }
  1100. #endif
  1101.     
  1102.     DEBUG(1, "i82365: GetStatus(%d) = %#4.4xn", sock, *value);
  1103.     return 0;
  1104. } /* i365_get_status */
  1106. /*====================================================================*/
  1108. static int i365_get_socket(u_short sock, socket_state_t *state)
  1109. {
  1110.     socket_info_t *t = &socket[sock];
  1111.     u_char reg, vcc, vpp;
  1113.     reg = i365_get(sock, I365_POWER);
  1114.     state->flags = (reg & I365_PWR_AUTO) ? SS_PWR_AUTO : 0;
  1115.     state->flags |= (reg & I365_PWR_OUT) ? SS_OUTPUT_ENA : 0;
  1116.     vcc = reg & I365_VCC_MASK; vpp = reg & I365_VPP1_MASK;
  1117.     state->Vcc = state->Vpp = 0;
  1118.     if (t->flags & IS_CIRRUS) {
  1119. printk("t->flags & IS_CIRRUS =%dn",t->flags & IS_CIRRUS);
  1120. if (i365_get(sock, PD67_MISC_CTL_1) & PD67_MC1_VCC_3V) {
  1121.          if (reg & I365_VCC_5V) state->Vcc = 33;
  1122.     if (vpp == I365_VPP1_5V) state->Vpp = 33;
  1123. } else {
  1124.     if (reg & I365_VCC_5V) state->Vcc = 50;
  1125.     if (vpp == I365_VPP1_5V) state->Vpp = 50;
  1126. }
  1127. printk("%d state->Vcc = %dn",__LINE__,state->Vcc);
  1128. if (vpp == I365_VPP1_12V) state->Vpp = 120;
  1129.     } else if (t->flags & IS_VG_PWR) {
  1130. if (i365_get(sock, VG469_VSELECT) & VG469_VSEL_VCC) {
  1131.     if (reg & I365_VCC_5V) state->Vcc = 33;
  1132.     if (vpp == I365_VPP1_5V) state->Vpp = 33;
  1133. } else {
  1134.     if (reg & I365_VCC_5V) state->Vcc = 50;
  1135.     if (vpp == I365_VPP1_5V) state->Vpp = 50;
  1136. }
  1137.  printk("%d state->Vcc = %dn",__LINE__,state->Vcc);
  1138. if (vpp == I365_VPP1_12V) state->Vpp = 120;
  1139.     } else if (t->flags & IS_DF_PWR) {
  1140. if (vcc == I365_VCC_3V) state->Vcc = 33;
  1141. if (vcc == I365_VCC_5V) state->Vcc = 50;
  1142. if (vpp == I365_VPP1_5V) state->Vpp = 50;
  1143. if (vpp == I365_VPP1_12V) state->Vpp = 120;
  1144.     } else {
  1145. if (reg & I365_VCC_5V) {
  1146.     state->Vcc = 50;
  1147.     if (vpp == I365_VPP1_5V) state->Vpp = 50;
  1148.     if (vpp == I365_VPP1_12V) state->Vpp = 120;
  1149. }
  1150.     }
  1151.      printk("%d state->Vcc = %dn",__LINE__,state->Vcc);
  1152.     /* IO card, RESET flags, IO interrupt */
  1153.     reg = i365_get(sock, I365_INTCTL);
  1154.     state->flags |= (reg & I365_PC_RESET) ? 0 : SS_RESET;
  1155.     if (reg & I365_PC_IOCARD) state->flags |= SS_IOCARD;
  1156.     state->io_irq = REG2SOCKIRQ(sock, reg & I365_IRQ_MASK);
  1157.     
  1158.     /* speaker control */
  1159.     if (t->flags & IS_CIRRUS) {
  1160. if (i365_get(sock, PD67_MISC_CTL_1) & PD67_MC1_SPKR_ENA)
  1161.     state->flags |= SS_SPKR_ENA;
  1162.     }
  1163.     
  1164.     /* Card status change mask */
  1165.     reg = i365_get(sock, I365_CSCINT);
  1166.     state->csc_mask = (reg & I365_CSC_DETECT) ? SS_DETECT : 0;
  1167.     if (state->flags & SS_IOCARD)
  1168. state->csc_mask |= (reg & I365_CSC_STSCHG) ? SS_STSCHG : 0;
  1169.     else {
  1170. state->csc_mask |= (reg & I365_CSC_BVD1) ? SS_BATDEAD : 0;
  1171. state->csc_mask |= (reg & I365_CSC_BVD2) ? SS_BATWARN : 0;
  1172. state->csc_mask |= (reg & I365_CSC_READY) ? SS_READY : 0;
  1173.     }
  1174.     
  1175.     DEBUG(1, "i82365: GetSocket(%d) = flags %#3.3x, Vcc %d, Vpp %d, "
  1176.   "io_irq %d, csc_mask %#2.2xn", sock, state->flags,
  1177.   state->Vcc, state->Vpp, state->io_irq, state->csc_mask);
  1178.     return 0;
  1179. } /* i365_get_socket */
  1181. /*====================================================================*/
  1183. static int i365_set_socket(u_short sock, socket_state_t *state)
  1184. {
  1185.     socket_info_t *t = &socket[sock];
  1186.     u_char reg;
  1187.     
  1188.     DEBUG(1, "i82365: SetSocket(%d, flags %#3.3x, Vcc %d, Vpp %d, "
  1189.   "io_irq %d, csc_mask %#2.2x)n", sock, state->flags,
  1190.   state->Vcc, state->Vpp, state->io_irq, state->csc_mask);
  1191.     
  1192.     /* First set global controller options */
  1193.     set_bridge_state(sock);
  1194.     
  1195.     /* IO card, RESET flag, IO interrupt */
  1196.     reg = t->intr;
  1197.     if (state->io_irq != t->cap.pci_irq) reg |= SOCKIRQ2REG(sock, state->io_irq);
  1198.     reg |= (state->flags & SS_RESET) ? 0 : I365_PC_RESET;
  1199.     reg |= (state->flags & SS_IOCARD) ? I365_PC_IOCARD : 0;
  1200.     i365_set(sock, I365_INTCTL, reg);
  1202.     reg = I365_PWR_NORESET;
  1203.     if (state->flags & SS_PWR_AUTO) reg |= I365_PWR_AUTO;
  1204.     if (state->flags & SS_OUTPUT_ENA) reg |= I365_PWR_OUT;
  1206.     if (t->flags & IS_CIRRUS) {
  1207. if (state->Vpp != 0) {
  1208.     if (state->Vpp == 120)
  1209. reg |= I365_VPP1_12V;
  1210.     else if (state->Vpp == state->Vcc)
  1211. reg |= I365_VPP1_5V;
  1212.     else return -EINVAL;
  1213. }
  1214. if (state->Vcc != 0) {
  1215.     reg |= I365_VCC_5V;
  1216.     if (state->Vcc == 33)
  1217. i365_bset(sock, PD67_MISC_CTL_1, PD67_MC1_VCC_3V);
  1218.     else if (state->Vcc == 50)
  1219. // i365_bclr(sock, PD67_MISC_CTL_1, PD67_MC1_VCC_3V);
  1220. i365_bset(sock, PD67_MISC_CTL_1, PD67_MC1_VCC_3V);
  1221.     else return -EINVAL;
  1222. }
  1223.     } else if (t->flags & IS_VG_PWR) {
  1224. if (state->Vpp != 0) {
  1225.     if (state->Vpp == 120)
  1226. reg |= I365_VPP1_12V;
  1227.     else if (state->Vpp == state->Vcc)
  1228. reg |= I365_VPP1_5V;
  1229.     else return -EINVAL;
  1230. }
  1231. if (state->Vcc != 0) {
  1232.     reg |= I365_VCC_5V;
  1233.     if (state->Vcc == 33)
  1234. i365_bset(sock, VG469_VSELECT, VG469_VSEL_VCC);
  1235.     else if (state->Vcc == 50)
  1236. // i365_bclr(sock, VG469_VSELECT, VG469_VSEL_VCC);
  1237. i365_bset(sock, VG469_VSELECT, VG469_VSEL_VCC);
  1238.     else return -EINVAL;
  1239. }
  1240.     } else if (t->flags & IS_DF_PWR) {
  1241. switch (state->Vcc) {
  1242. case 0: break;
  1243. case 33:    reg |= I365_VCC_3V; break;
  1244. case 50: reg |= I365_VCC_5V; break;
  1245. default: return -EINVAL;
  1246. }
  1247. switch (state->Vpp) {
  1248. case 0: break;
  1249. case 50:    reg |= I365_VPP1_5V; break;
  1250. case 120: reg |= I365_VPP1_12V; break;
  1251. default: return -EINVAL;
  1252. }
  1253.     } else {
  1254. switch (state->Vcc) {
  1255. case 0: break;
  1256. case 50: reg |= I365_VCC_5V; break;
  1257. default: return -EINVAL;
  1258. }
  1259. switch (state->Vpp) {
  1260. case 0: break;
  1261. case 50: reg |= I365_VPP1_5V | I365_VPP2_5V; break;
  1262. case 120: reg |= I365_VPP1_12V | I365_VPP2_12V; break;
  1263. default: return -EINVAL;
  1264. }
  1265.     }
  1266.     
  1267.     if (reg != i365_get(sock, I365_POWER))
  1268. i365_set(sock, I365_POWER, reg);
  1270.     /* Chipset-specific functions */
  1271.     if (t->flags & IS_CIRRUS) {
  1272. /* Speaker control */
  1273. i365_bflip(sock, PD67_MISC_CTL_1, PD67_MC1_SPKR_ENA,
  1274.    state->flags & SS_SPKR_ENA);
  1275.     }
  1276.     
  1277.     /* Card status change interrupt mask */
  1278. #ifdef CONFIG_S3C2410_SMDK
  1279.     /* Use INTR signal as the Management Interrupt on SMDK2410. */
  1280.     reg = 0;
  1281. #else
  1282.     reg = SOCKIRQ2REG(sock, t->cs_irq) << 4;
  1283. #endif
  1284.     if (state->csc_mask & SS_DETECT) reg |= I365_CSC_DETECT;
  1285.     if (state->flags & SS_IOCARD) {
  1286. if (state->csc_mask & SS_STSCHG) reg |= I365_CSC_STSCHG;
  1287.     } else {
  1288. if (state->csc_mask & SS_BATDEAD) reg |= I365_CSC_BVD1;
  1289. if (state->csc_mask & SS_BATWARN) reg |= I365_CSC_BVD2;
  1290. if (state->csc_mask & SS_READY) reg |= I365_CSC_READY;
  1291.     }
  1292.     i365_set(sock, I365_CSCINT, reg);
  1293.     i365_get(sock, I365_CSC);
  1294.     
  1295.     return 0;
  1296. } /* i365_set_socket */
  1298. /*====================================================================*/
  1300. static int i365_get_io_map(u_short sock, struct pccard_io_map *io)
  1301. {
  1302.     u_char map, ioctl, addr;
  1304.     map = io->map;
  1305.     if (map > 1) return -EINVAL;
  1306.     io->start = i365_get_pair(sock, I365_IO(map)+I365_W_START);
  1307.     io->stop = i365_get_pair(sock, I365_IO(map)+I365_W_STOP);
  1308.     ioctl = i365_get(sock, I365_IOCTL);
  1309.     addr = i365_get(sock, I365_ADDRWIN);
  1310.     io->speed = to_ns(ioctl & I365_IOCTL_WAIT(map)) ? 1 : 0;
  1311.     io->flags  = (addr & I365_ENA_IO(map)) ? MAP_ACTIVE : 0;
  1312.     io->flags |= (ioctl & I365_IOCTL_0WS(map)) ? MAP_0WS : 0;
  1313.     io->flags |= (ioctl & I365_IOCTL_16BIT(map)) ? MAP_16BIT : 0;
  1314.     io->flags |= (ioctl & I365_IOCTL_IOCS16(map)) ? MAP_AUTOSZ : 0;
  1315.     DEBUG(1, "i82365: GetIOMap(%d, %d) = %#2.2x, %d ns, "
  1316.   "%#4.4x-%#4.4xn", sock, map, io->flags, io->speed,
  1317.   io->start, io->stop);
  1319. #ifdef CONFIG_S3C2410_SMDK
  1320.     io->start += vCF_IO_BASE;
  1321.     io->stop += vCF_IO_BASE;
  1322. #endif
  1324.     return 0;
  1325. } /* i365_get_io_map */
  1327. /*====================================================================*/
  1329. static int i365_set_io_map(u_short sock, struct pccard_io_map *io)
  1330. {
  1331.     u_char map, ioctl;
  1333. #ifdef CONFIG_S3C2410_SMDK
  1334.     if (io->start >= vCF_IO_BASE) io->start -= vCF_IO_BASE;
  1335.     if (io->stop >= vCF_IO_BASE) io->stop -= vCF_IO_BASE;
  1336. #endif
  1338.     map = io->map;
  1339.     DEBUG(1, "i82365: SetIOMap(%d, %d, %#2.2x, %d ns, "
  1340.   "%#4.4x-%#4.4x)n", sock, io->map, io->flags,
  1341.   io->speed, io->start, io->stop);
  1342.     if ((map > 1) || (io->start > 0xffff) || (io->stop > 0xffff) ||
  1343. (io->stop < io->start)) return -EINVAL;
  1344.     /* Turn off the window before changing anything */
  1345.     if (i365_get(sock, I365_ADDRWIN) & I365_ENA_IO(map))
  1346. i365_bclr(sock, I365_ADDRWIN, I365_ENA_IO(map));
  1347.     i365_set_pair(sock, I365_IO(map)+I365_W_START, io->start);
  1348.     i365_set_pair(sock, I365_IO(map)+I365_W_STOP, io->stop);
  1349.     ioctl = i365_get(sock, I365_IOCTL) & ~I365_IOCTL_MASK(map);
  1350.     if (io->speed) ioctl |= I365_IOCTL_WAIT(map);
  1351.     if (io->flags & MAP_0WS) ioctl |= I365_IOCTL_0WS(map);
  1352.     if (io->flags & MAP_16BIT) ioctl |= I365_IOCTL_16BIT(map);
  1353.     if (io->flags & MAP_AUTOSZ) ioctl |= I365_IOCTL_IOCS16(map);
  1354.     i365_set(sock, I365_IOCTL, ioctl);
  1355.     /* Turn on the window if necessary */
  1356.     if (io->flags & MAP_ACTIVE)
  1357. i365_bset(sock, I365_ADDRWIN, I365_ENA_IO(map));
  1359. #ifdef CONFIG_S3C2410_SMDK
  1360.     io->start += vCF_IO_BASE;
  1361.     io->stop += vCF_IO_BASE;
  1362. #endif
  1364.     return 0;
  1365. } /* i365_set_io_map */
  1367. /*====================================================================*/
  1369. static int i365_get_mem_map(u_short sock, struct pccard_mem_map *mem)
  1370. {
  1371.     u32 base, i;
  1372.     u_char map, addr;
  1373.     
  1374.     map = mem->map;
  1375.     if (map > 4) return -EINVAL;
  1376.     addr = i365_get(sock, I365_ADDRWIN);
  1377.     mem->flags = (addr & I365_ENA_MEM(map)) ? MAP_ACTIVE : 0;
  1378.     base = I365_MEM(map);
  1379.     
  1380.     i = i365_get_pair(sock, base+I365_W_START);
  1381.     mem->flags |= (i & I365_MEM_16BIT) ? MAP_16BIT : 0;
  1382.     mem->flags |= (i & I365_MEM_0WS) ? MAP_0WS : 0;
  1383.     mem->sys_start = ((u_long)(i & 0x0fff) << 12);
  1384.     
  1385.     i = i365_get_pair(sock, base+I365_W_STOP);
  1386.     mem->speed  = (i & I365_MEM_WS0) ? 1 : 0;
  1387.     mem->speed += (i & I365_MEM_WS1) ? 2 : 0;
  1388.     mem->speed = to_ns(mem->speed);
  1389.     mem->sys_stop = ((u_long)(i & 0x0fff) << 12) + 0x0fff;
  1390.     
  1391.     i = i365_get_pair(sock, base+I365_W_OFF);
  1392.     mem->flags |= (i & I365_MEM_WRPROT) ? MAP_WRPROT : 0;
  1393.     mem->flags |= (i & I365_MEM_REG) ? MAP_ATTRIB : 0;
  1394.     mem->card_start = ((u_int)(i & 0x3fff) << 12) + mem->sys_start;
  1395.     mem->card_start &= 0x3ffffff;
  1396.     
  1397.     DEBUG(1, "i82365: GetMemMap(%d, %d) = %#2.2x, %d ns, %#5.5lx-%#5."
  1398.   "5lx, %#5.5xn", sock, mem->map, mem->flags, mem->speed,
  1399.   mem->sys_start, mem->sys_stop, mem->card_start);
  1401. #ifdef CONFIG_S3C2410_SMDK
  1402.     mem->sys_start += pCF_MEM_BASE;
  1403.     mem->sys_stop += pCF_MEM_BASE;
  1404. #endif
  1406.     return 0;
  1407. } /* i365_get_mem_map */
  1409. /*====================================================================*/
  1410.   
  1411. static int i365_set_mem_map(u_short sock, struct pccard_mem_map *mem)
  1412. {
  1413.     u_short base, i;
  1414.     u_char map;
  1416. #ifdef CONFIG_S3C2410_SMDK
  1417.     if (mem->sys_start >= pCF_MEM_BASE) mem->sys_start -= pCF_MEM_BASE;
  1418.     if (mem->sys_stop >= pCF_MEM_BASE) mem->sys_stop -= pCF_MEM_BASE;
  1419. #endif
  1421.     DEBUG(1, "i82365: SetMemMap(%d, %d, %#2.2x, %d ns, %#5.5lx-%#5.5"
  1422.   "lx, %#5.5x)n", sock, mem->map, mem->flags, mem->speed,
  1423.   mem->sys_start, mem->sys_stop, mem->card_start);
  1425.     map = mem->map;
  1426.     if ((map > 4) || (mem->card_start > 0x3ffffff) ||
  1427. (mem->sys_start > mem->sys_stop) || (mem->speed > 1000))
  1428. return -EINVAL;
  1430.     if (!(socket[sock].flags & IS_PCI) &&
  1431. ((mem->sys_start > 0xffffff) || (mem->sys_stop > 0xffffff)))
  1432. return -EINVAL;
  1434.     /* Turn off the window before changing anything */
  1435.     if (i365_get(sock, I365_ADDRWIN) & I365_ENA_MEM(map))
  1436. i365_bclr(sock, I365_ADDRWIN, I365_ENA_MEM(map));
  1437.     
  1438.     base = I365_MEM(map);
  1439.     i = (mem->sys_start >> 12) & 0x0fff;
  1440.     if (mem->flags & MAP_16BIT) i |= I365_MEM_16BIT;
  1441.     if (mem->flags & MAP_0WS) i |= I365_MEM_0WS;
  1442.     i365_set_pair(sock, base+I365_W_START, i);
  1443.     
  1444.     i = (mem->sys_stop >> 12) & 0x0fff;
  1445.     switch (to_cycles(mem->speed)) {
  1446.     case 0: break;
  1447.     case 1: i |= I365_MEM_WS0; break;
  1448.     case 2: i |= I365_MEM_WS1; break;
  1449.     default: i |= I365_MEM_WS1 | I365_MEM_WS0; break;
  1450.     }
  1451.     i365_set_pair(sock, base+I365_W_STOP, i);
  1452.     
  1453.     i = ((mem->card_start - mem->sys_start) >> 12) & 0x3fff;
  1454.     if (mem->flags & MAP_WRPROT) i |= I365_MEM_WRPROT;
  1455.     if (mem->flags & MAP_ATTRIB) i |= I365_MEM_REG;
  1456.     i365_set_pair(sock, base+I365_W_OFF, i);
  1457.     
  1458.     /* Turn on the window if necessary */
  1459.     if (mem->flags & MAP_ACTIVE)
  1460. i365_bset(sock, I365_ADDRWIN, I365_ENA_MEM(map));
  1462. #ifdef CONFIG_S3C2410_SMDK
  1463.     mem->sys_start += pCF_MEM_BASE;
  1464.     mem->sys_stop += pCF_MEM_BASE;
  1465. #endif
  1467.     return 0;
  1468. } /* i365_set_mem_map */
  1470. /*======================================================================
  1472.     Routines for accessing socket information and register dumps via
  1473.     /proc/bus/pccard/...
  1474.     
  1475. ======================================================================*/
  1477. #ifdef CONFIG_PROC_FS
  1479. static int proc_read_info(char *buf, char **start, off_t pos,
  1480.   int count, int *eof, void *data)
  1481. {
  1482.     socket_info_t *s = data;
  1483.     char *p = buf;
  1484.     p += sprintf(p, "type:     %snpsock:    %dn",
  1485.  pcic[s->type].name, s->psock);
  1486.     return (p - buf);
  1487. }
  1489. static int proc_read_exca(char *buf, char **start, off_t pos,
  1490.   int count, int *eof, void *data)
  1491. {
  1492.     u_short sock = (socket_info_t *)data - socket;
  1493.     char *p = buf;
  1494.     int i, top;
  1495.     
  1496. #ifdef CONFIG_ISA
  1497.     u_long flags = 0;
  1498. #endif
  1499.     ISA_LOCK(sock, flags);
  1500.     top = 0x40;
  1501.     for (i = 0; i < top; i += 4) {
  1502. if (i == 0x50) {
  1503.     p += sprintf(p, "n");
  1504.     i = 0x100;
  1505. }
  1506. p += sprintf(p, "%02x %02x %02x %02x%s",
  1507.      i365_get(sock,i), i365_get(sock,i+1),
  1508.      i365_get(sock,i+2), i365_get(sock,i+3),
  1509.      ((i % 16) == 12) ? "n" : " ");
  1510.     }
  1511.     ISA_UNLOCK(sock, flags);
  1512.     return (p - buf);
  1513. }
  1515. static void pcic_proc_setup(unsigned int sock, struct proc_dir_entry *base)
  1516. {
  1517.     socket_info_t *s = &socket[sock];
  1519.     if (s->flags & IS_ALIVE)
  1520.      return;
  1522.     create_proc_read_entry("info", 0, base, proc_read_info, s);
  1523.     create_proc_read_entry("exca", 0, base, proc_read_exca, s);
  1524.     s->proc = base;
  1525. }
  1527. static void pcic_proc_remove(u_short sock)
  1528. {
  1529.     struct proc_dir_entry *base = socket[sock].proc;
  1530.     if (base == NULL) return;
  1531.     remove_proc_entry("info", base);
  1532.     remove_proc_entry("exca", base);
  1533. }
  1535. #else
  1537. #define pcic_proc_setup NULL
  1539. #endif /* CONFIG_PROC_FS */
  1541. /*====================================================================*/
  1543. /*
  1544.  * The locking is rather broken. Why do we only lock for ISA, not for
  1545.  * all other cases? If there are reasons to lock, we should lock. Not
  1546.  * this silly conditional.
  1547.  *
  1548.  * Plan: make it bug-for-bug compatible with the old stuff, and clean
  1549.  * it up when the infrastructure is done.
  1550.  */
  1551. #ifdef CONFIG_ISA
  1552. #define LOCKED(x) do { 
  1553. int retval; 
  1554. unsigned long flags; 
  1555. spin_lock_irqsave(&isa_lock, flags); 
  1556. retval = x; 
  1557. spin_unlock_irqrestore(&isa_lock, flags); 
  1558. return retval; 
  1559. } while (0)
  1560. #else
  1561. #define LOCKED(x) return x
  1562. #endif
  1565. static int pcic_get_status(unsigned int sock, u_int *value)
  1566. {
  1567. if (socket[sock].flags & IS_ALIVE) {
  1568. *value = 0;
  1569. return -EINVAL;
  1570. }
  1572. LOCKED(i365_get_status(sock, value));
  1573. }
  1575. static int pcic_get_socket(unsigned int sock, socket_state_t *state)
  1576. {
  1577. if (socket[sock].flags & IS_ALIVE)
  1578. return -EINVAL;
  1580. LOCKED(i365_get_socket(sock, state));
  1581. }
  1583. static int pcic_set_socket(unsigned int sock, socket_state_t *state)
  1584. {
  1585. if (socket[sock].flags & IS_ALIVE)
  1586. return -EINVAL;
  1588. LOCKED(i365_set_socket(sock, state));
  1590. }
  1592. static int pcic_get_io_map(unsigned int sock, struct pccard_io_map *io)
  1593. {
  1594. if (socket[sock].flags & IS_ALIVE)
  1595. return -EINVAL;
  1597. LOCKED(i365_get_io_map(sock, io));
  1598. }
  1600. static int pcic_set_io_map(unsigned int sock, struct pccard_io_map *io)
  1601. {
  1602. if (socket[sock].flags & IS_ALIVE)
  1603. return -EINVAL;
  1605. LOCKED(i365_set_io_map(sock, io));
  1606. }
  1608. static int pcic_get_mem_map(unsigned int sock, struct pccard_mem_map *mem)
  1609. {
  1610. if (socket[sock].flags & IS_ALIVE)
  1611. return -EINVAL;
  1613. LOCKED(i365_get_mem_map(sock, mem));
  1614. }
  1616. static int pcic_set_mem_map(unsigned int sock, struct pccard_mem_map *mem)
  1617. {
  1618. if (socket[sock].flags & IS_ALIVE)
  1619. return -EINVAL;
  1621. LOCKED(i365_set_mem_map(sock, mem));
  1622. }
  1624. static int pcic_init(unsigned int s)
  1625. {
  1626. int i;
  1628. pccard_io_map io = { 0, 0, 0, 0, 1 };
  1629. pccard_mem_map mem = { 0, 0, 0, 0, 0, 0 };
  1631. mem.sys_stop = 0x1000;
  1633. pcic_set_socket(s, &dead_socket);
  1634. for (i = 0; i < 2; i++) {
  1635. io.map = i;
  1636. pcic_set_io_map(s, &io);
  1637. }
  1638. for (i = 0; i < 5; i++) {
  1639. mem.map = i;
  1640. pcic_set_mem_map(s, &mem);
  1641. }
  1642. return 0;
  1643. }
  1645. static int pcic_suspend(unsigned int sock)
  1646. {
  1647. return pcic_set_socket(sock, &dead_socket);
  1648. }
  1650. static struct pccard_operations pcic_operations = {
  1651. pcic_init,
  1652. pcic_suspend,
  1653. pcic_register_callback,
  1654. pcic_inquire_socket,
  1655. pcic_get_status,
  1656. pcic_get_socket,
  1657. pcic_set_socket,
  1658. pcic_get_io_map,
  1659. pcic_set_io_map,
  1660. pcic_get_mem_map,
  1661. pcic_set_mem_map,
  1662. pcic_proc_setup
  1663. };
  1665. /*====================================================================*/
  1667. static int __init init_i82365(void)
  1668. {
  1669.     servinfo_t serv;
  1670. #ifdef CONFIG_S3C2410_SMDK
  1671.     /* nGCS2 = nUB/nLB(nSBHE), nWAIT, 16-bit */
  1672.     BWSCON = (BWSCON & ~(BWSCON_ST2 | BWSCON_WS2 | BWSCON_DW2)) |
  1673. (BWSCON_ST2 | BWSCON_WS2 | BWSCON_DW(2, BWSCON_DW_16));
  1675.     BANKCON2 = BANKCON_Tacs4 | BANKCON_Tcos4 | BANKCON_Tacc14 |
  1676. BANKCON_Toch1 | BANKCON_Tcah4 | BANKCON_Tacp6 | BANKCON_PMC1;
  1678.     set_external_irq(IRQ_nCF_INS, EXT_FALLING_EDGE, GPIO_PULLUP_EN);
  1679.     set_external_irq(IRQ_CF_RDY, EXT_RISING_EDGE, GPIO_PULLUP_EN);
  1680. #endif /* CONFIG_S3C2410_SMDK */
  1681.     pcmcia_get_card_services_info(&serv);
  1682.     if (serv.Revision != CS_RELEASE_CODE) {
  1683. printk(KERN_NOTICE "i82365: Card Services release "
  1684.        "does not match!n");
  1685. return -1;
  1686.     }
  1687.     DEBUG(0, "%sn", version);
  1688.     printk(KERN_INFO "Intel PCIC probe: ");
  1689.     sockets = 0;
  1691. #ifdef CONFIG_ISA
  1692.     isa_probe();
  1693. #endif
  1695.     if (sockets == 0) {
  1696. printk("not found.n");
  1697. return -ENODEV;
  1698.     }
  1700.     /* Set up interrupt handler(s) */
  1701. #ifdef CONFIG_ISA
  1702.     if (grab_irq != 0)
  1703. #ifdef CONFIG_S3C2410_SMDK
  1704. request_irq(cs_irq, pcic_interrupt, SA_INTERRUPT, "i82365", pcic_interrupt);
  1705. #else
  1706. request_irq(cs_irq, pcic_interrupt, 0, "i82365", pcic_interrupt);
  1707. #endif
  1708. #endif
  1709.   
  1710.     if (register_ss_entry(sockets, &pcic_operations) != 0)
  1711. printk(KERN_NOTICE "i82365: register_ss_entry() failedn");
  1713.     /* Finally, schedule a polling interrupt */
  1714.     if (poll_interval != 0) {
  1715. poll_timer.function = pcic_interrupt_wrapper;
  1716. poll_timer.data = 0;
  1717. init_timer(&poll_timer);
  1718.      poll_timer.expires = jiffies + poll_interval;
  1719. add_timer(&poll_timer);
  1720.     }
  1722.     return 0;
  1723.     
  1724. } /* init_i82365 */
  1726. static void __exit exit_i82365(void)
  1727. {
  1728.     int i;
  1729. #ifdef CONFIG_PROC_FS
  1730.     for (i = 0; i < sockets; i++) pcic_proc_remove(i);
  1731. #endif
  1732.     unregister_ss_entry(&pcic_operations);
  1733.     if (poll_interval != 0)
  1734. del_timer(&poll_timer);
  1735. #ifdef CONFIG_ISA
  1736.     if (grab_irq != 0)
  1737. free_irq(cs_irq, pcic_interrupt);
  1738. #endif
  1739.     for (i = 0; i < sockets; i++) {
  1740. /* Turn off all interrupt sources! */
  1741. i365_set(i, I365_CSCINT, 0);
  1742. release_region(socket[i].ioaddr, 2);
  1743.     }
  1744. #if defined(CONFIG_ISA) && defined(I82365_ISAPNP)
  1745.     if (i82365_pnpdev && i82365_pnpdev->deactivate)
  1746. i82365_pnpdev->deactivate(i82365_pnpdev);
  1747. #endif
  1748. } /* exit_i82365 */
  1750. module_init(init_i82365);
  1751. module_exit(exit_i82365);
  1752. MODULE_LICENSE("Dual MPL/GPL");
  1753. /*====================================================================*/