开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
amd74xx.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：12k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

amd74xx.c：源码内容
  1. /*
  2.  * linux/drivers/ide/amd74xx.c Version 0.05 June 9, 2000
  3.  *
  4.  * Copyright (C) 1999-2000 Andre Hedrick <andre@linux-ide.org>
  5.  * May be copied or modified under the terms of the GNU General Public License
  6.  *
  7.  */
  9. #include <linux/config.h>
  10. #include <linux/types.h>
  11. #include <linux/kernel.h>
  12. #include <linux/delay.h>
  13. #include <linux/timer.h>
  14. #include <linux/mm.h>
  15. #include <linux/ioport.h>
  16. #include <linux/blkdev.h>
  17. #include <linux/hdreg.h>
  19. #include <linux/interrupt.h>
  20. #include <linux/init.h>
  21. #include <linux/pci.h>
  22. #include <linux/ide.h>
  24. #include <asm/io.h>
  25. #include <asm/irq.h>
  27. #include "ide_modes.h"
  29. #define DISPLAY_VIPER_TIMINGS
  31. #if defined(DISPLAY_VIPER_TIMINGS) && defined(CONFIG_PROC_FS)
  32. #include <linux/stat.h>
  33. #include <linux/proc_fs.h>
  35. static int amd74xx_get_info(char *, char **, off_t, int);
  36. extern int (*amd74xx_display_info)(char *, char **, off_t, int); /* ide-proc.c */
  37. extern char *ide_media_verbose(ide_drive_t *);
  38. static struct pci_dev *bmide_dev;
  40. static int amd74xx_get_info (char *buffer, char **addr, off_t offset, int count)
  41. {
  42. char *p = buffer;
  43. u32 bibma = pci_resource_start(bmide_dev, 4);
  44. u8 c0 = 0, c1 = 0;
  46. /*
  47.  * at that point bibma+0x2 et bibma+0xa are byte registers
  48.  * to investigate:
  49.  */
  50. c0 = inb_p((unsigned short)bibma + 0x02);
  51. c1 = inb_p((unsigned short)bibma + 0x0a);
  53. p += sprintf(p, "n                                AMD %04X VIPER Chipset.n", bmide_dev->device);
  54. p += sprintf(p, "--------------- Primary Channel ---------------- Secondary Channel -------------n");
  55. p += sprintf(p, "                %sabled                         %sabledn",
  56. (c0&0x80) ? "dis" : " en",
  57. (c1&0x80) ? "dis" : " en");
  58. p += sprintf(p, "--------------- drive0 --------- drive1 -------- drive0 ---------- drive1 ------n");
  59. p += sprintf(p, "DMA enabled:    %s              %s             %s               %sn",
  60. (c0&0x20) ? "yes" : "no ", (c0&0x40) ? "yes" : "no ",
  61. (c1&0x20) ? "yes" : "no ", (c1&0x40) ? "yes" : "no " );
  62. p += sprintf(p, "UDMAn");
  63. p += sprintf(p, "DMAn");
  64. p += sprintf(p, "PIOn");
  66. return p-buffer; /* => must be less than 4k! */
  67. }
  68. #endif  /* defined(DISPLAY_VIPER_TIMINGS) && defined(CONFIG_PROC_FS) */
  70. byte amd74xx_proc = 0;
  72. extern char *ide_xfer_verbose (byte xfer_rate);
  74. static unsigned int amd74xx_swdma_check (struct pci_dev *dev)
  75. {
  76. unsigned int class_rev;
  78. if (dev->device == PCI_DEVICE_ID_AMD_VIPER_7411)
  79. return 0;
  81. pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
  82. class_rev &= 0xff;
  83. return ((int) (class_rev >= 7) ? 1 : 0);
  84. }
  86. static int amd74xx_swdma_error(ide_drive_t *drive)
  87. {
  88. printk("%s: single-word DMA not support (revision < C4)n", drive->name);
  89. return 0;
  90. }
  92. /*
  93.  * Here is where all the hard work goes to program the chipset.
  94.  *
  95.  */
  96. static int amd74xx_tune_chipset (ide_drive_t *drive, byte speed)
  97. {
  98. ide_hwif_t *hwif = HWIF(drive);
  99. struct pci_dev *dev = hwif->pci_dev;
  100. int err = 0;
  101. byte unit = (drive->select.b.unit & 0x01);
  102. #ifdef CONFIG_BLK_DEV_IDEDMA
  103. unsigned long dma_base = hwif->dma_base;
  104. #endif /* CONFIG_BLK_DEV_IDEDMA */
  105. byte drive_pci = 0x00;
  106. byte drive_pci2 = 0x00;
  107. byte ultra_timing = 0x00;
  108. byte dma_pio_timing = 0x00;
  109. byte pio_timing = 0x00;
  111.         switch (drive->dn) {
  112. case 0: drive_pci = 0x53; drive_pci2 = 0x4b; break;
  113. case 1: drive_pci = 0x52; drive_pci2 = 0x4a; break;
  114. case 2: drive_pci = 0x51; drive_pci2 = 0x49; break;
  115. case 3: drive_pci = 0x50; drive_pci2 = 0x48; break;
  116. default:
  117.                         return -1;
  118.         }
  120. pci_read_config_byte(dev, drive_pci, &ultra_timing);
  121. pci_read_config_byte(dev, drive_pci2, &dma_pio_timing);
  122. pci_read_config_byte(dev, 0x4c, &pio_timing);
  124. #ifdef DEBUG
  125. printk("%s: UDMA 0x%02x DMAPIO 0x%02x PIO 0x%02x ",
  126. drive->name, ultra_timing, dma_pio_timing, pio_timing);
  127. #endif
  129. ultra_timing &= ~0xC7;
  130. dma_pio_timing &= ~0xFF;
  131. pio_timing &= ~(0x03 << drive->dn);
  133. #ifdef DEBUG
  134. printk(":: UDMA 0x%02x DMAPIO 0x%02x PIO 0x%02x ",
  135. ultra_timing, dma_pio_timing, pio_timing);
  136. #endif
  138. switch(speed) {
  139. #ifdef CONFIG_BLK_DEV_IDEDMA
  140. case XFER_UDMA_5:
  141. #undef __CAN_MODE_5
  142. #ifdef __CAN_MODE_5
  143. ultra_timing |= 0x46;
  144. dma_pio_timing |= 0x20;
  145. break;
  146. #else
  147. printk("%s: setting to mode 4, driver problems in mode 5.n", drive->name);
  148. speed = XFER_UDMA_4;
  149. #endif /* __CAN_MODE_5 */
  150. case XFER_UDMA_4:
  151. ultra_timing |= 0x45;
  152. dma_pio_timing |= 0x20;
  153. break;
  154. case XFER_UDMA_3:
  155. ultra_timing |= 0x44;
  156. dma_pio_timing |= 0x20;
  157. break;
  158. case XFER_UDMA_2:
  159. ultra_timing |= 0x40;
  160. dma_pio_timing |= 0x20;
  161. break;
  162. case XFER_UDMA_1:
  163. ultra_timing |= 0x41;
  164. dma_pio_timing |= 0x20;
  165. break;
  166. case XFER_UDMA_0:
  167. ultra_timing |= 0x42;
  168. dma_pio_timing |= 0x20;
  169. break;
  170. case XFER_MW_DMA_2:
  171. dma_pio_timing |= 0x20;
  172. break;
  173. case XFER_MW_DMA_1:
  174. dma_pio_timing |= 0x21;
  175. break;
  176. case XFER_MW_DMA_0:
  177. dma_pio_timing |= 0x77;
  178. break;
  179. case XFER_SW_DMA_2:
  180. if (!amd74xx_swdma_check(dev))
  181. return amd74xx_swdma_error(drive);
  182. dma_pio_timing |= 0x42;
  183. break;
  184. case XFER_SW_DMA_1:
  185. if (!amd74xx_swdma_check(dev))
  186. return amd74xx_swdma_error(drive);
  187. dma_pio_timing |= 0x65;
  188. break;
  189. case XFER_SW_DMA_0:
  190. if (!amd74xx_swdma_check(dev))
  191. return amd74xx_swdma_error(drive);
  192. dma_pio_timing |= 0xA8;
  193. break;
  194. #endif /* CONFIG_BLK_DEV_IDEDMA */
  195. case XFER_PIO_4:
  196. dma_pio_timing |= 0x20;
  197. break;
  198. case XFER_PIO_3:
  199. dma_pio_timing |= 0x22;
  200. break;
  201. case XFER_PIO_2:
  202. dma_pio_timing |= 0x42;
  203. break;
  204. case XFER_PIO_1:
  205. dma_pio_timing |= 0x65;
  206. break;
  207. case XFER_PIO_0:
  208. default:
  209. dma_pio_timing |= 0xA8;
  210. break;
  211.         }
  213. pio_timing |= (0x03 << drive->dn);
  215. if (!drive->init_speed)
  216. drive->init_speed = speed;
  218. #ifdef CONFIG_BLK_DEV_IDEDMA
  219. pci_write_config_byte(dev, drive_pci, ultra_timing);
  220. #endif /* CONFIG_BLK_DEV_IDEDMA */
  221. pci_write_config_byte(dev, drive_pci2, dma_pio_timing);
  222. pci_write_config_byte(dev, 0x4c, pio_timing);
  224. #ifdef DEBUG
  225. printk(":: UDMA 0x%02x DMAPIO 0x%02x PIO 0x%02xn",
  226. ultra_timing, dma_pio_timing, pio_timing);
  227. #endif
  229. #ifdef CONFIG_BLK_DEV_IDEDMA
  230. if (speed > XFER_PIO_4) {
  231. outb(inb(dma_base+2)|(1<<(5+unit)), dma_base+2);
  232. } else {
  233. outb(inb(dma_base+2) & ~(1<<(5+unit)), dma_base+2);
  234. }
  235. #endif /* CONFIG_BLK_DEV_IDEDMA */
  237. err = ide_config_drive_speed(drive, speed);
  238. drive->current_speed = speed;
  239. return (err);
  240. }
  242. static void config_chipset_for_pio (ide_drive_t *drive)
  243. {
  244. unsigned short eide_pio_timing[6] = {960, 480, 240, 180, 120, 90};
  245. unsigned short xfer_pio = drive->id->eide_pio_modes;
  246. byte timing, speed, pio;
  248. pio = ide_get_best_pio_mode(drive, 255, 5, NULL);
  250. if (xfer_pio> 4)
  251. xfer_pio = 0;
  253. if (drive->id->eide_pio_iordy > 0) {
  254. for (xfer_pio = 5;
  255. xfer_pio>0 &&
  256. drive->id->eide_pio_iordy>eide_pio_timing[xfer_pio];
  257. xfer_pio--);
  258. } else {
  259. xfer_pio = (drive->id->eide_pio_modes & 4) ? 0x05 :
  260.    (drive->id->eide_pio_modes & 2) ? 0x04 :
  261.    (drive->id->eide_pio_modes & 1) ? 0x03 :
  262.    (drive->id->tPIO & 2) ? 0x02 :
  263.    (drive->id->tPIO & 1) ? 0x01 : xfer_pio;
  264. }
  266. timing = (xfer_pio >= pio) ? xfer_pio : pio;
  268. switch(timing) {
  269. case 4: speed = XFER_PIO_4;break;
  270. case 3: speed = XFER_PIO_3;break;
  271. case 2: speed = XFER_PIO_2;break;
  272. case 1: speed = XFER_PIO_1;break;
  273. default:
  274. speed = (!drive->id->tPIO) ? XFER_PIO_0 : XFER_PIO_SLOW;
  275. break;
  276. }
  277. (void) amd74xx_tune_chipset(drive, speed);
  278. drive->current_speed = speed;
  279. }
  281. static void amd74xx_tune_drive (ide_drive_t *drive, byte pio)
  282. {
  283. byte speed;
  284. switch(pio) {
  285. case 4: speed = XFER_PIO_4;break;
  286. case 3: speed = XFER_PIO_3;break;
  287. case 2: speed = XFER_PIO_2;break;
  288. case 1: speed = XFER_PIO_1;break;
  289. default: speed = XFER_PIO_0;break;
  290. }
  291. (void) amd74xx_tune_chipset(drive, speed);
  292. }
  294. #ifdef CONFIG_BLK_DEV_IDEDMA
  295. /*
  296.  * This allows the configuration of ide_pci chipset registers
  297.  * for cards that learn about the drive's UDMA, DMA, PIO capabilities
  298.  * after the drive is reported by the OS.
  299.  */
  300. static int config_chipset_for_dma (ide_drive_t *drive)
  301. {
  302. ide_hwif_t *hwif = HWIF(drive);
  303. struct pci_dev *dev = hwif->pci_dev;
  304. struct hd_driveid *id = drive->id;
  305. byte udma_66 = eighty_ninty_three(drive);
  306. byte udma_100 = (dev->device==PCI_DEVICE_ID_AMD_VIPER_7411) ? 1 : 0;
  307. byte speed = 0x00;
  308. int  rval;
  310. if ((id->dma_ultra & 0x0020) && (udma_66)&& (udma_100)) {
  311. speed = XFER_UDMA_5;
  312. } else if ((id->dma_ultra & 0x0010) && (udma_66)) {
  313. speed = XFER_UDMA_4;
  314. } else if ((id->dma_ultra & 0x0008) && (udma_66)) {
  315. speed = XFER_UDMA_3;
  316. } else if (id->dma_ultra & 0x0004) {
  317. speed = XFER_UDMA_2;
  318. } else if (id->dma_ultra & 0x0002) {
  319. speed = XFER_UDMA_1;
  320. } else if (id->dma_ultra & 0x0001) {
  321. speed = XFER_UDMA_0;
  322. } else if (id->dma_mword & 0x0004) {
  323. speed = XFER_MW_DMA_2;
  324. } else if (id->dma_mword & 0x0002) {
  325. speed = XFER_MW_DMA_1;
  326. } else if (id->dma_mword & 0x0001) {
  327. speed = XFER_MW_DMA_0;
  328. } else {
  329. return ((int) ide_dma_off_quietly);
  330. }
  332. (void) amd74xx_tune_chipset(drive, speed);
  334. rval = (int)( ((id->dma_ultra >> 11) & 3) ? ide_dma_on :
  335. ((id->dma_ultra >> 8) & 7) ? ide_dma_on :
  336. ((id->dma_mword >> 8) & 7) ? ide_dma_on :
  337.      ide_dma_off_quietly);
  339. return rval;
  340. }
  342. static int config_drive_xfer_rate (ide_drive_t *drive)
  343. {
  344. struct hd_driveid *id = drive->id;
  345. ide_dma_action_t dma_func = ide_dma_on;
  347. if (id && (id->capability & 1) && HWIF(drive)->autodma) {
  348. /* Consult the list of known "bad" drives */
  349. if (ide_dmaproc(ide_dma_bad_drive, drive)) {
  350. dma_func = ide_dma_off;
  351. goto fast_ata_pio;
  352. }
  353. dma_func = ide_dma_off_quietly;
  354. if (id->field_valid & 4) {
  355. if (id->dma_ultra & 0x002F) {
  356. /* Force if Capable UltraDMA */
  357. dma_func = config_chipset_for_dma(drive);
  358. if ((id->field_valid & 2) &&
  359.     (dma_func != ide_dma_on))
  360. goto try_dma_modes;
  361. }
  362. } else if (id->field_valid & 2) {
  363. try_dma_modes:
  364. if ((id->dma_mword & 0x0007) ||
  365.     ((id->dma_1word & 0x007) &&
  366.      (amd74xx_swdma_check(HWIF(drive)->pci_dev)))) {
  367. /* Force if Capable regular DMA modes */
  368. dma_func = config_chipset_for_dma(drive);
  369. if (dma_func != ide_dma_on)
  370. goto no_dma_set;
  371. }
  373. } else if (ide_dmaproc(ide_dma_good_drive, drive)) {
  374. if (id->eide_dma_time > 150) {
  375. goto no_dma_set;
  376. }
  377. /* Consult the list of known "good" drives */
  378. dma_func = config_chipset_for_dma(drive);
  379. if (dma_func != ide_dma_on)
  380. goto no_dma_set;
  381. } else {
  382. goto fast_ata_pio;
  383. }
  384. } else if ((id->capability & 8) || (id->field_valid & 2)) {
  385. fast_ata_pio:
  386. dma_func = ide_dma_off_quietly;
  387. no_dma_set:
  389. config_chipset_for_pio(drive);
  390. }
  391. return HWIF(drive)->dmaproc(dma_func, drive);
  392. }
  394. /*
  395.  * amd74xx_dmaproc() initiates/aborts (U)DMA read/write operations on a drive.
  396.  */
  398. int amd74xx_dmaproc (ide_dma_action_t func, ide_drive_t *drive)
  399. {
  400. switch (func) {
  401. case ide_dma_check:
  402. return config_drive_xfer_rate(drive);
  403. default:
  404. break;
  405. }
  406. return ide_dmaproc(func, drive); /* use standard DMA stuff */
  407. }
  408. #endif /* CONFIG_BLK_DEV_IDEDMA */
  410. unsigned int __init pci_init_amd74xx (struct pci_dev *dev, const char *name)
  411. {
  412. unsigned long fixdma_base = pci_resource_start(dev, 4);
  414. #ifdef CONFIG_BLK_DEV_IDEDMA
  415. if (!amd74xx_swdma_check(dev))
  416. printk("%s: disabling single-word DMA support (revision < C4)n", name);
  417. #endif /* CONFIG_BLK_DEV_IDEDMA */
  419. if (!fixdma_base) {
  420. /*
  421.  *
  422.  */
  423. } else {
  424. /*
  425.  * enable DMA capable bit, and "not" simplex only
  426.  */
  427. outb(inb(fixdma_base+2) & 0x60, fixdma_base+2);
  429. if (inb(fixdma_base+2) & 0x80)
  430. printk("%s: simplex device: DMA will fail!!n", name);
  431. }
  432. #if defined(DISPLAY_VIPER_TIMINGS) && defined(CONFIG_PROC_FS)
  433. if (!amd74xx_proc) {
  434. amd74xx_proc = 1;
  435. bmide_dev = dev;
  436. amd74xx_display_info = &amd74xx_get_info;
  437. }
  438. #endif /* DISPLAY_VIPER_TIMINGS && CONFIG_PROC_FS */
  440. return 0;
  441. }
  443. unsigned int __init ata66_amd74xx (ide_hwif_t *hwif)
  444. {
  445. #ifdef CONFIG_AMD74XX_OVERRIDE
  446. byte ata66 = 1;
  447. #else
  448. byte ata66 = 0;
  449. #endif /* CONFIG_AMD74XX_OVERRIDE */
  451. #if 0
  452. pci_read_config_byte(hwif->pci_dev, 0x48, &ata66);
  453. return ((ata66 & 0x02) ? 0 : 1);
  454. #endif
  455. return ata66;
  456. }
  458. void __init ide_init_amd74xx (ide_hwif_t *hwif)
  459. {
  460. hwif->tuneproc = &amd74xx_tune_drive;
  461. hwif->speedproc = &amd74xx_tune_chipset;
  463. #ifndef CONFIG_BLK_DEV_IDEDMA
  464. hwif->drives[0].autotune = 1;
  465. hwif->drives[1].autotune = 1;
  466. hwif->autodma = 0;
  467. return;
  468. #else
  470. if (hwif->dma_base) {
  471. hwif->dmaproc = &amd74xx_dmaproc;
  472. if (!noautodma)
  473. hwif->autodma = 1;
  474. } else {
  475. hwif->autodma = 0;
  476. hwif->drives[0].autotune = 1;
  477. hwif->drives[1].autotune = 1;
  478. }
  479. #endif /* CONFIG_BLK_DEV_IDEDMA */
  480. }
  482. void __init ide_dmacapable_amd74xx (ide_hwif_t *hwif, unsigned long dmabase)
  483. {
  484. ide_setup_dma(hwif, dmabase, 8);
  485. }