开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
ide-pci.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：39k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

ide-pci.c：源码内容
  1. /*
  2.  *  linux/drivers/ide/ide-pci.c Version 1.05 June 9, 2000
  3.  *
  4.  *  Copyright (c) 1998-2000  Andre Hedrick <andre@linux-ide.org>
  5.  *
  6.  *  Copyright (c) 1995-1998  Mark Lord
  7.  *  May be copied or modified under the terms of the GNU General Public License
  8.  */
  10. /*
  11.  *  This module provides support for automatic detection and
  12.  *  configuration of all PCI IDE interfaces present in a system.  
  13.  */
  15. #include <linux/config.h>
  16. #include <linux/types.h>
  17. #include <linux/kernel.h>
  18. #include <linux/timer.h>
  19. #include <linux/mm.h>
  20. #include <linux/interrupt.h>
  21. #include <linux/pci.h>
  22. #include <linux/init.h>
  23. #include <linux/ide.h>
  25. #include <asm/io.h>
  26. #include <asm/irq.h>
  28. #define DEVID_PIIXa ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371FB_0})
  29. #define DEVID_PIIXb ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371FB_1})
  30. #define DEVID_MPIIX ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371MX})
  31. #define DEVID_PIIX3 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371SB_1})
  32. #define DEVID_PIIX4 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82371AB})
  33. #define DEVID_PIIX4E ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801AB_1})
  34. #define DEVID_PIIX4E2 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82443MX_1})
  35. #define DEVID_PIIX4U ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801AA_1})
  36. #define DEVID_PIIX4U2 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82372FB_1})
  37. #define DEVID_PIIX4NX ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82451NX})
  38. #define DEVID_PIIX4U3 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801BA_9})
  39. #define DEVID_PIIX4U4 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801BA_8})
  40. #define DEVID_PIIX4U5 ((ide_pci_devid_t){PCI_VENDOR_ID_INTEL,   PCI_DEVICE_ID_INTEL_82801CA_10})
  41. #define DEVID_VIA_IDE ((ide_pci_devid_t){PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C561})
  42. #define DEVID_MR_IDE ((ide_pci_devid_t){PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C576_1})
  43. #define DEVID_VP_IDE ((ide_pci_devid_t){PCI_VENDOR_ID_VIA,     PCI_DEVICE_ID_VIA_82C586_1})
  44. #define DEVID_PDC20246 ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20246})
  45. #define DEVID_PDC20262 ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20262})
  46. #define DEVID_PDC20265 ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20265})
  47. #define DEVID_PDC20267 ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20267})
  48. #define DEVID_PDC20268  ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20268})
  49. #define DEVID_PDC20268R ((ide_pci_devid_t){PCI_VENDOR_ID_PROMISE, PCI_DEVICE_ID_PROMISE_20268R})
  50. #define DEVID_RZ1000 ((ide_pci_devid_t){PCI_VENDOR_ID_PCTECH,  PCI_DEVICE_ID_PCTECH_RZ1000})
  51. #define DEVID_RZ1001 ((ide_pci_devid_t){PCI_VENDOR_ID_PCTECH,  PCI_DEVICE_ID_PCTECH_RZ1001})
  52. #define DEVID_SAMURAI ((ide_pci_devid_t){PCI_VENDOR_ID_PCTECH,  PCI_DEVICE_ID_PCTECH_SAMURAI_IDE})
  53. #define DEVID_CMD640 ((ide_pci_devid_t){PCI_VENDOR_ID_CMD,     PCI_DEVICE_ID_CMD_640})
  54. #define DEVID_CMD643 ((ide_pci_devid_t){PCI_VENDOR_ID_CMD,     PCI_DEVICE_ID_CMD_643})
  55. #define DEVID_CMD646 ((ide_pci_devid_t){PCI_VENDOR_ID_CMD,     PCI_DEVICE_ID_CMD_646})
  56. #define DEVID_CMD648 ((ide_pci_devid_t){PCI_VENDOR_ID_CMD,     PCI_DEVICE_ID_CMD_648})
  57. #define DEVID_CMD649 ((ide_pci_devid_t){PCI_VENDOR_ID_CMD,     PCI_DEVICE_ID_CMD_649})
  58. #define DEVID_SIS5513 ((ide_pci_devid_t){PCI_VENDOR_ID_SI,      PCI_DEVICE_ID_SI_5513})
  59. #define DEVID_OPTI621 ((ide_pci_devid_t){PCI_VENDOR_ID_OPTI,    PCI_DEVICE_ID_OPTI_82C621})
  60. #define DEVID_OPTI621V ((ide_pci_devid_t){PCI_VENDOR_ID_OPTI,    PCI_DEVICE_ID_OPTI_82C558})
  61. #define DEVID_OPTI621X ((ide_pci_devid_t){PCI_VENDOR_ID_OPTI,    PCI_DEVICE_ID_OPTI_82C825})
  62. #define DEVID_TRM290 ((ide_pci_devid_t){PCI_VENDOR_ID_TEKRAM,  PCI_DEVICE_ID_TEKRAM_DC290})
  63. #define DEVID_NS87410 ((ide_pci_devid_t){PCI_VENDOR_ID_NS,      PCI_DEVICE_ID_NS_87410})
  64. #define DEVID_NS87415 ((ide_pci_devid_t){PCI_VENDOR_ID_NS,      PCI_DEVICE_ID_NS_87415})
  65. #define DEVID_HT6565 ((ide_pci_devid_t){PCI_VENDOR_ID_HOLTEK,  PCI_DEVICE_ID_HOLTEK_6565})
  66. #define DEVID_AEC6210 ((ide_pci_devid_t){PCI_VENDOR_ID_ARTOP,   PCI_DEVICE_ID_ARTOP_ATP850UF})
  67. #define DEVID_AEC6260 ((ide_pci_devid_t){PCI_VENDOR_ID_ARTOP,   PCI_DEVICE_ID_ARTOP_ATP860})
  68. #define DEVID_AEC6260R ((ide_pci_devid_t){PCI_VENDOR_ID_ARTOP,   PCI_DEVICE_ID_ARTOP_ATP860R})
  69. #define DEVID_W82C105 ((ide_pci_devid_t){PCI_VENDOR_ID_WINBOND, PCI_DEVICE_ID_WINBOND_82C105})
  70. #define DEVID_UM8673F ((ide_pci_devid_t){PCI_VENDOR_ID_UMC,     PCI_DEVICE_ID_UMC_UM8673F})
  71. #define DEVID_UM8886A ((ide_pci_devid_t){PCI_VENDOR_ID_UMC,     PCI_DEVICE_ID_UMC_UM8886A})
  72. #define DEVID_UM8886BF ((ide_pci_devid_t){PCI_VENDOR_ID_UMC,     PCI_DEVICE_ID_UMC_UM8886BF})
  73. #define DEVID_HPT34X ((ide_pci_devid_t){PCI_VENDOR_ID_TTI,     PCI_DEVICE_ID_TTI_HPT343})
  74. #define DEVID_HPT366 ((ide_pci_devid_t){PCI_VENDOR_ID_TTI,     PCI_DEVICE_ID_TTI_HPT366})
  75. #define DEVID_ALI15X3 ((ide_pci_devid_t){PCI_VENDOR_ID_AL,      PCI_DEVICE_ID_AL_M5229})
  76. #define DEVID_CY82C693 ((ide_pci_devid_t){PCI_VENDOR_ID_CONTAQ,  PCI_DEVICE_ID_CONTAQ_82C693})
  77. #define DEVID_HINT ((ide_pci_devid_t){0x3388,                0x8013})
  78. #define DEVID_CS5530 ((ide_pci_devid_t){PCI_VENDOR_ID_CYRIX,   PCI_DEVICE_ID_CYRIX_5530_IDE})
  79. #define DEVID_AMD7401 ((ide_pci_devid_t){PCI_VENDOR_ID_AMD,     PCI_DEVICE_ID_AMD_COBRA_7401})
  80. #define DEVID_AMD7409 ((ide_pci_devid_t){PCI_VENDOR_ID_AMD,     PCI_DEVICE_ID_AMD_VIPER_7409})
  81. #define DEVID_AMD7411 ((ide_pci_devid_t){PCI_VENDOR_ID_AMD,     PCI_DEVICE_ID_AMD_VIPER_7411})
  82. #define DEVID_PDCADMA ((ide_pci_devid_t){PCI_VENDOR_ID_PDC,     PCI_DEVICE_ID_PDC_1841})
  83. #define DEVID_SLC90E66 ((ide_pci_devid_t){PCI_VENDOR_ID_EFAR,    PCI_DEVICE_ID_EFAR_SLC90E66_1})
  84. #define DEVID_OSB4 ((ide_pci_devid_t){PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_OSB4IDE})
  85. #define DEVID_CSB5 ((ide_pci_devid_t){PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_CSB5IDE})
  86. #define DEVID_ITE8172G ((ide_pci_devid_t){PCI_VENDOR_ID_ITE,     PCI_DEVICE_ID_ITE_IT8172G})
  88. #define IDE_IGNORE ((void *)-1)
  90. #ifdef CONFIG_BLK_DEV_AEC62XX
  91. extern unsigned int pci_init_aec62xx(struct pci_dev *, const char *);
  92. extern unsigned int ata66_aec62xx(ide_hwif_t *);
  93. extern void ide_init_aec62xx(ide_hwif_t *);
  94. extern void ide_dmacapable_aec62xx(ide_hwif_t *, unsigned long);
  95. #define PCI_AEC62XX &pci_init_aec62xx
  96. #define ATA66_AEC62XX &ata66_aec62xx
  97. #define INIT_AEC62XX &ide_init_aec62xx
  98. #define DMA_AEC62XX &ide_dmacapable_aec62xx
  99. #else
  100. #define PCI_AEC62XX NULL
  101. #define ATA66_AEC62XX NULL
  102. #define INIT_AEC62XX NULL
  103. #define DMA_AEC62XX NULL
  104. #endif
  106. #ifdef CONFIG_BLK_DEV_ALI15X3
  107. extern unsigned int pci_init_ali15x3(struct pci_dev *, const char *);
  108. extern unsigned int ata66_ali15x3(ide_hwif_t *);
  109. extern void ide_init_ali15x3(ide_hwif_t *);
  110. extern void ide_dmacapable_ali15x3(ide_hwif_t *, unsigned long);
  111. #define PCI_ALI15X3 &pci_init_ali15x3
  112. #define ATA66_ALI15X3 &ata66_ali15x3
  113. #define INIT_ALI15X3 &ide_init_ali15x3
  114. #define DMA_ALI15X3 &ide_dmacapable_ali15x3
  115. #else
  116. #define PCI_ALI15X3 NULL
  117. #define ATA66_ALI15X3 NULL
  118. #define INIT_ALI15X3 NULL
  119. #define DMA_ALI15X3 NULL
  120. #endif
  122. #ifdef CONFIG_BLK_DEV_AMD74XX
  123. extern unsigned int pci_init_amd74xx(struct pci_dev *, const char *);
  124. extern unsigned int ata66_amd74xx(ide_hwif_t *);
  125. extern void ide_init_amd74xx(ide_hwif_t *);
  126. extern void ide_dmacapable_amd74xx(ide_hwif_t *, unsigned long);
  127. #define PCI_AMD74XX &pci_init_amd74xx
  128. #define ATA66_AMD74XX &ata66_amd74xx
  129. #define INIT_AMD74XX &ide_init_amd74xx
  130. #define DMA_AMD74XX &ide_dmacapable_amd74xx
  131. #else
  132. #define PCI_AMD74XX NULL
  133. #define ATA66_AMD74XX NULL
  134. #define INIT_AMD74XX NULL
  135. #define DMA_AMD74XX NULL
  136. #endif
  138. #ifdef CONFIG_BLK_DEV_CMD64X
  139. extern unsigned int pci_init_cmd64x(struct pci_dev *, const char *);
  140. extern unsigned int ata66_cmd64x(ide_hwif_t *);
  141. extern void ide_init_cmd64x(ide_hwif_t *);
  142. extern void ide_dmacapable_cmd64x(ide_hwif_t *, unsigned long);
  143. #define PCI_CMD64X &pci_init_cmd64x
  144. #define ATA66_CMD64X &ata66_cmd64x
  145. #define INIT_CMD64X &ide_init_cmd64x
  146. #else
  147. #define PCI_CMD64X NULL
  148. #define ATA66_CMD64X NULL
  149. #ifdef __sparc_v9__
  150. #define INIT_CMD64X IDE_IGNORE
  151. #else
  152. #define INIT_CMD64X NULL
  153. #endif
  154. #endif
  156. #ifdef CONFIG_BLK_DEV_CY82C693
  157. extern unsigned int pci_init_cy82c693(struct pci_dev *, const char *);
  158. extern void ide_init_cy82c693(ide_hwif_t *);
  159. #define PCI_CY82C693 &pci_init_cy82c693
  160. #define INIT_CY82C693 &ide_init_cy82c693
  161. #else
  162. #define PCI_CY82C693 NULL
  163. #define INIT_CY82C693 NULL
  164. #endif
  166. #ifdef CONFIG_BLK_DEV_CS5530
  167. extern unsigned int pci_init_cs5530(struct pci_dev *, const char *);
  168. extern void ide_init_cs5530(ide_hwif_t *);
  169. #define PCI_CS5530 &pci_init_cs5530
  170. #define INIT_CS5530 &ide_init_cs5530
  171. #else
  172. #define PCI_CS5530 NULL
  173. #define INIT_CS5530 NULL
  174. #endif
  176. #ifdef CONFIG_BLK_DEV_HPT34X
  177. extern unsigned int pci_init_hpt34x(struct pci_dev *, const char *);
  178. extern void ide_init_hpt34x(ide_hwif_t *);
  179. #define PCI_HPT34X &pci_init_hpt34x
  180. #define INIT_HPT34X &ide_init_hpt34x
  181. #else
  182. #define PCI_HPT34X NULL
  183. #define INIT_HPT34X IDE_IGNORE
  184. #endif
  186. #ifdef CONFIG_BLK_DEV_HPT366
  187. extern byte hpt363_shared_irq;
  188. extern byte hpt363_shared_pin;
  189. extern unsigned int pci_init_hpt366(struct pci_dev *, const char *);
  190. extern unsigned int ata66_hpt366(ide_hwif_t *);
  191. extern void ide_init_hpt366(ide_hwif_t *);
  192. extern void ide_dmacapable_hpt366(ide_hwif_t *, unsigned long);
  193. #define PCI_HPT366 &pci_init_hpt366
  194. #define ATA66_HPT366 &ata66_hpt366
  195. #define INIT_HPT366 &ide_init_hpt366
  196. #define DMA_HPT366 &ide_dmacapable_hpt366
  197. #else
  198. static byte hpt363_shared_irq;
  199. static byte hpt363_shared_pin;
  200. #define PCI_HPT366 NULL
  201. #define ATA66_HPT366 NULL
  202. #define INIT_HPT366 NULL
  203. #define DMA_HPT366 NULL
  204. #endif
  206. #ifdef CONFIG_BLK_DEV_NS87415
  207. extern void ide_init_ns87415(ide_hwif_t *);
  208. #define INIT_NS87415 &ide_init_ns87415
  209. #else
  210. #define INIT_NS87415 IDE_IGNORE
  211. #endif
  213. #ifdef CONFIG_BLK_DEV_OPTI621
  214. extern void ide_init_opti621(ide_hwif_t *);
  215. #define INIT_OPTI621 &ide_init_opti621
  216. #else
  217. #define INIT_OPTI621 NULL
  218. #endif
  220. #ifdef CONFIG_BLK_DEV_PDC_ADMA
  221. extern unsigned int pci_init_pdcadma(struct pci_dev *, const char *);
  222. extern unsigned int ata66_pdcadma(ide_hwif_t *);
  223. extern void ide_init_pdcadma(ide_hwif_t *);
  224. extern void ide_dmacapable_pdcadma(ide_hwif_t *, unsigned long);
  225. #define PCI_PDCADMA &pci_init_pdcadma
  226. #define ATA66_PDCADMA &ata66_pdcadma
  227. #define INIT_PDCADMA &ide_init_pdcadma
  228. #define DMA_PDCADMA &ide_dmacapable_pdcadma
  229. #else
  230. #define PCI_PDCADMA IDE_IGNORE
  231. #define ATA66_PDCADMA IDE_IGNORE
  232. #define INIT_PDCADMA IDE_IGNORE
  233. #define DMA_PDCADMA IDE_IGNORE
  234. #endif
  236. #ifdef CONFIG_BLK_DEV_PDC202XX
  237. extern unsigned int pci_init_pdc202xx(struct pci_dev *, const char *);
  238. extern unsigned int ata66_pdc202xx(ide_hwif_t *);
  239. extern void ide_init_pdc202xx(ide_hwif_t *);
  240. #define PCI_PDC202XX &pci_init_pdc202xx
  241. #define ATA66_PDC202XX &ata66_pdc202xx
  242. #define INIT_PDC202XX &ide_init_pdc202xx
  243. #else
  244. #define PCI_PDC202XX NULL
  245. #define ATA66_PDC202XX NULL
  246. #define INIT_PDC202XX NULL
  247. #endif
  249. #ifdef CONFIG_BLK_DEV_PIIX
  250. extern unsigned int pci_init_piix(struct pci_dev *, const char *);
  251. extern unsigned int ata66_piix(ide_hwif_t *);
  252. extern void ide_init_piix(ide_hwif_t *);
  253. #define PCI_PIIX &pci_init_piix
  254. #define ATA66_PIIX &ata66_piix
  255. #define INIT_PIIX &ide_init_piix
  256. #else
  257. #define PCI_PIIX NULL
  258. #define ATA66_PIIX NULL
  259. #define INIT_PIIX NULL
  260. #endif
  262. #ifdef CONFIG_BLK_DEV_IT8172
  263. extern unsigned int pci_init_it8172(struct pci_dev *, const char *);
  264. extern unsigned int ata66_it8172(ide_hwif_t *);
  265. extern void ide_init_it8172(ide_hwif_t *);
  266. #define PCI_IT8172 &pci_init_it8172
  267. #define INIT_IT8172 &ide_init_it8172
  268. #else
  269. #define PCI_IT8172 NULL
  270. #define ATA66_IT8172 NULL
  271. #define INIT_IT8172 NULL
  272. #endif
  274. #ifdef CONFIG_BLK_DEV_RZ1000
  275. extern void ide_init_rz1000(ide_hwif_t *);
  276. #define INIT_RZ1000 &ide_init_rz1000
  277. #else
  278. #define INIT_RZ1000 IDE_IGNORE
  279. #endif
  281. #define INIT_SAMURAI NULL
  283. #ifdef CONFIG_BLK_DEV_SVWKS
  284. extern unsigned int pci_init_svwks(struct pci_dev *, const char *);
  285. extern unsigned int ata66_svwks(ide_hwif_t *);
  286. extern void ide_init_svwks(ide_hwif_t *);
  287. #define PCI_SVWKS &pci_init_svwks
  288. #define ATA66_SVWKS &ata66_svwks
  289. #define INIT_SVWKS &ide_init_svwks
  290. #else
  291. #define PCI_SVWKS NULL
  292. #define ATA66_SVWKS NULL
  293. #define INIT_SVWKS NULL
  294. #endif
  296. #ifdef CONFIG_BLK_DEV_SIS5513
  297. extern unsigned int pci_init_sis5513(struct pci_dev *, const char *);
  298. extern unsigned int ata66_sis5513(ide_hwif_t *);
  299. extern void ide_init_sis5513(ide_hwif_t *);
  300. #define PCI_SIS5513 &pci_init_sis5513
  301. #define ATA66_SIS5513 &ata66_sis5513
  302. #define INIT_SIS5513 &ide_init_sis5513
  303. #else
  304. #define PCI_SIS5513 NULL
  305. #define ATA66_SIS5513 NULL
  306. #define INIT_SIS5513 NULL
  307. #endif
  309. #ifdef CONFIG_BLK_DEV_SLC90E66
  310. extern unsigned int pci_init_slc90e66(struct pci_dev *, const char *);
  311. extern unsigned int ata66_slc90e66(ide_hwif_t *);
  312. extern void ide_init_slc90e66(ide_hwif_t *);
  313. #define PCI_SLC90E66 &pci_init_slc90e66
  314. #define ATA66_SLC90E66 &ata66_slc90e66
  315. #define INIT_SLC90E66 &ide_init_slc90e66
  316. #else
  317. #define PCI_SLC90E66 NULL
  318. #define ATA66_SLC90E66 NULL
  319. #define INIT_SLC90E66 NULL
  320. #endif
  322. #ifdef CONFIG_BLK_DEV_SL82C105
  323. extern unsigned int pci_init_sl82c105(struct pci_dev *, const char *);
  324. extern void dma_init_sl82c105(ide_hwif_t *, unsigned long);
  325. extern void ide_init_sl82c105(ide_hwif_t *);
  326. #define PCI_W82C105 &pci_init_sl82c105
  327. #define DMA_W82C105 &dma_init_sl82c105
  328. #define INIT_W82C105 &ide_init_sl82c105
  329. #else
  330. #define PCI_W82C105 NULL
  331. #define DMA_W82C105 NULL
  332. #define INIT_W82C105 IDE_IGNORE
  333. #endif
  335. #ifdef CONFIG_BLK_DEV_TRM290
  336. extern void ide_init_trm290(ide_hwif_t *);
  337. #define INIT_TRM290 &ide_init_trm290
  338. #else
  339. #define INIT_TRM290 IDE_IGNORE
  340. #endif
  342. #ifdef CONFIG_BLK_DEV_VIA82CXXX
  343. extern unsigned int pci_init_via82cxxx(struct pci_dev *, const char *);
  344. extern unsigned int ata66_via82cxxx(ide_hwif_t *);
  345. extern void ide_init_via82cxxx(ide_hwif_t *);
  346. extern void ide_dmacapable_via82cxxx(ide_hwif_t *, unsigned long);
  347. #define PCI_VIA82CXXX &pci_init_via82cxxx
  348. #define ATA66_VIA82CXXX &ata66_via82cxxx
  349. #define INIT_VIA82CXXX &ide_init_via82cxxx
  350. #define DMA_VIA82CXXX &ide_dmacapable_via82cxxx
  351. #else
  352. #define PCI_VIA82CXXX NULL
  353. #define ATA66_VIA82CXXX NULL
  354. #define INIT_VIA82CXXX NULL
  355. #define DMA_VIA82CXXX NULL
  356. #endif
  358. typedef struct ide_pci_enablebit_s {
  359. byte reg; /* byte pci reg holding the enable-bit */
  360. byte mask; /* mask to isolate the enable-bit */
  361. byte val; /* value of masked reg when "enabled" */
  362. } ide_pci_enablebit_t;
  364. typedef struct ide_pci_device_s {
  365. ide_pci_devid_t devid;
  366. char *name;
  367. unsigned int (*init_chipset)(struct pci_dev *dev, const char *name);
  368. unsigned int (*ata66_check)(ide_hwif_t *hwif);
  369. void  (*init_hwif)(ide_hwif_t *hwif);
  370. void (*dma_init)(ide_hwif_t *hwif, unsigned long dmabase);
  371. ide_pci_enablebit_t enablebits[2];
  372. byte bootable;
  373. unsigned int extra;
  374. } ide_pci_device_t;
  376. static ide_pci_device_t ide_pci_chipsets[] __initdata = {
  377. {DEVID_PIIXa, "PIIX", NULL, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}},  ON_BOARD, 0 },
  378. {DEVID_PIIXb, "PIIX", NULL, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}},  ON_BOARD, 0 },
  379. {DEVID_MPIIX, "MPIIX", NULL, NULL, INIT_PIIX, NULL, {{0x6D,0x80,0x80}, {0x6F,0x80,0x80}}, ON_BOARD, 0 },
  380. {DEVID_PIIX3, "PIIX3", PCI_PIIX, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}},  ON_BOARD, 0 },
  381. {DEVID_PIIX4, "PIIX4", PCI_PIIX, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}},  ON_BOARD, 0 },
  382. {DEVID_PIIX4E, "PIIX4", PCI_PIIX, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  383. {DEVID_PIIX4E2, "PIIX4", PCI_PIIX, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  384. {DEVID_PIIX4U, "PIIX4", PCI_PIIX, ATA66_PIIX, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  385. {DEVID_PIIX4U2, "PIIX4", PCI_PIIX, ATA66_PIIX, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  386. {DEVID_PIIX4NX, "PIIX4", PCI_PIIX, NULL, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  387. {DEVID_PIIX4U3, "PIIX4", PCI_PIIX, ATA66_PIIX, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  388. {DEVID_PIIX4U4, "PIIX4", PCI_PIIX, ATA66_PIIX, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  389. {DEVID_PIIX4U5, "PIIX4", PCI_PIIX, ATA66_PIIX, INIT_PIIX, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  390. {DEVID_VIA_IDE, "VIA_IDE", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  391. {DEVID_MR_IDE, "VP_IDE", PCI_VIA82CXXX, ATA66_VIA82CXXX,INIT_VIA82CXXX, DMA_VIA82CXXX, {{0x40,0x02,0x02}, {0x40,0x01,0x01}},  ON_BOARD, 0 },
  392. {DEVID_VP_IDE, "VP_IDE", PCI_VIA82CXXX, ATA66_VIA82CXXX,INIT_VIA82CXXX, DMA_VIA82CXXX, {{0x40,0x02,0x02}, {0x40,0x01,0x01}},  ON_BOARD, 0 },
  393. #ifdef CONFIG_PDC202XX_FORCE
  394.         {DEVID_PDC20246,"PDC20246", PCI_PDC202XX, NULL, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 16 },
  395.         {DEVID_PDC20262,"PDC20262", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 48 },
  396.         {DEVID_PDC20265,"PDC20265", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 48 },
  397.         {DEVID_PDC20267,"PDC20267", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 48 },
  398. #else /* !CONFIG_PDC202XX_FORCE */
  399. {DEVID_PDC20246,"PDC20246", PCI_PDC202XX, NULL, INIT_PDC202XX, NULL, {{0x50,0x02,0x02}, {0x50,0x04,0x04}},  OFF_BOARD, 16 },
  400. {DEVID_PDC20262,"PDC20262", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x50,0x02,0x02}, {0x50,0x04,0x04}}, OFF_BOARD, 48 },
  401. {DEVID_PDC20265,"PDC20265", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x50,0x02,0x02}, {0x50,0x04,0x04}}, OFF_BOARD, 48 },
  402. {DEVID_PDC20267,"PDC20267", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x50,0x02,0x02}, {0x50,0x04,0x04}}, OFF_BOARD, 48 },
  403. #endif
  404. {DEVID_PDC20268,"PDC20268", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 16 },
  405. /* Promise used a different PCI ident for the raid card apparently to try and
  406.    prevent Linux detecting it and using our own raid code. We want to detect
  407.    it for the ataraid drivers, so we have to list both here.. */
  408. {DEVID_PDC20268R,"PDC20268", PCI_PDC202XX, ATA66_PDC202XX, INIT_PDC202XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 16 },
  409. {DEVID_RZ1000, "RZ1000", NULL, NULL, INIT_RZ1000, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  410. {DEVID_RZ1001, "RZ1001", NULL, NULL, INIT_RZ1000, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  411. {DEVID_SAMURAI, "SAMURAI", NULL, NULL, INIT_SAMURAI, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  412. {DEVID_CMD640, "CMD640", NULL, NULL, IDE_IGNORE, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  413. {DEVID_NS87410, "NS87410", NULL, NULL, NULL, NULL, {{0x43,0x08,0x08}, {0x47,0x08,0x08}},  ON_BOARD, 0 },
  414. {DEVID_SIS5513, "SIS5513", PCI_SIS5513, ATA66_SIS5513, INIT_SIS5513, NULL, {{0x4a,0x02,0x02}, {0x4a,0x04,0x04}},  ON_BOARD, 0 },
  415. {DEVID_CMD643, "CMD643", PCI_CMD64X, NULL, INIT_CMD64X, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  416. {DEVID_CMD646, "CMD646", PCI_CMD64X, NULL, INIT_CMD64X, NULL, {{0x00,0x00,0x00}, {0x51,0x80,0x80}},  ON_BOARD, 0 },
  417. {DEVID_CMD648, "CMD648", PCI_CMD64X, ATA66_CMD64X, INIT_CMD64X, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  418. {DEVID_CMD649, "CMD649", PCI_CMD64X, ATA66_CMD64X, INIT_CMD64X, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  419. {DEVID_HT6565, "HT6565", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  420. {DEVID_OPTI621, "OPTI621", NULL, NULL, INIT_OPTI621, NULL, {{0x45,0x80,0x00}, {0x40,0x08,0x00}},  ON_BOARD, 0 },
  421. {DEVID_OPTI621X,"OPTI621X", NULL, NULL, INIT_OPTI621, NULL, {{0x45,0x80,0x00}, {0x40,0x08,0x00}},  ON_BOARD, 0 },
  422. {DEVID_TRM290, "TRM290", NULL, NULL, INIT_TRM290, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  423. {DEVID_NS87415, "NS87415", NULL, NULL, INIT_NS87415, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  424. {DEVID_AEC6210, "AEC6210", PCI_AEC62XX, NULL, INIT_AEC62XX, DMA_AEC62XX, {{0x4a,0x02,0x02}, {0x4a,0x04,0x04}},  OFF_BOARD, 0 },
  425. {DEVID_AEC6260, "AEC6260", PCI_AEC62XX, ATA66_AEC62XX, INIT_AEC62XX, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, NEVER_BOARD, 0 },
  426. {DEVID_AEC6260R,"AEC6260R", PCI_AEC62XX, ATA66_AEC62XX, INIT_AEC62XX, NULL, {{0x4a,0x02,0x02}, {0x4a,0x04,0x04}}, OFF_BOARD, 0 },
  427. {DEVID_W82C105, "W82C105", PCI_W82C105, NULL, INIT_W82C105, DMA_W82C105, {{0x40,0x01,0x01}, {0x40,0x10,0x10}},  ON_BOARD, 0 },
  428. {DEVID_UM8673F, "UM8673F", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  429. {DEVID_UM8886A, "UM8886A", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  430. {DEVID_UM8886BF,"UM8886BF", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 },
  431. {DEVID_HPT34X, "HPT34X", PCI_HPT34X, NULL, INIT_HPT34X, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, NEVER_BOARD, 16 },
  432. {DEVID_HPT366, "HPT366", PCI_HPT366, ATA66_HPT366, INIT_HPT366, DMA_HPT366, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 240 },
  433. {DEVID_ALI15X3, "ALI15X3", PCI_ALI15X3, ATA66_ALI15X3, INIT_ALI15X3, DMA_ALI15X3, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  434. {DEVID_CY82C693,"CY82C693", PCI_CY82C693, NULL, INIT_CY82C693, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  435. {DEVID_HINT, "HINT_IDE", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  436. {DEVID_CS5530, "CS5530", PCI_CS5530, NULL, INIT_CS5530, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  437. {DEVID_AMD7401, "AMD7401", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  438. {DEVID_AMD7409, "AMD7409", PCI_AMD74XX, ATA66_AMD74XX, INIT_AMD74XX, DMA_AMD74XX, {{0x40,0x01,0x01}, {0x40,0x02,0x02}}, ON_BOARD, 0 },
  439. {DEVID_AMD7411, "AMD7411", PCI_AMD74XX, ATA66_AMD74XX, INIT_AMD74XX, DMA_AMD74XX, {{0x40,0x01,0x01}, {0x40,0x02,0x02}}, ON_BOARD, 0 },
  440. {DEVID_PDCADMA, "PDCADMA", PCI_PDCADMA, ATA66_PDCADMA, INIT_PDCADMA, DMA_PDCADMA, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, OFF_BOARD, 0 },
  441. {DEVID_SLC90E66,"SLC90E66", PCI_SLC90E66, ATA66_SLC90E66, INIT_SLC90E66, NULL, {{0x41,0x80,0x80}, {0x43,0x80,0x80}}, ON_BOARD, 0 },
  442.         {DEVID_OSB4,    "ServerWorks OSB4", PCI_SVWKS, ATA66_SVWKS, INIT_SVWKS, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  443. {DEVID_CSB5, "ServerWorks CSB5", PCI_SVWKS, ATA66_SVWKS, INIT_SVWKS, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}}, ON_BOARD, 0 },
  444. {DEVID_ITE8172G,"IT8172G", PCI_IT8172, NULL, INIT_IT8172, NULL, {{0x00,0x00,0x00}, {0x40,0x00,0x01}}, ON_BOARD, 0 },
  445. {IDE_PCI_DEVID_NULL, "PCI_IDE", NULL, NULL, NULL, NULL, {{0x00,0x00,0x00}, {0x00,0x00,0x00}},  ON_BOARD, 0 }};
  447. /*
  448.  * This allows offboard ide-pci cards the enable a BIOS, verify interrupt
  449.  * settings of split-mirror pci-config space, place chipset into init-mode,
  450.  * and/or preserve an interrupt if the card is not native ide support.
  451.  */
  452. static unsigned int __init ide_special_settings (struct pci_dev *dev, const char *name)
  453. {
  454. switch(dev->device) {
  455. case PCI_DEVICE_ID_TTI_HPT366:
  456. case PCI_DEVICE_ID_PROMISE_20246:
  457. case PCI_DEVICE_ID_PROMISE_20262:
  458. case PCI_DEVICE_ID_PROMISE_20265:
  459. case PCI_DEVICE_ID_PROMISE_20267:
  460. case PCI_DEVICE_ID_PROMISE_20268:
  461. case PCI_DEVICE_ID_ARTOP_ATP850UF:
  462. case PCI_DEVICE_ID_ARTOP_ATP860:
  463. case PCI_DEVICE_ID_ARTOP_ATP860R:
  464. return dev->irq;
  465. default:
  466. break;
  467. }
  468. return 0;
  469. }
  471. /*
  472.  * Match a PCI IDE port against an entry in ide_hwifs[],
  473.  * based on io_base port if possible.
  474.  */
  475. static ide_hwif_t __init *ide_match_hwif (unsigned long io_base, byte bootable, const char *name)
  476. {
  477. int h;
  478. ide_hwif_t *hwif;
  480. /*
  481.  * Look for a hwif with matching io_base specified using
  482.  * parameters to ide_setup().
  483.  */
  484. for (h = 0; h < MAX_HWIFS; ++h) {
  485. hwif = &ide_hwifs[h];
  486. if (hwif->io_ports[IDE_DATA_OFFSET] == io_base) {
  487. if (hwif->chipset == ide_generic)
  488. return hwif; /* a perfect match */
  489. }
  490. }
  491. /*
  492.  * Look for a hwif with matching io_base default value.
  493.  * If chipset is "ide_unknown", then claim that hwif slot.
  494.  * Otherwise, some other chipset has already claimed it..  :(
  495.  */
  496. for (h = 0; h < MAX_HWIFS; ++h) {
  497. hwif = &ide_hwifs[h];
  498. if (hwif->io_ports[IDE_DATA_OFFSET] == io_base) {
  499. if (hwif->chipset == ide_unknown)
  500. return hwif; /* match */
  501. printk("%s: port 0x%04lx already claimed by %sn", name, io_base, hwif->name);
  502. return NULL; /* already claimed */
  503. }
  504. }
  505. /*
  506.  * Okay, there is no hwif matching our io_base,
  507.  * so we'll just claim an unassigned slot.
  508.  * Give preference to claiming other slots before claiming ide0/ide1,
  509.  * just in case there's another interface yet-to-be-scanned
  510.  * which uses ports 1f0/170 (the ide0/ide1 defaults).
  511.  *
  512.  * Unless there is a bootable card that does not use the standard
  513.  * ports 1f0/170 (the ide0/ide1 defaults). The (bootable) flag.
  514.  */
  515. if (bootable) {
  516. for (h = 0; h < MAX_HWIFS; ++h) {
  517. hwif = &ide_hwifs[h];
  518. if (hwif->chipset == ide_unknown)
  519. return hwif; /* pick an unused entry */
  520. }
  521. } else {
  522. for (h = 2; h < MAX_HWIFS; ++h) {
  523. hwif = ide_hwifs + h;
  524. if (hwif->chipset == ide_unknown)
  525. return hwif; /* pick an unused entry */
  526. }
  527. }
  528. for (h = 0; h < 2; ++h) {
  529. hwif = ide_hwifs + h;
  530. if (hwif->chipset == ide_unknown)
  531. return hwif; /* pick an unused entry */
  532. }
  533. printk("%s: too many IDE interfaces, no room in tablen", name);
  534. return NULL;
  535. }
  537. static int __init ide_setup_pci_baseregs (struct pci_dev *dev, const char *name)
  538. {
  539. byte reg, progif = 0;
  541. /*
  542.  * Place both IDE interfaces into PCI "native" mode:
  543.  */
  544. if (pci_read_config_byte(dev, PCI_CLASS_PROG, &progif) || (progif & 5) != 5) {
  545. if ((progif & 0xa) != 0xa) {
  546. printk("%s: device not capable of full native PCI moden", name);
  547. return 1;
  548. }
  549. printk("%s: placing both ports into native PCI moden", name);
  550. (void) pci_write_config_byte(dev, PCI_CLASS_PROG, progif|5);
  551. if (pci_read_config_byte(dev, PCI_CLASS_PROG, &progif) || (progif & 5) != 5) {
  552. printk("%s: rewrite of PROGIF failed, wanted 0x%04x, got 0x%04xn", name, progif|5, progif);
  553. return 1;
  554. }
  555. }
  556. /*
  557.  * Setup base registers for IDE command/control spaces for each interface:
  558.  */
  559. for (reg = 0; reg < 4; reg++) {
  560. struct resource *res = dev->resource + reg;
  561. if ((res->flags & IORESOURCE_IO) == 0)
  562. continue;
  563. if (!res->start) {
  564. printk("%s: Missing I/O address #%dn", name, reg);
  565. return 1;
  566. }
  567. }
  568. return 0;
  569. }
  571. /*
  572.  * ide_setup_pci_device() looks at the primary/secondary interfaces
  573.  * on a PCI IDE device and, if they are enabled, prepares the IDE driver
  574.  * for use with them.  This generic code works for most PCI chipsets.
  575.  *
  576.  * One thing that is not standardized is the location of the
  577.  * primary/secondary interface "enable/disable" bits.  For chipsets that
  578.  * we "know" about, this information is in the ide_pci_device_t struct;
  579.  * for all other chipsets, we just assume both interfaces are enabled.
  580.  */
  581. static void __init ide_setup_pci_device (struct pci_dev *dev, ide_pci_device_t *d)
  582. {
  583. unsigned int port, at_least_one_hwif_enabled = 0, autodma = 0, pciirq = 0;
  584. unsigned short pcicmd = 0, tried_config = 0;
  585. byte tmp = 0;
  586. ide_hwif_t *hwif, *mate = NULL;
  587. unsigned int class_rev;
  588. static int secondpdc = 0;
  590. #ifdef CONFIG_IDEDMA_AUTO
  591. if (!noautodma)
  592. autodma = 1;
  593. #endif
  595. if (pci_enable_device(dev)) {
  596. printk("%s: error while enabling PCI devicen", d->name);
  597. return;
  598. }
  600. check_if_enabled:
  601. if (pci_read_config_word(dev, PCI_COMMAND, &pcicmd)) {
  602. printk("%s: error accessing PCI regsn", d->name);
  603. return;
  604. }
  605. if (!(pcicmd & PCI_COMMAND_IO)) { /* is device disabled? */
  606. /*
  607.  * PnP BIOS was *supposed* to have set this device up for us,
  608.  * but we can do it ourselves, so long as the BIOS has assigned an IRQ
  609.  *  (or possibly the device is using a "legacy header" for IRQs).
  610.  * Maybe the user deliberately *disabled* the device,
  611.  * but we'll eventually ignore it again if no drives respond.
  612.  */
  613. if (tried_config++
  614.  || ide_setup_pci_baseregs(dev, d->name)
  615.  || pci_write_config_word(dev, PCI_COMMAND, pcicmd | PCI_COMMAND_IO)) {
  616. printk("%s: device disabled (BIOS)n", d->name);
  617. return;
  618. }
  619. autodma = 0; /* default DMA off if we had to configure it here */
  620. goto check_if_enabled;
  621. }
  622. if (tried_config)
  623. printk("%s: device enabled (Linux)n", d->name);
  625. pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
  626. class_rev &= 0xff;
  628. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT34X)) {
  629. /* see comments in hpt34x.c on why..... */
  630. char *chipset_names[] = {"HPT343", "HPT345"};
  631. strcpy(d->name, chipset_names[(pcicmd & PCI_COMMAND_MEMORY) ? 1 : 0]);
  632. d->bootable = (pcicmd & PCI_COMMAND_MEMORY) ? OFF_BOARD : NEVER_BOARD;
  633. }
  635. printk("%s: chipset revision %dn", d->name, class_rev);
  637. /*
  638.  * Can we trust the reported IRQ?
  639.  */
  640. pciirq = dev->irq;
  642. if (dev->class >> 8 == PCI_CLASS_STORAGE_RAID)
  643. {
  644. /* By rights we want to ignore these, but the Promise Fastrak
  645.    people have some strange ideas about proprietary so we have
  646.    to act otherwise on those. The supertrak however we need
  647.    to skip */
  648. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20265))
  649. {
  650. printk(KERN_INFO "ide: Found promise 20265 in RAID mode.n");
  651. if(dev->bus->self && dev->bus->self->vendor == PCI_VENDOR_ID_INTEL &&
  652. dev->bus->self->device == PCI_DEVICE_ID_INTEL_I960)
  653. {
  654. printk(KERN_INFO "ide: Skipping Promise PDC20265 attached to I2O RAID controller.n");
  655. return;
  656. }
  657. }
  658. /* Its attached to something else, just a random bridge. 
  659.    Suspect a fastrak and fall through */
  660. }
  661. if ((dev->class & ~(0xfa)) != ((PCI_CLASS_STORAGE_IDE << 8) | 5)) {
  662. printk("%s: not 100%% native mode: will probe irqs latern", d->name);
  663. /*
  664.  * This allows offboard ide-pci cards the enable a BIOS,
  665.  * verify interrupt settings of split-mirror pci-config
  666.  * space, place chipset into init-mode, and/or preserve
  667.  * an interrupt if the card is not native ide support.
  668.  */
  669. pciirq = (d->init_chipset) ? d->init_chipset(dev, d->name) : ide_special_settings(dev, d->name);
  670. } else if (tried_config) {
  671. printk("%s: will probe irqs latern", d->name);
  672. pciirq = 0;
  673. } else if (!pciirq) {
  674. printk("%s: bad irq (%d): will probe latern", d->name, pciirq);
  675. pciirq = 0;
  676. } else {
  677. if (d->init_chipset)
  678. (void) d->init_chipset(dev, d->name);
  679. #ifdef __sparc__
  680. printk("%s: 100%% native mode on irq %sn",
  681.        d->name, __irq_itoa(pciirq));
  682. #else
  683. printk("%s: 100%% native mode on irq %dn", d->name, pciirq);
  684. #endif
  685. }
  687. /*
  688.  * Set up the IDE ports
  689.  */
  690. for (port = 0; port <= 1; ++port) {
  691. unsigned long base = 0, ctl = 0;
  692. ide_pci_enablebit_t *e = &(d->enablebits[port]);
  694. /* 
  695.  * If this is a Promise FakeRaid controller, the 2nd controller will be marked as 
  696.  * disabled while it is actually there and enabled by the bios for raid purposes. 
  697.  * Skip the normal "is it enabled" test for those.
  698.  */
  699. if ((IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20265)) && (secondpdc++==1) && (port==1)  ) 
  700. goto controller_ok;
  701. if ((IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20262)) && (secondpdc++==1) && (port==1)  ) 
  702. goto controller_ok;
  704. if (e->reg && (pci_read_config_byte(dev, e->reg, &tmp) || (tmp & e->mask) != e->val))
  705. continue; /* port not enabled */
  706. controller_ok:
  707. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT366) && (port) && (class_rev < 0x03))
  708. return;
  709. if ((dev->class >> 8) != PCI_CLASS_STORAGE_IDE || (dev->class & (port ? 4 : 1)) != 0) {
  710. ctl  = dev->resource[(2*port)+1].start;
  711. base = dev->resource[2*port].start;
  712. if (!(ctl & PCI_BASE_ADDRESS_IO_MASK) ||
  713.     !(base & PCI_BASE_ADDRESS_IO_MASK)) {
  714. printk("%s: IO baseregs (BIOS) are reported as MEM, report to <andre@linux-ide.org>.n", d->name);
  715. #if 0
  716. /* FIXME! This really should check that it really gets the IO/MEM part right! */
  717. continue;
  718. #endif
  719. }
  720. }
  721. if ((ctl && !base) || (base && !ctl)) {
  722. printk("%s: inconsistent baseregs (BIOS) for port %d, skippingn", d->name, port);
  723. continue;
  724. }
  725. if (!ctl)
  726. ctl = port ? 0x374 : 0x3f4; /* use default value */
  727. if (!base)
  728. base = port ? 0x170 : 0x1f0; /* use default value */
  729. if ((hwif = ide_match_hwif(base, d->bootable, d->name)) == NULL)
  730. continue; /* no room in ide_hwifs[] */
  731. if (hwif->io_ports[IDE_DATA_OFFSET] != base) {
  732. ide_init_hwif_ports(&hwif->hw, base, (ctl | 2), NULL);
  733. memcpy(hwif->io_ports, hwif->hw.io_ports, sizeof(hwif->io_ports));
  734. hwif->noprobe = !hwif->io_ports[IDE_DATA_OFFSET];
  735. }
  736. hwif->chipset = ide_pci;
  737. hwif->pci_dev = dev;
  738. hwif->pci_devid = d->devid;
  739. hwif->channel = port;
  740. if (!hwif->irq)
  741. hwif->irq = pciirq;
  742. if (mate) {
  743. hwif->mate = mate;
  744. mate->mate = hwif;
  745. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_AEC6210)) {
  746. hwif->serialized = 1;
  747. mate->serialized = 1;
  748. }
  749. }
  750. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_UM8886A) ||
  751.     IDE_PCI_DEVID_EQ(d->devid, DEVID_UM8886BF) ||
  752.     IDE_PCI_DEVID_EQ(d->devid, DEVID_UM8673F)) {
  753. hwif->irq = hwif->channel ? 15 : 14;
  754. goto bypass_umc_dma;
  755. }
  756. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_MPIIX))
  757. goto bypass_piix_dma;
  759. if (hwif->udma_four) {
  760. printk("%s: ATA-66/100 forced bit set (WARNING)!!n", d->name);
  761. } else {
  762. hwif->udma_four = (d->ata66_check) ? d->ata66_check(hwif) : 0;
  763. }
  764. #ifdef CONFIG_BLK_DEV_IDEDMA
  765. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_SIS5513) ||
  766.     IDE_PCI_DEVID_EQ(d->devid, DEVID_AEC6260) ||
  767.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PIIX4NX) ||
  768.     IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT34X)  ||
  769.     IDE_PCI_DEVID_EQ(d->devid, DEVID_VIA_IDE) ||
  770.     IDE_PCI_DEVID_EQ(d->devid, DEVID_MR_IDE)  ||
  771.     IDE_PCI_DEVID_EQ(d->devid, DEVID_VP_IDE))
  772. autodma = 0;
  773. if (autodma)
  774. hwif->autodma = 1;
  775. if (IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20246) ||
  776.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20262) ||
  777.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20265) ||
  778.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20267) ||
  779.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20268) ||
  780.     IDE_PCI_DEVID_EQ(d->devid, DEVID_PDC20268R) ||
  781.     IDE_PCI_DEVID_EQ(d->devid, DEVID_AEC6210) ||
  782.     IDE_PCI_DEVID_EQ(d->devid, DEVID_AEC6260) ||
  783.     IDE_PCI_DEVID_EQ(d->devid, DEVID_AEC6260R) ||
  784.     IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT34X) ||
  785.     IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT366) ||
  786.     IDE_PCI_DEVID_EQ(d->devid, DEVID_CS5530) ||
  787.     IDE_PCI_DEVID_EQ(d->devid, DEVID_CY82C693) ||
  788.     IDE_PCI_DEVID_EQ(d->devid, DEVID_CMD646) ||
  789.     IDE_PCI_DEVID_EQ(d->devid, DEVID_CMD648) ||
  790.     IDE_PCI_DEVID_EQ(d->devid, DEVID_CMD649) ||
  791.     IDE_PCI_DEVID_EQ(d->devid, DEVID_OSB4) ||
  792.     ((dev->class >> 8) == PCI_CLASS_STORAGE_IDE && (dev->class & 0x80))) {
  793. unsigned long dma_base = ide_get_or_set_dma_base(hwif, (!mate && d->extra) ? d->extra : 0, d->name);
  794. if (dma_base && !(pcicmd & PCI_COMMAND_MASTER)) {
  795. /*
  796.      * Set up BM-DMA capability (PnP BIOS should have done this)
  797.      */
  798.      if (!IDE_PCI_DEVID_EQ(d->devid, DEVID_CS5530))
  799. hwif->autodma = 0; /* default DMA off if we had to configure it here */
  800. (void) pci_write_config_word(dev, PCI_COMMAND, pcicmd | PCI_COMMAND_MASTER);
  801. if (pci_read_config_word(dev, PCI_COMMAND, &pcicmd) || !(pcicmd & PCI_COMMAND_MASTER)) {
  802. printk("%s: %s error updating PCICMDn", hwif->name, d->name);
  803. dma_base = 0;
  804. }
  805. }
  806. if (dma_base) {
  807. if (d->dma_init) {
  808. d->dma_init(hwif, dma_base);
  809. } else {
  810. ide_setup_dma(hwif, dma_base, 8);
  811. }
  812. } else {
  813. printk("%s: %s Bus-Master DMA disabled (BIOS)n", hwif->name, d->name);
  814. }
  815. }
  816. #endif /* CONFIG_BLK_DEV_IDEDMA */
  817. bypass_piix_dma:
  818. bypass_umc_dma:
  819. if (d->init_hwif)  /* Call chipset-specific routine for each enabled hwif */
  820. d->init_hwif(hwif);
  821. mate = hwif;
  822. at_least_one_hwif_enabled = 1;
  823. }
  824. if (!at_least_one_hwif_enabled)
  825. printk("%s: neither IDE port enabled (BIOS)n", d->name);
  826. }
  828. static void __init hpt366_device_order_fixup (struct pci_dev *dev, ide_pci_device_t *d)
  829. {
  830. struct pci_dev *dev2 = NULL, *findev;
  831. ide_pci_device_t *d2;
  832. unsigned char pin1 = 0, pin2 = 0;
  833. unsigned int class_rev;
  834. char *chipset_names[] = {"HPT366", "HPT366", "HPT368", "HPT370", "HPT370A"};
  836. if (PCI_FUNC(dev->devfn) & 1)
  837. return;
  839. pci_read_config_dword(dev, PCI_CLASS_REVISION, &class_rev);
  840. class_rev &= 0xff;
  842. strcpy(d->name, chipset_names[class_rev]);
  844. switch(class_rev) {
  845. case 4:
  846. case 3: printk("%s: IDE controller on PCI bus %02x dev %02xn", d->name, dev->bus->number, dev->devfn);
  847. ide_setup_pci_device(dev, d);
  848. return;
  849. default: break;
  850. }
  852. pci_read_config_byte(dev, PCI_INTERRUPT_PIN, &pin1);
  853. pci_for_each_dev(findev) {
  854. if ((findev->vendor == dev->vendor) &&
  855.     (findev->device == dev->device) &&
  856.     ((findev->devfn - dev->devfn) == 1) &&
  857.     (PCI_FUNC(findev->devfn) & 1)) {
  858. dev2 = findev;
  859. pci_read_config_byte(dev2, PCI_INTERRUPT_PIN, &pin2);
  860. hpt363_shared_pin = (pin1 != pin2) ? 1 : 0;
  861. hpt363_shared_irq = (dev->irq == dev2->irq) ? 1 : 0;
  862. if (hpt363_shared_pin && hpt363_shared_irq) {
  863. d->bootable = ON_BOARD;
  864. printk("%s: onboard version of chipset, pin1=%d pin2=%dn", d->name, pin1, pin2);
  865. #if 0
  866. /* I forgot why I did this once, but it fixed something. */
  867. pci_write_config_byte(dev2, PCI_INTERRUPT_PIN, dev->irq);
  868. printk("PCI: %s: Fixing interrupt %d pin %d to ZERO n", d->name, dev2->irq, pin2);
  869. pci_write_config_byte(dev2, PCI_INTERRUPT_LINE, 0);
  870. #endif
  871. }
  872. break;
  873. }
  874. }
  875. printk("%s: IDE controller on PCI bus %02x dev %02xn", d->name, dev->bus->number, dev->devfn);
  876. ide_setup_pci_device(dev, d);
  877. if (!dev2)
  878. return;
  879. d2 = d;
  880. printk("%s: IDE controller on PCI bus %02x dev %02xn", d2->name, dev2->bus->number, dev2->devfn);
  881. ide_setup_pci_device(dev2, d2);
  882. }
  884. /*
  885.  * ide_scan_pcibus() gets invoked at boot time from ide.c.
  886.  * It finds all PCI IDE controllers and calls ide_setup_pci_device for them.
  887.  */
  888. void __init ide_scan_pcidev (struct pci_dev *dev)
  889. {
  890. ide_pci_devid_t devid;
  891. ide_pci_device_t *d;
  893. devid.vid = dev->vendor;
  894. devid.did = dev->device;
  895. for (d = ide_pci_chipsets; d->devid.vid && !IDE_PCI_DEVID_EQ(d->devid, devid); ++d);
  896. if (d->init_hwif == IDE_IGNORE)
  897. printk("%s: ignored by ide_scan_pci_device() (uses own driver)n", d->name);
  898. else if (IDE_PCI_DEVID_EQ(d->devid, DEVID_OPTI621V) && !(PCI_FUNC(dev->devfn) & 1))
  899. return;
  900. else if (IDE_PCI_DEVID_EQ(d->devid, DEVID_CY82C693) && (!(PCI_FUNC(dev->devfn) & 1) || !((dev->class >> 8) == PCI_CLASS_STORAGE_IDE)))
  901. return; /* CY82C693 is more than only a IDE controller */
  902. else if (IDE_PCI_DEVID_EQ(d->devid, DEVID_ITE8172G) && (!(PCI_FUNC(dev->devfn) & 1) || !((dev->class >> 8) == PCI_CLASS_STORAGE_IDE)))
  903. return; /* IT8172G is also more than only an IDE controller */
  904. else if (IDE_PCI_DEVID_EQ(d->devid, DEVID_UM8886A) && !(PCI_FUNC(dev->devfn) & 1))
  905. return; /* UM8886A/BF pair */
  906. else if (IDE_PCI_DEVID_EQ(d->devid, DEVID_HPT366))
  907. hpt366_device_order_fixup(dev, d);
  908. else if (!IDE_PCI_DEVID_EQ(d->devid, IDE_PCI_DEVID_NULL) || (dev->class >> 8) == PCI_CLASS_STORAGE_IDE) {
  909. if (IDE_PCI_DEVID_EQ(d->devid, IDE_PCI_DEVID_NULL))
  910. printk("%s: unknown IDE controller on PCI bus %02x device %02x, VID=%04x, DID=%04xn",
  911.        d->name, dev->bus->number, dev->devfn, devid.vid, devid.did);
  912. else
  913. printk("%s: IDE controller on PCI bus %02x dev %02xn", d->name, dev->bus->number, dev->devfn);
  914. ide_setup_pci_device(dev, d);
  915. }
  916. }
  918. void __init ide_scan_pcibus (int scan_direction)
  919. {
  920. struct pci_dev *dev;
  922. if (!scan_direction) {
  923. pci_for_each_dev(dev) {
  924. ide_scan_pcidev(dev);
  925. }
  926. } else {
  927. pci_for_each_dev_reverse(dev) {
  928. ide_scan_pcidev(dev);
  929. }
  930. }
  931. }