开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
serverworks.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：19k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

serverworks.c：源码内容
  1. /*
  2.  * linux/drivers/ide/serverworks.c Version 0.2 17 Oct 2000
  3.  *
  4.  *  Copyright (C) 2000 Cobalt Networks, Inc. <asun@cobalt.com>
  5.  *  May be copied or modified under the terms of the GNU General Public License
  6.  *
  7.  *  interface borrowed from alim15x3.c:
  8.  *  Copyright (C) 1998-2000 Michel Aubry, Maintainer
  9.  *  Copyright (C) 1998-2000 Andrzej Krzysztofowicz, Maintainer
  10.  *
  11.  *  Copyright (C) 1998-2000 Andre Hedrick <andre@linux-ide.org>
  12.  *
  13.  *  IDE support for the ServerWorks OSB4 IDE chipset
  14.  *
  15.  * here's the default lspci:
  16.  *
  17.  * 00:0f.1 IDE interface: ServerWorks: Unknown device 0211 (prog-if 8a [Master SecP PriP])
  18.  * Control: I/O+ Mem- BusMaster+ SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR+ FastB2B-
  19.  * Status: Cap- 66Mhz- UDF- FastB2B- ParErr- DEVSEL=medium >TAbort- <TAbort- <MAbort- >SERR- <PERR-
  20.  * Latency: 255
  21.  * Region 4: I/O ports at c200
  22.  * 00: 66 11 11 02 05 01 00 02 00 8a 01 01 00 ff 80 00
  23.  * 10: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  24.  * 20: 01 c2 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  25.  * 30: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  26.  * 40: 99 99 99 99 ff ff ff ff 0c 0c 00 00 00 00 00 00
  27.  * 50: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  28.  * 60: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  29.  * 70: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  30.  * 80: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  31.  * 90: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  32.  * a0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  33.  * b0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  34.  * c0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  35.  * d0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  36.  * e0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  37.  * f0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  38.  *
  39.  * 00:0f.1 IDE interface: ServerWorks: Unknown device 0212 (rev 92) (prog-if 8a [Master SecP PriP])
  40.  *         Subsystem: ServerWorks: Unknown device 0212
  41.  *         Control: I/O+ Mem- BusMaster+ SpecCycle- MemWINV- VGASnoop- ParErr- Stepping- SERR- FastB2B-
  42.  *         Status: Cap- 66Mhz- UDF- FastB2B- ParErr- DEVSEL=medium >TAbort- <TAbort- <MAbort- >SERR- <PERR-
  43.  *         Latency: 64, cache line size 08
  44.  *         Region 0: I/O ports at 01f0
  45.  *         Region 1: I/O ports at 03f4
  46.  *         Region 2: I/O ports at 0170
  47.  *         Region 3: I/O ports at 0374
  48.  *         Region 4: I/O ports at 08b0
  49.  *         Region 5: I/O ports at 1000
  50.  *
  51.  * 00:0f.1 IDE interface: ServerWorks: Unknown device 0212 (rev 92)
  52.  * 00: 66 11 12 02 05 00 00 02 92 8a 01 01 08 40 80 00
  53.  * 10: f1 01 00 00 f5 03 00 00 71 01 00 00 75 03 00 00
  54.  * 20: b1 08 00 00 01 10 00 00 00 00 00 00 66 11 12 02
  55.  * 30: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  56.  * 40: 4f 4f 4f 4f 20 ff ff ff f0 50 44 44 00 00 00 00
  57.  * 50: 00 00 00 00 07 00 44 02 0f 04 03 00 00 00 00 00
  58.  * 60: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  59.  * 70: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  60.  * 80: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  61.  * 90: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  62.  * a0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  63.  * b0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  64.  * c0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  65.  * d0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  66.  * e0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  67.  * f0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00
  68.  *
  69.  *
  70.  */
  72. #include <linux/config.h>
  73. #include <linux/types.h>
  74. #include <linux/kernel.h>
  75. #include <linux/ioport.h>
  76. #include <linux/pci.h>
  77. #include <linux/hdreg.h>
  78. #include <linux/ide.h>
  79. #include <linux/init.h>
  80. #include <linux/delay.h>
  82. #include <asm/io.h>
  84. #include "ide_modes.h"
  86. #define SVWKS_DEBUG_DRIVE_INFO 0
  88. #define DISPLAY_SVWKS_TIMINGS
  90. #if defined(DISPLAY_SVWKS_TIMINGS) && defined(CONFIG_PROC_FS)
  91. #include <linux/stat.h>
  92. #include <linux/proc_fs.h>
  94. static struct pci_dev *bmide_dev;
  96. static int svwks_get_info(char *, char **, off_t, int);
  97. extern int (*svwks_display_info)(char *, char **, off_t, int); /* ide-proc.c */
  98. extern char *ide_media_verbose(ide_drive_t *);
  100. static int svwks_get_info (char *buffer, char **addr, off_t offset, int count)
  101. {
  102. char *p = buffer;
  103. u32 bibma = pci_resource_start(bmide_dev, 4);
  104. u32 reg40, reg44;
  105. u16 reg48, reg56;
  106. u8  c0 = 0, c1 = 0, reg54;
  108. pci_read_config_dword(bmide_dev, 0x40, &reg40);
  109. pci_read_config_dword(bmide_dev, 0x44, &reg44);
  110. pci_read_config_word(bmide_dev, 0x48, &reg48);
  111. pci_read_config_byte(bmide_dev, 0x54, &reg54);
  112. pci_read_config_word(bmide_dev, 0x56, &reg56);
  114.         /*
  115.          * at that point bibma+0x2 et bibma+0xa are byte registers
  116.          * to investigate:
  117.          */
  118. c0 = inb_p((unsigned short)bibma + 0x02);
  119. c1 = inb_p((unsigned short)bibma + 0x0a);
  121. switch(bmide_dev->device) {
  122. case PCI_DEVICE_ID_SERVERWORKS_CSB5IDE:
  123. p += sprintf(p, "n                                ServerWorks CSB5 Chipset.n");
  124. break;
  125. case PCI_DEVICE_ID_SERVERWORKS_OSB4:
  126. p += sprintf(p, "n                                ServerWorks OSB4 Chipset.n");
  127. break;
  128. default:
  129. p += sprintf(p, "n                                ServerWorks 0x%04x Chipset.n", bmide_dev->device);
  130. break;
  131. }
  133. p += sprintf(p, "------------------------------- General Status ---------------------------------n");
  134. #if 0
  135. p += sprintf(p, "                                     : %sn", "str");
  136. #endif
  137. p += sprintf(p, "--------------- Primary Channel ---------------- Secondary Channel -------------n");
  138. p += sprintf(p, "                %sabled                         %sabledn",
  139. (c0&0x80) ? "dis" : " en",
  140. (c1&0x80) ? "dis" : " en");
  141. p += sprintf(p, "--------------- drive0 --------- drive1 -------- drive0 ---------- drive1 ------n");
  142. p += sprintf(p, "DMA enabled:    %s              %s             %s               %sn",
  143. (c0&0x20) ? "yes" : "no ",
  144. (c0&0x40) ? "yes" : "no ",
  145. (c1&0x20) ? "yes" : "no ",
  146. (c1&0x40) ? "yes" : "no " );
  147. p += sprintf(p, "UDMA enabled:   %s              %s             %s               %sn",
  148. (reg54 & 0x01) ? "yes" : "no ",
  149. (reg54 & 0x02) ? "yes" : "no ",
  150. (reg54 & 0x04) ? "yes" : "no ",
  151. (reg54 & 0x08) ? "yes" : "no " );
  152. p += sprintf(p, "UDMA enabled:   %s                %s               %s                 %sn",
  153. ((reg56&0x0005)==0x0005)?"5":
  154. ((reg56&0x0004)==0x0004)?"4":
  155. ((reg56&0x0003)==0x0003)?"3":
  156. ((reg56&0x0002)==0x0002)?"2":
  157. ((reg56&0x0001)==0x0001)?"1":
  158. ((reg56&0x000F))?"?":"0",
  159. ((reg56&0x0050)==0x0050)?"5":
  160. ((reg56&0x0040)==0x0040)?"4":
  161. ((reg56&0x0030)==0x0030)?"3":
  162. ((reg56&0x0020)==0x0020)?"2":
  163. ((reg56&0x0010)==0x0010)?"1":
  164. ((reg56&0x00F0))?"?":"0",
  165. ((reg56&0x0500)==0x0500)?"5":
  166. ((reg56&0x0400)==0x0400)?"4":
  167. ((reg56&0x0300)==0x0300)?"3":
  168. ((reg56&0x0200)==0x0200)?"2":
  169. ((reg56&0x0100)==0x0100)?"1":
  170. ((reg56&0x0F00))?"?":"0",
  171. ((reg56&0x5000)==0x5000)?"5":
  172. ((reg56&0x4000)==0x4000)?"4":
  173. ((reg56&0x3000)==0x3000)?"3":
  174. ((reg56&0x2000)==0x2000)?"2":
  175. ((reg56&0x1000)==0x1000)?"1":
  176. ((reg56&0xF000))?"?":"0");
  177. p += sprintf(p, "DMA enabled:    %s                %s               %s                 %sn",
  178. ((reg44&0x00002000)==0x00002000)?"2":
  179. ((reg44&0x00002100)==0x00002100)?"1":
  180. ((reg44&0x00007700)==0x00007700)?"0":
  181. ((reg44&0x0000FF00)==0x0000FF00)?"X":"?",
  182. ((reg44&0x00000020)==0x00000020)?"2":
  183. ((reg44&0x00000021)==0x00000021)?"1":
  184. ((reg44&0x00000077)==0x00000077)?"0":
  185. ((reg44&0x000000FF)==0x000000FF)?"X":"?",
  186. ((reg44&0x20000000)==0x20000000)?"2":
  187. ((reg44&0x21000000)==0x21000000)?"1":
  188. ((reg44&0x77000000)==0x77000000)?"0":
  189. ((reg44&0xFF000000)==0xFF000000)?"X":"?",
  190. ((reg44&0x00200000)==0x00200000)?"2":
  191. ((reg44&0x00210000)==0x00210000)?"1":
  192. ((reg44&0x00770000)==0x00770000)?"0":
  193. ((reg44&0x00FF0000)==0x00FF0000)?"X":"?");
  194. #if 0
  195. if (bmide_dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE)
  196. p += sprintf(p, "PIO  enabled:   %s                %s               %s                 %sn",
  197. if (bmide_dev->device == PCI_DEVICE_ID_SERVERWORKS_OSB4)
  198. #endif
  199. p += sprintf(p, "PIO  enabled:   %s                %s               %s                 %sn",
  200. ((reg40&0x00002000)==0x00002000)?"4":
  201. ((reg40&0x00002200)==0x00002200)?"3":
  202. ((reg40&0x00003400)==0x00003400)?"2":
  203. ((reg40&0x00004700)==0x00004700)?"1":
  204. ((reg40&0x00005D00)==0x00005D00)?"0":"?",
  205. ((reg40&0x00000020)==0x00000020)?"4":
  206. ((reg40&0x00000022)==0x00000022)?"3":
  207. ((reg40&0x00000034)==0x00000034)?"2":
  208. ((reg40&0x00000047)==0x00000047)?"1":
  209. ((reg40&0x0000005D)==0x0000005D)?"0":"?",
  210. ((reg40&0x20000000)==0x20000000)?"4":
  211. ((reg40&0x22000000)==0x22000000)?"3":
  212. ((reg40&0x34000000)==0x34000000)?"2":
  213. ((reg40&0x47000000)==0x47000000)?"1":
  214. ((reg40&0x5D000000)==0x5D000000)?"0":"?",
  215. ((reg40&0x00200000)==0x00200000)?"4":
  216. ((reg40&0x00220000)==0x00220000)?"3":
  217. ((reg40&0x00340000)==0x00340000)?"2":
  218. ((reg40&0x00470000)==0x00470000)?"1":
  219. ((reg40&0x005D0000)==0x005D0000)?"0":"?");
  220. return p-buffer;  /* => must be less than 4k! */
  221. }
  222. #endif  /* defined(DISPLAY_SVWKS_TIMINGS) && defined(CONFIG_PROC_FS) */
  224. static byte svwks_revision = 0;
  226. byte svwks_proc = 0;
  228. extern char *ide_xfer_verbose (byte xfer_rate);
  230. static struct pci_dev *isa_dev;
  232. static int svwks_tune_chipset (ide_drive_t *drive, byte speed)
  233. {
  234. byte udma_modes[] = { 0x00, 0x01, 0x02, 0x03, 0x04, 0x05 };
  235. byte dma_modes[] = { 0x77, 0x21, 0x20 };
  236. byte pio_modes[] = { 0x5d, 0x47, 0x34, 0x22, 0x20 };
  238. ide_hwif_t *hwif = HWIF(drive);
  239. struct pci_dev *dev = hwif->pci_dev;
  240. byte unit = (drive->select.b.unit & 0x01);
  241. byte csb5 = (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE) ? 1 : 0;
  243. #ifdef CONFIG_BLK_DEV_IDEDMA
  244. unsigned long dma_base = hwif->dma_base;
  245. #endif /* CONFIG_BLK_DEV_IDEDMA */
  246. int err;
  248. byte drive_pci = 0x00;
  249. byte drive_pci2 = 0x00;
  250. byte drive_pci3 = hwif->channel ? 0x57 : 0x56;
  252. byte ultra_enable = 0x00;
  253. byte ultra_timing = 0x00;
  254. byte dma_timing = 0x00;
  255. byte pio_timing = 0x00;
  256. unsigned short csb5_pio = 0x00;
  258. byte pio = ide_get_best_pio_mode(drive, 255, 5, NULL);
  260.         switch (drive->dn) {
  261. case 0: drive_pci = 0x41; drive_pci2 = 0x45; break;
  262. case 1: drive_pci = 0x40; drive_pci2 = 0x44; break;
  263. case 2: drive_pci = 0x43; drive_pci2 = 0x47; break;
  264. case 3: drive_pci = 0x42; drive_pci2 = 0x46; break;
  265. default:
  266. return -1;
  267. }
  269. pci_read_config_byte(dev, drive_pci, &pio_timing);
  270. pci_read_config_byte(dev, drive_pci2, &dma_timing);
  271. pci_read_config_byte(dev, drive_pci3, &ultra_timing);
  272. pci_read_config_word(dev, 0x4A, &csb5_pio);
  273. pci_read_config_byte(dev, 0x54, &ultra_enable);
  275. #ifdef DEBUG
  276. printk("%s: UDMA 0x%02x DMAPIO 0x%02x PIO 0x%02x ",
  277. drive->name, ultra_timing, dma_timing, pio_timing);
  278. #endif
  280. pio_timing &= ~0xFF;
  281. dma_timing &= ~0xFF;
  282. ultra_timing &= ~(0x0F << (4*unit));
  283. ultra_enable &= ~(0x01 << drive->dn);
  284. csb5_pio &= ~(0x0F << (4*drive->dn));
  286. switch(speed) {
  287. case XFER_PIO_4:
  288. case XFER_PIO_3:
  289. case XFER_PIO_2:
  290. case XFER_PIO_1:
  291. case XFER_PIO_0:
  292. pio_timing |= pio_modes[speed - XFER_PIO_0];
  293. csb5_pio   |= ((speed - XFER_PIO_0) << (4*drive->dn));
  294. break;
  295. #ifdef CONFIG_BLK_DEV_IDEDMA
  296. case XFER_MW_DMA_2:
  297. case XFER_MW_DMA_1:
  298. case XFER_MW_DMA_0:
  299. pio_timing |= pio_modes[pio];
  300. csb5_pio   |= (pio << (4*drive->dn));
  301. dma_timing |= dma_modes[speed - XFER_MW_DMA_0];
  302. break;
  304. case XFER_UDMA_5:
  305. case XFER_UDMA_4:
  306. case XFER_UDMA_3:
  307. case XFER_UDMA_2:
  308. case XFER_UDMA_1:
  309. case XFER_UDMA_0:
  310. pio_timing |= pio_modes[pio];
  311. csb5_pio   |= (pio << (4*drive->dn));
  312. dma_timing |= dma_modes[2];
  313. ultra_timing |= ((udma_modes[speed - XFER_UDMA_0]) << (4*unit));
  314. ultra_enable |= (0x01 << drive->dn);
  315. #endif
  316. default:
  317. break;
  318. }
  320. #ifdef DEBUG
  321. printk("%s: UDMA 0x%02x DMAPIO 0x%02x PIO 0x%02x ",
  322. drive->name, ultra_timing, dma_timing, pio_timing);
  323. #endif
  325. #if OSB4_DEBUG_DRIVE_INFO
  326. printk("%s: %s drive%dn", drive->name, ide_xfer_verbose(speed), drive->dn);
  327. #endif /* OSB4_DEBUG_DRIVE_INFO */
  329. if (!drive->init_speed)
  330. drive->init_speed = speed;
  332. pci_write_config_byte(dev, drive_pci, pio_timing);
  333. if (csb5)
  334. pci_write_config_word(dev, 0x4A, csb5_pio);
  336. #ifdef CONFIG_BLK_DEV_IDEDMA
  337. pci_write_config_byte(dev, drive_pci2, dma_timing);
  338. pci_write_config_byte(dev, drive_pci3, ultra_timing);
  339. pci_write_config_byte(dev, 0x54, ultra_enable);
  341. if (speed > XFER_PIO_4) {
  342. outb(inb(dma_base+2)|(1<<(5+unit)), dma_base+2);
  343. } else {
  344. outb(inb(dma_base+2) & ~(1<<(5+unit)), dma_base+2);
  345. }
  346. #endif /* CONFIG_BLK_DEV_IDEDMA */
  348. err = ide_config_drive_speed(drive, speed);
  349. drive->current_speed = speed;
  350. return err;
  351. }
  353. static void config_chipset_for_pio (ide_drive_t *drive)
  354. {
  355. unsigned short eide_pio_timing[6] = {960, 480, 240, 180, 120, 90};
  356. unsigned short xfer_pio = drive->id->eide_pio_modes;
  357. byte timing, speed, pio;
  359. pio = ide_get_best_pio_mode(drive, 255, 5, NULL);
  361. if (xfer_pio> 4)
  362. xfer_pio = 0;
  364. if (drive->id->eide_pio_iordy > 0) {
  365. for (xfer_pio = 5;
  366. xfer_pio>0 &&
  367. drive->id->eide_pio_iordy>eide_pio_timing[xfer_pio];
  368. xfer_pio--);
  369. } else {
  370. xfer_pio = (drive->id->eide_pio_modes & 4) ? 0x05 :
  371.    (drive->id->eide_pio_modes & 2) ? 0x04 :
  372.    (drive->id->eide_pio_modes & 1) ? 0x03 :
  373.    (drive->id->tPIO & 2) ? 0x02 :
  374.    (drive->id->tPIO & 1) ? 0x01 : xfer_pio;
  375. }
  377. timing = (xfer_pio >= pio) ? xfer_pio : pio;
  379. switch(timing) {
  380. case 4: speed = XFER_PIO_4;break;
  381. case 3: speed = XFER_PIO_3;break;
  382. case 2: speed = XFER_PIO_2;break;
  383. case 1: speed = XFER_PIO_1;break;
  384. default:
  385. speed = (!drive->id->tPIO) ? XFER_PIO_0 : XFER_PIO_SLOW;
  386. break;
  387. }
  388. (void) svwks_tune_chipset(drive, speed);
  389. drive->current_speed = speed;
  390. }
  392. static void svwks_tune_drive (ide_drive_t *drive, byte pio)
  393. {
  394. byte speed;
  395. switch(pio) {
  396. case 4: speed = XFER_PIO_4;break;
  397. case 3: speed = XFER_PIO_3;break;
  398. case 2: speed = XFER_PIO_2;break;
  399. case 1: speed = XFER_PIO_1;break;
  400. default: speed = XFER_PIO_0;break;
  401. }
  402. (void) svwks_tune_chipset(drive, speed);
  403. }
  405. #ifdef CONFIG_BLK_DEV_IDEDMA
  406. static int config_chipset_for_dma (ide_drive_t *drive)
  407. {
  408. struct hd_driveid *id = drive->id;
  409. struct pci_dev *dev = HWIF(drive)->pci_dev;
  410. byte udma_66 = eighty_ninty_three(drive);
  411. byte speed;
  413. int ultra66 = (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE) ? 1 : 0;
  414. /* need specs to figure out if osb4 is capable of ata/66/100 */
  415. int ultra100 = (dev->device == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE) ? 1 : 0;
  417. if ((id->dma_ultra & 0x0020) && (udma_66) && (ultra100)) {
  418. speed = XFER_UDMA_5;
  419. } else if (id->dma_ultra & 0x0010) {
  420. speed = ((udma_66) && (ultra66)) ? XFER_UDMA_4 : XFER_UDMA_2;
  421. } else if (id->dma_ultra & 0x0008) {
  422. speed = ((udma_66) && (ultra66)) ? XFER_UDMA_3 : XFER_UDMA_1;
  423. } else if (id->dma_ultra & 0x0004) {
  424. speed = XFER_UDMA_2;
  425. } else if (id->dma_ultra & 0x0002) {
  426. speed = XFER_UDMA_1;
  427. } else if (id->dma_ultra & 0x0001) {
  428. speed = XFER_UDMA_0;
  429. } else if (id->dma_mword & 0x0004) {
  430. speed = XFER_MW_DMA_2;
  431. } else if (id->dma_mword & 0x0002) {
  432. speed = XFER_MW_DMA_1;
  433. } else if (id->dma_1word & 0x0004) {
  434. speed = XFER_SW_DMA_2;
  435. } else {
  436. speed = XFER_PIO_0 + ide_get_best_pio_mode(drive, 255, 5, NULL);
  437. }
  439. (void) svwks_tune_chipset(drive, speed);
  441. return ((int) ((id->dma_ultra >> 11) & 7) ? ide_dma_on :
  442. ((id->dma_ultra >> 8) & 7) ? ide_dma_on :
  443. ((id->dma_mword >> 8) & 7) ? ide_dma_on :
  444. ((id->dma_1word >> 8) & 7) ? ide_dma_on :
  445.      ide_dma_off_quietly);
  446. }
  448. static int config_drive_xfer_rate (ide_drive_t *drive)
  449. {
  450. struct hd_driveid *id = drive->id;
  451. ide_dma_action_t dma_func = ide_dma_on;
  453. if (id && (id->capability & 1) && HWIF(drive)->autodma) {
  454. /* Consult the list of known "bad" drives */
  455. if (ide_dmaproc(ide_dma_bad_drive, drive)) {
  456. dma_func = ide_dma_off;
  457. goto fast_ata_pio;
  458. }
  459. dma_func = ide_dma_off_quietly;
  460. if (id->field_valid & 4) {
  461. if (id->dma_ultra & 0x002F) {
  462. /* Force if Capable UltraDMA */
  463. dma_func = config_chipset_for_dma(drive);
  464. if ((id->field_valid & 2) &&
  465.     (dma_func != ide_dma_on))
  466. goto try_dma_modes;
  467. }
  468. } else if (id->field_valid & 2) {
  469. try_dma_modes:
  470. if ((id->dma_mword & 0x0007) ||
  471.     (id->dma_1word & 0x007)) {
  472. /* Force if Capable regular DMA modes */
  473. dma_func = config_chipset_for_dma(drive);
  474. if (dma_func != ide_dma_on)
  475. goto no_dma_set;
  476. }
  477. } else if (ide_dmaproc(ide_dma_good_drive, drive)) {
  478. if (id->eide_dma_time > 150) {
  479. goto no_dma_set;
  480. }
  481. /* Consult the list of known "good" drives */
  482. dma_func = config_chipset_for_dma(drive);
  483. if (dma_func != ide_dma_on)
  484. goto no_dma_set;
  485. } else {
  486. goto fast_ata_pio;
  487. }
  488. } else if ((id->capability & 8) || (id->field_valid & 2)) {
  489. fast_ata_pio:
  490. dma_func = ide_dma_off_quietly;
  491. no_dma_set:
  492. config_chipset_for_pio(drive);
  493. }
  494. return HWIF(drive)->dmaproc(dma_func, drive);
  495. }
  497. static int svwks_dmaproc(ide_dma_action_t func, ide_drive_t *drive)
  498. {
  499. switch (func) {
  500. case ide_dma_check:
  501. return config_drive_xfer_rate(drive);
  502. default :
  503. break;
  504. }
  505. /* Other cases are done by generic IDE-DMA code. */
  506. return ide_dmaproc(func, drive);
  507. }
  508. #endif /* CONFIG_BLK_DEV_IDEDMA */
  510. unsigned int __init pci_init_svwks (struct pci_dev *dev, const char *name)
  511. {
  512. unsigned int reg64;
  514. pci_read_config_byte(dev, PCI_REVISION_ID, &svwks_revision);
  516. if (dev->device == PCI_DEVICE_ID_SERVERWORKS_OSB4IDE) {
  517. isa_dev = pci_find_device(PCI_VENDOR_ID_SERVERWORKS, PCI_DEVICE_ID_SERVERWORKS_OSB4, NULL);
  519. pci_read_config_dword(isa_dev, 0x64, &reg64);
  520. #ifdef DEBUG
  521. printk("%s: reg64 == 0x%08xn", name, reg64);
  522. #endif
  524. // reg64 &= ~0x0000A000;
  525. //#ifdef CONFIG_SMP
  526. // reg64 |= 0x00008000;
  527. //#endif
  528. /* Assume the APIC was set up properly by the BIOS for now . If it
  529.    wasnt we need to do a fix up _way_ earlier. Bits 15,10,3 control
  530.    APIC enable, routing and decode */
  531.    
  532. reg64 &= ~0x00002000;
  533. pci_write_config_dword(isa_dev, 0x64, reg64);
  534. }
  535. pci_write_config_byte(dev, PCI_LATENCY_TIMER, 0x40);
  537. #if defined(DISPLAY_SVWKS_TIMINGS) && defined(CONFIG_PROC_FS)
  538. if (!svwks_proc) {
  539. svwks_proc = 1;
  540. bmide_dev = dev;
  541. svwks_display_info = &svwks_get_info;
  542. }
  543. #endif /* DISPLAY_SVWKS_TIMINGS && CONFIG_PROC_FS */
  544. return 0;
  545. }
  547. /* On Dell PowerEdge servers with a CSB5, the top two bits of the subsystem
  548.  * device ID indicate presence of an 80-pin cable.
  549.  * Bit 15 clear = secondary IDE channel does not have 80-pin cable.
  550.  * Bit 15 set   = secondary IDE channel has 80-pin cable.
  551.  * Bit 14 clear = primary IDE channel does not have 80-pin cable.
  552.  * Bit 14 set   = primary IDE channel has 80-pin cable.
  553.  */
  555. static unsigned int __init ata66_svwks_dell (ide_hwif_t *hwif)
  556. {
  557. struct pci_dev *dev = hwif->pci_dev;
  558. if (dev->subsystem_vendor == PCI_VENDOR_ID_DELL        &&
  559.     dev->vendor           == PCI_VENDOR_ID_SERVERWORKS &&
  560.     dev->device           == PCI_DEVICE_ID_SERVERWORKS_CSB5IDE)
  561. return ((1 << (hwif->channel + 14)) &
  562. dev->subsystem_device) ? 1 : 0;
  564. return 0;
  566. }
  568. unsigned int __init ata66_svwks (ide_hwif_t *hwif)
  569. {
  570. struct pci_dev *dev = hwif->pci_dev;
  571. if (dev->subsystem_vendor == PCI_VENDOR_ID_DELL)
  572. return ata66_svwks_dell (hwif);
  574. return 0;
  575. }
  577. void __init ide_init_svwks (ide_hwif_t *hwif)
  578. {
  579. if (!hwif->irq)
  580. hwif->irq = hwif->channel ? 15 : 14;
  582. hwif->tuneproc = &svwks_tune_drive;
  583. hwif->speedproc = &svwks_tune_chipset;
  585. #ifndef CONFIG_BLK_DEV_IDEDMA
  586. hwif->drives[0].autotune = 1;
  587. hwif->drives[1].autotune = 1;
  588. hwif->autodma = 0;
  589. return;
  590. #else /* CONFIG_BLK_DEV_IDEDMA */
  592. if (hwif->dma_base) {
  593. if (!noautodma)
  594. hwif->autodma = 1;
  595. hwif->dmaproc = &svwks_dmaproc;
  596. } else {
  597. hwif->autodma = 0;
  598. hwif->drives[0].autotune = 1;
  599. hwif->drives[1].autotune = 1;
  600. }
  601. #endif /* !CONFIG_BLK_DEV_IDEDMA */
  602. }