开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
ite8172.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：52k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

ite8172.c：源码内容
  1. /*
  2.  *      ite8172.c  --  ITE IT8172G Sound Driver.
  3.  *
  4.  * Copyright 2001 MontaVista Software Inc.
  5.  * Author: MontaVista Software, Inc.
  6.  *          stevel@mvista.com or source@mvista.com
  7.  *
  8.  *  This program is free software; you can redistribute  it and/or modify it
  9.  *  under  the terms of  the GNU General  Public License as published by the
  10.  *  Free Software Foundation;  either version 2 of the  License, or (at your
  11.  *  option) any later version.
  12.  *
  13.  *  THIS  SOFTWARE  IS PROVIDED   ``AS  IS'' AND   ANY  EXPRESS OR IMPLIED
  14.  *  WARRANTIES,   INCLUDING, BUT NOT  LIMITED  TO, THE IMPLIED WARRANTIES OF
  15.  *  MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED.  IN
  16.  *  NO  EVENT  SHALL   THE AUTHOR  BE    LIABLE FOR ANY   DIRECT, INDIRECT,
  17.  *  INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT
  18.  *  NOT LIMITED   TO, PROCUREMENT OF  SUBSTITUTE GOODS  OR SERVICES; LOSS OF
  19.  *  USE, DATA,  OR PROFITS; OR  BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON
  20.  *  ANY THEORY OF LIABILITY, WHETHER IN  CONTRACT, STRICT LIABILITY, OR TORT
  21.  *  (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
  22.  *  THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  23.  *
  24.  *  You should have received a copy of the  GNU General Public License along
  25.  *  with this program; if not, write  to the Free Software Foundation, Inc.,
  26.  *  675 Mass Ave, Cambridge, MA 02139, USA.
  27.  *
  28.  *
  29.  * Module command line parameters:
  30.  *
  31.  *  Supported devices:
  32.  *  /dev/dsp    standard OSS /dev/dsp device
  33.  *  /dev/mixer  standard OSS /dev/mixer device
  34.  *
  35.  * Notes:
  36.  *
  37.  *  1. Much of the OSS buffer allocation, ioctl's, and mmap'ing are
  38.  *     taken, slightly modified or not at all, from the ES1371 driver,
  39.  *     so refer to the credits in es1371.c for those. The rest of the
  40.  *     code (probe, open, read, write, the ISR, etc.) is new.
  41.  *  2. The following support is untested:
  42.  *      * Memory mapping the audio buffers, and the ioctl controls that go
  43.  *        with it.
  44.  *      * S/PDIF output.
  45.  *  3. The following is not supported:
  46.  *      * I2S input.
  47.  *      * legacy audio mode.
  48.  *  4. Support for volume button interrupts is implemented but doesn't
  49.  *     work yet.
  50.  *
  51.  *  Revision history
  52.  *    02.08.2001  0.1   Initial release
  53.  */
  54. #include <linux/version.h>
  55. #include <linux/module.h>
  56. #include <linux/string.h>
  57. #include <linux/ioport.h>
  58. #include <linux/sched.h>
  59. #include <linux/delay.h>
  60. #include <linux/sound.h>
  61. #include <linux/slab.h>
  62. #include <linux/soundcard.h>
  63. #include <linux/pci.h>
  64. #include <linux/init.h>
  65. #include <linux/poll.h>
  66. #include <linux/bitops.h>
  67. #include <linux/proc_fs.h>
  68. #include <linux/spinlock.h>
  69. #include <linux/smp_lock.h>
  70. #include <linux/ac97_codec.h>
  71. #include <linux/wrapper.h>
  72. #include <asm/io.h>
  73. #include <asm/dma.h>
  74. #include <asm/uaccess.h>
  75. #include <asm/hardirq.h>
  76. #include <asm/it8172/it8172.h>
  78. /* --------------------------------------------------------------------- */
  80. #undef OSS_DOCUMENTED_MIXER_SEMANTICS
  81. #define IT8172_DEBUG
  82. #undef IT8172_VERBOSE_DEBUG
  83. #define DBG(x) {}
  85. static const unsigned sample_shift[] = { 0, 1, 1, 2 };
  88. /*
  89.  * Audio Controller register bit definitions follow. See
  90.  * include/asm/it8172/it8172.h for register offsets.
  91.  */
  93. /* PCM Out Volume Reg */
  94. #define PCMOV_PCMOM (1<<15) /* PCM Out Mute default 1: mute */
  95. #define PCMOV_PCMRCG_BIT 8 /* PCM Right channel Gain */
  96. #define PCMOV_PCMRCG_MASK (0x1f<<PCMOV_PCMRCG_BIT)
  97. #define PCMOV_PCMLCG_BIT 0 /* PCM Left channel gain  */
  98. #define PCMOV_PCMLCG_MASK 0x1f
  100. /* FM Out Volume Reg */
  101. #define FMOV_FMOM       (1<<15) /* FM Out Mute default 1: mute */
  102. #define FMOV_FMRCG_BIT 8 /* FM Right channel Gain */
  103. #define FMOV_FMRCG_MASK (0x1f<<FMOV_FMRCG_BIT)
  104. #define FMOV_FMLCG_BIT 0 /* FM Left channel gain  */
  105. #define FMOV_FMLCG_MASK 0x1f
  107. /* I2S Out Volume Reg */
  108. #define I2SV_I2SOM  (1<<15) /* I2S Out Mute default 1: mute */
  109. #define I2SV_I2SRCG_BIT  8  /* I2S Right channel Gain */
  110. #define I2SV_I2SRCG_MASK (0x1f<<I2SV_I2SRCG_BIT)
  111. #define I2SV_I2SLCG_BIT  0  /* I2S Left channel gain  */
  112. #define I2SV_I2SLCG_MASK 0x1f
  114. /* Digital Recording Source Select Reg */
  115. #define DRSS_BIT   0
  116. #define DRSS_MASK  0x07
  117. #define   DRSS_AC97_PRIM 0
  118. #define   DRSS_FM        1
  119. #define   DRSS_I2S       2
  120. #define   DRSS_PCM       3
  121. #define   DRSS_AC97_SEC  4
  123. /* Playback/Capture Channel Control Registers */
  124. #define CC_SM         (1<<15) /* Stereo, Mone 0: mono 1: stereo */
  125. #define CC_DF         (1<<14) /* Data Format 0: 8 bit 1: 16 bit */
  126. #define CC_FMT_BIT      14
  127. #define CC_FMT_MASK     (0x03<<CC_FMT_BIT)
  128. #define CC_CF_BIT       12      /* Channel format (Playback only) */
  129. #define CC_CF_MASK      (0x03<<CC_CF_BIT)
  130. #define   CC_CF_2 0
  131. #define   CC_CF_4 (1<<CC_CF_BIT)
  132. #define   CC_CF_6 (2<<CC_CF_BIT)
  133. #define CC_SR_BIT       8       /* sample Rate */
  134. #define CC_SR_MASK      (0x0f<<CC_SR_BIT)
  135. #define   CC_SR_5500 0
  136. #define   CC_SR_8000 (1<<CC_SR_BIT)
  137. #define   CC_SR_9600 (2<<CC_SR_BIT)
  138. #define   CC_SR_11025 (3<<CC_SR_BIT)
  139. #define   CC_SR_16000 (4<<CC_SR_BIT)
  140. #define   CC_SR_19200 (5<<CC_SR_BIT)
  141. #define   CC_SR_22050 (6<<CC_SR_BIT)
  142. #define   CC_SR_32000 (7<<CC_SR_BIT)
  143. #define   CC_SR_38400 (8<<CC_SR_BIT)
  144. #define   CC_SR_44100 (9<<CC_SR_BIT)
  145. #define   CC_SR_48000 (10<<CC_SR_BIT)
  146. #define CC_CSP         (1<<7) /* Channel stop 
  147.  * 0: End of Current buffer
  148.  * 1: Immediately stop when rec stop */
  149. #define CC_CP         (1<<6) /* Channel pause 0: normal, 1: pause */
  150. #define CC_CA         (1<<5) /* Channel Action 0: Stop , 1: start */
  151. #define CC_CB2L         (1<<2) /* Cur. buf. 2 xfr is last 0: No, 1: Yes */
  152. #define CC_CB1L         (1<<1) /* Cur. buf. 1 xfr is last 0: No, 1: Yes */
  153. #define CC_DE         1 /* DFC/DFIFO Data Empty 1: empty, 0: not empty
  154.  * (Playback only)
  155.  */
  157. /* Codec Control Reg */
  158. #define CODECC_GME (1<<9) /* AC97 GPIO Mode enable */
  159. #define CODECC_ATM (1<<8) /* AC97 ATE test mode 0: test 1: normal */
  160. #define CODECC_WR (1<<6) /* AC97 Warn reset 1: warm reset , 0: Normal */
  161. #define CODECC_CR (1<<5) /* AC97 Cold reset 1: Cold reset , 0: Normal */
  164. /* I2S Control Reg */
  165. #define I2SMC_SR_BIT  6 /* I2S Sampling rate 
  166.  * 00: 48KHz, 01: 44.1 KHz, 10: 32 32 KHz */
  167. #define I2SMC_SR_MASK    (0x03<<I2SMC_SR_BIT)
  168. #define   I2SMC_SR_48000 0
  169. #define   I2SMC_SR_44100 (1<<I2SMC_SR_BIT)
  170. #define   I2SMC_SR_32000 (2<<I2SMC_SR_BIT)
  171. #define I2SMC_SRSS  (1<<5) /* Sample Rate Source Select 1:S/W, 0: H/W */
  172. #define I2SMC_I2SF_BIT  0 /* I2S Format */
  173. #define I2SMC_I2SF_MASK  0x03
  174. #define   I2SMC_I2SF_DAC 0
  175. #define   I2SMC_I2SF_ADC 2
  176. #define   I2SMC_I2SF_I2S 3
  179. /* Volume up, Down, Mute */
  180. #define VS_VMP (1<<2) /* Volume mute 1: pushed, 0: not */
  181. #define VS_VDP (1<<1) /* Volume Down 1: pushed, 0: not */
  182. #define VS_VUP 1 /* Volime Up 1: pushed, 0: not */
  184. /* SRC, Mixer test control/DFC status reg */
  185. #define SRCS_DPUSC      (1<<5) /* DFC Playback underrun Status/clear */
  186. #define SRCS_DCOSC (1<<4) /* DFC Capture Overrun Status/clear */
  187. #define SRCS_SIS (1<<3) /* SRC input select 1: Mixer, 0: Codec I/F */
  188. #define SRCS_CDIS_BIT 0 /* Codec Data Input Select */
  189. #define SRCS_CDIS_MASK  0x07
  190. #define   SRCS_CDIS_MIXER 0
  191. #define   SRCS_CDIS_PCM   1
  192. #define   SRCS_CDIS_I2S   2
  193. #define   SRCS_CDIS_FM    3
  194. #define   SRCS_CDIS_DFC   4
  197. /* Codec Index Reg command Port */
  198. #define CIRCP_CID_BIT   10
  199. #define CIRCP_CID_MASK  (0x03<<CIRCP_CID_BIT)
  200. #define CIRCP_CPS (1<<9) /* Command Port Status 0: ready, 1: busy */
  201. #define CIRCP_DPVF (1<<8) /* Data Port Valid Flag 0: invalis, 1: valid */
  202. #define CIRCP_RWC (1<<7) /* Read/write command */
  203. #define CIRCP_CIA_BIT   0
  204. #define CIRCP_CIA_MASK  0x007F /* Codec Index Address */
  206. /* Test Mode Control/Test group Select Control */
  208. /* General Control Reg */
  209. #define GC_VDC_BIT 6 /* Volume Division Control */
  210. #define GC_VDC_MASK     (0x03<<GC_VDC_BIT)
  211. #define   GC_VDC_NONE   0
  212. #define   GC_VDC_DIV2   (1<<GC_VDC_BIT)
  213. #define   GC_VDC_DIV4   (2<<GC_VDC_BIT)
  214. #define GC_SOE         (1<<2) /* S/PDIF Output enable */
  215. #define GC_SWR         1 /* Software warn reset */
  217. /* Interrupt mask Control Reg */
  218. #define IMC_VCIM (1<<6) /* Volume CNTL interrupt mask */
  219. #define IMC_CCIM (1<<1) /* Capture Chan. iterrupt mask */
  220. #define IMC_PCIM 1 /* Playback Chan. interrupt mask */
  222. /* Interrupt status/clear reg */
  223. #define ISC_VCI         (1<<6) /* Volume CNTL interrupt 1: clears */
  224. #define ISC_CCI         (1<<1) /* Capture Chan. interrupt 1: clears  */
  225. #define ISC_PCI         1 /* Playback Chan. interrupt 1: clears */
  227. /* misc stuff */
  228. #define POLL_COUNT   0x5000
  231. #define IT8172_MODULE_NAME "IT8172 audio"
  232. #define PFX IT8172_MODULE_NAME ": "
  235. /* --------------------------------------------------------------------- */
  237. struct it8172_state {
  238.     /* list of it8172 devices */
  239.     struct list_head devs;
  241.     /* the corresponding pci_dev structure */
  242.     struct pci_dev *dev;
  244.     /* soundcore stuff */
  245.     int dev_audio;
  247.     /* hardware resources */
  248.     unsigned long io;
  249.     unsigned int irq;
  251.     /* PCI ID's */
  252.     u16 vendor;
  253.     u16 device;
  254.     u8 rev; /* the chip revision */
  256.     /* options */
  257.     int spdif_volume; /* S/PDIF output is enabled if != -1 */
  259. #ifdef IT8172_DEBUG
  260.     /* debug /proc entry */
  261.     struct proc_dir_entry *ps;
  262.     struct proc_dir_entry *ac97_ps;
  263. #endif /* IT8172_DEBUG */
  265.     struct ac97_codec codec;
  267.     unsigned short pcc, capcc;
  268.     unsigned dacrate, adcrate;
  270.     spinlock_t lock;
  271.     struct semaphore open_sem;
  272.     mode_t open_mode;
  273.     wait_queue_head_t open_wait;
  275.     struct dmabuf {
  276. void *rawbuf;
  277. dma_addr_t dmaaddr;
  278. unsigned buforder;
  279. unsigned numfrag;
  280. unsigned fragshift;
  281. void* nextIn;
  282. void* nextOut;
  283. int count;
  284. int curBufPtr;
  285. unsigned total_bytes;
  286. unsigned error; /* over/underrun */
  287. wait_queue_head_t wait;
  288. /* redundant, but makes calculations easier */
  289. unsigned fragsize;
  290. unsigned dmasize;
  291. unsigned fragsamples;
  292. /* OSS stuff */
  293. unsigned mapped:1;
  294. unsigned ready:1;
  295. unsigned stopped:1;
  296. unsigned ossfragshift;
  297. int ossmaxfrags;
  298. unsigned subdivision;
  299.     } dma_dac, dma_adc;
  300. };
  302. /* --------------------------------------------------------------------- */
  304. static LIST_HEAD(devs);
  306. /* --------------------------------------------------------------------- */
  308. extern inline unsigned ld2(unsigned int x)
  309. {
  310.     unsigned r = 0;
  312.     if (x >= 0x10000) {
  313. x >>= 16;
  314. r += 16;
  315.     }
  316.     if (x >= 0x100) {
  317. x >>= 8;
  318. r += 8;
  319.     }
  320.     if (x >= 0x10) {
  321. x >>= 4;
  322. r += 4;
  323.     }
  324.     if (x >= 4) {
  325. x >>= 2;
  326. r += 2;
  327.     }
  328.     if (x >= 2)
  329. r++;
  330.     return r;
  331. }
  333. /* --------------------------------------------------------------------- */
  335. static void it8172_delay(int msec)
  336. {
  337.     unsigned long tmo;
  338.     signed long tmo2;
  340.     if (in_interrupt())
  341. return;
  342.     
  343.     tmo = jiffies + (msec*HZ)/1000;
  344.     for (;;) {
  345. tmo2 = tmo - jiffies;
  346. if (tmo2 <= 0)
  347.     break;
  348. schedule_timeout(tmo2);
  349.     }
  350. }
  353. static unsigned short
  354. get_compat_rate(unsigned* rate)
  355. {
  356.     unsigned rate_out = *rate;
  357.     unsigned short sr;
  358.     
  359.     if (rate_out >= 46050) {
  360. sr = CC_SR_48000; rate_out = 48000;
  361.     } else if (rate_out >= 41250) {
  362. sr = CC_SR_44100; rate_out = 44100;
  363.     } else if (rate_out >= 35200) {
  364. sr = CC_SR_38400; rate_out = 38400;
  365.     } else if (rate_out >= 27025) {
  366. sr = CC_SR_32000; rate_out = 32000;
  367.     } else if (rate_out >= 20625) {
  368. sr = CC_SR_22050; rate_out = 22050;
  369.     } else if (rate_out >= 17600) {
  370. sr = CC_SR_19200; rate_out = 19200;
  371.     } else if (rate_out >= 13513) {
  372. sr = CC_SR_16000; rate_out = 16000;
  373.     } else if (rate_out >= 10313) {
  374. sr = CC_SR_11025; rate_out = 11025;
  375.     } else if (rate_out >= 8800) {
  376. sr = CC_SR_9600; rate_out = 9600;
  377.     } else if (rate_out >= 6750) {
  378. sr = CC_SR_8000; rate_out = 8000;
  379.     } else {
  380. sr = CC_SR_5500; rate_out = 5500;
  381.     }
  383.     *rate = rate_out;
  384.     return sr;
  385. }
  387. static void set_adc_rate(struct it8172_state *s, unsigned rate)
  388. {
  389.     unsigned long flags;
  390.     unsigned short sr;
  391.     
  392.     sr = get_compat_rate(&rate);
  394.     spin_lock_irqsave(&s->lock, flags);
  395.     s->capcc &= ~CC_SR_MASK;
  396.     s->capcc |= sr;
  397.     outw(s->capcc, s->io+IT_AC_CAPCC);
  398.     spin_unlock_irqrestore(&s->lock, flags);
  400.     s->adcrate = rate;
  401. }
  404. static void set_dac_rate(struct it8172_state *s, unsigned rate)
  405. {
  406.     unsigned long flags;
  407.     unsigned short sr;
  408.     
  409.     sr = get_compat_rate(&rate);
  411.     spin_lock_irqsave(&s->lock, flags);
  412.     s->pcc &= ~CC_SR_MASK;
  413.     s->pcc |= sr;
  414.     outw(s->pcc, s->io+IT_AC_PCC);
  415.     spin_unlock_irqrestore(&s->lock, flags);
  417.     s->dacrate = rate;
  418. }
  421. /* --------------------------------------------------------------------- */
  423. static u16 rdcodec(struct ac97_codec *codec, u8 addr)
  424. {
  425.     struct it8172_state *s = (struct it8172_state *)codec->private_data;
  426.     unsigned long flags;
  427.     unsigned short circp, data;
  428.     int i;
  429.     
  430.     spin_lock_irqsave(&s->lock, flags);
  432.     for (i = 0; i < POLL_COUNT; i++)
  433. if (!(inw(s->io+IT_AC_CIRCP) & CIRCP_CPS))
  434.     break;
  435.     if (i == POLL_COUNT)
  436. printk(KERN_INFO PFX "rdcodec: codec ready poll expired!n");
  438.     circp = addr & CIRCP_CIA_MASK;
  439.     circp |= (codec->id << CIRCP_CID_BIT);
  440.     circp |= CIRCP_RWC; // read command
  441.     outw(circp, s->io+IT_AC_CIRCP);
  443.     /* now wait for the data */
  444.     for (i = 0; i < POLL_COUNT; i++)
  445. if (inw(s->io+IT_AC_CIRCP) & CIRCP_DPVF)
  446.     break;
  447.     if (i == POLL_COUNT)
  448. printk(KERN_INFO PFX "rdcodec: read poll expired!n");
  450.     data = inw(s->io+IT_AC_CIRDP);
  451.     spin_unlock_irqrestore(&s->lock, flags);
  453.     return data;
  454. }
  457. static void wrcodec(struct ac97_codec *codec, u8 addr, u16 data)
  458. {
  459.     struct it8172_state *s = (struct it8172_state *)codec->private_data;
  460.     unsigned long flags;
  461.     unsigned short circp;
  462.     int i;
  463.     
  464.     spin_lock_irqsave(&s->lock, flags);
  466.     for (i = 0; i < POLL_COUNT; i++)
  467. if (!(inw(s->io+IT_AC_CIRCP) & CIRCP_CPS))
  468.     break;
  469.     if (i == POLL_COUNT)
  470. printk(KERN_INFO PFX "wrcodec: codec ready poll expired!n");
  472.     circp = addr & CIRCP_CIA_MASK;
  473.     circp |= (codec->id << CIRCP_CID_BIT);
  474.     circp &= ~CIRCP_RWC; // write command
  476.     outw(data,  s->io+IT_AC_CIRDP);  // send data first
  477.     outw(circp, s->io+IT_AC_CIRCP);
  479.     spin_unlock_irqrestore(&s->lock, flags);
  480. }
  483. static void waitcodec(struct ac97_codec *codec)
  484. {
  485.     unsigned short temp;
  487.     /* codec_wait is used to wait for a ready state after
  488.        an AC97_RESET. */
  489.     it8172_delay(10);
  491.     temp = rdcodec(codec, 0x26);
  493.     // If power down, power up
  494.     if (temp & 0x3f00) {
  495. // Power on
  496. wrcodec(codec, 0x26, 0);
  497. it8172_delay(100);
  498. // Reread
  499. temp = rdcodec(codec, 0x26);
  500.     }
  501.     
  502.     // Check if Codec REF,ANL,DAC,ADC ready***/
  503.     if ((temp & 0x3f0f) != 0x000f) {
  504. printk(KERN_INFO PFX "codec reg 26 status (0x%x) not ready!!n",
  505.        temp);
  506. return;
  507.     }
  508. }
  511. /* --------------------------------------------------------------------- */
  513. extern inline void stop_adc(struct it8172_state *s)
  514. {
  515.     struct dmabuf* db = &s->dma_adc;
  516.     unsigned long flags;
  517.     unsigned char imc;
  518.     
  519.     if (db->stopped)
  520. return;
  522.     spin_lock_irqsave(&s->lock, flags);
  524.     s->capcc &= ~(CC_CA | CC_CP | CC_CB2L | CC_CB1L);
  525.     s->capcc |= CC_CSP;
  526.     outw(s->capcc, s->io+IT_AC_CAPCC);
  527.     
  528.     // disable capture interrupt
  529.     imc = inb(s->io+IT_AC_IMC);
  530.     outb(imc | IMC_CCIM, s->io+IT_AC_IMC);
  532.     db->stopped = 1;
  534.     spin_unlock_irqrestore(&s->lock, flags);
  535. }
  537. extern inline void stop_dac(struct it8172_state *s)
  538. {
  539.     struct dmabuf* db = &s->dma_dac;
  540.     unsigned long flags;
  541.     unsigned char imc;
  542.     
  543.     if (db->stopped)
  544. return;
  546.     spin_lock_irqsave(&s->lock, flags);
  548.     s->pcc &= ~(CC_CA | CC_CP | CC_CB2L | CC_CB1L);
  549.     s->pcc |= CC_CSP;
  550.     outw(s->pcc, s->io+IT_AC_PCC);
  551.     
  552.     // disable playback interrupt
  553.     imc = inb(s->io+IT_AC_IMC);
  554.     outb(imc | IMC_PCIM, s->io+IT_AC_IMC);
  556.     db->stopped = 1;
  557.     
  558.     spin_unlock_irqrestore(&s->lock, flags);
  559. }
  561. static void start_dac(struct it8172_state *s)
  562. {
  563.     struct dmabuf* db = &s->dma_dac;
  564.     unsigned long flags;
  565.     unsigned char imc;
  566.     unsigned long buf1, buf2;
  567.     
  568.     if (!db->stopped)
  569. return;
  570.     
  571.     spin_lock_irqsave(&s->lock, flags);
  573.     // reset Buffer 1 and 2 pointers to nextOut and nextOut+fragsize
  574.     buf1 = virt_to_bus(db->nextOut);
  575.     buf2 = buf1 + db->fragsize;
  576.     if (buf2 >= db->dmaaddr + db->dmasize)
  577. buf2 -= db->dmasize;
  578.     
  579.     outl(buf1, s->io+IT_AC_PCB1STA);
  580.     outl(buf2, s->io+IT_AC_PCB2STA);
  581.     db->curBufPtr = IT_AC_PCB1STA;
  582.     
  583.     // enable playback interrupt
  584.     imc = inb(s->io+IT_AC_IMC);
  585.     outb(imc & ~IMC_PCIM, s->io+IT_AC_IMC);
  587.     s->pcc &= ~(CC_CSP | CC_CP | CC_CB2L | CC_CB1L);
  588.     s->pcc |= CC_CA;
  589.     outw(s->pcc, s->io+IT_AC_PCC);
  590.     
  591.     db->stopped = 0;
  593.     spin_unlock_irqrestore(&s->lock, flags);
  594. }
  596. static void start_adc(struct it8172_state *s)
  597. {
  598.     struct dmabuf* db = &s->dma_adc;
  599.     unsigned long flags;
  600.     unsigned char imc;
  601.     unsigned long buf1, buf2;
  602.     
  603.     if (!db->stopped)
  604. return;
  606.     spin_lock_irqsave(&s->lock, flags);
  608.     // reset Buffer 1 and 2 pointers to nextIn and nextIn+fragsize
  609.     buf1 = virt_to_bus(db->nextIn);
  610.     buf2 = buf1 + db->fragsize;
  611.     if (buf2 >= db->dmaaddr + db->dmasize)
  612. buf2 -= db->dmasize;
  613.     
  614.     outl(buf1, s->io+IT_AC_CAPB1STA);
  615.     outl(buf2, s->io+IT_AC_CAPB2STA);
  616.     db->curBufPtr = IT_AC_CAPB1STA;
  618.     // enable capture interrupt
  619.     imc = inb(s->io+IT_AC_IMC);
  620.     outb(imc & ~IMC_CCIM, s->io+IT_AC_IMC);
  622.     s->capcc &= ~(CC_CSP | CC_CP | CC_CB2L | CC_CB1L);
  623.     s->capcc |= CC_CA;
  624.     outw(s->capcc, s->io+IT_AC_CAPCC);
  625.     
  626.     db->stopped = 0;
  628.     spin_unlock_irqrestore(&s->lock, flags);
  629. }
  631. /* --------------------------------------------------------------------- */
  633. #define DMABUF_DEFAULTORDER (17-PAGE_SHIFT)
  634. #define DMABUF_MINORDER 1
  636. extern inline void dealloc_dmabuf(struct it8172_state *s, struct dmabuf *db)
  637. {
  638.     struct page *page, *pend;
  640.     if (db->rawbuf) {
  641. /* undo marking the pages as reserved */
  642. pend = virt_to_page(db->rawbuf + (PAGE_SIZE << db->buforder) - 1);
  643. for (page = virt_to_page(db->rawbuf); page <= pend; page++)
  644.     mem_map_unreserve(page);
  645. pci_free_consistent(s->dev, PAGE_SIZE << db->buforder,
  646.     db->rawbuf, db->dmaaddr);
  647.     }
  648.     db->rawbuf = db->nextIn = db->nextOut = NULL;
  649.     db->mapped = db->ready = 0;
  650. }
  652. static int prog_dmabuf(struct it8172_state *s, struct dmabuf *db,
  653.        unsigned rate, unsigned fmt, unsigned reg)
  654. {
  655.     int order;
  656.     unsigned bytepersec;
  657.     unsigned bufs;
  658.     struct page *page, *pend;
  660.     if (!db->rawbuf) {
  661. db->ready = db->mapped = 0;
  662. for (order = DMABUF_DEFAULTORDER; order >= DMABUF_MINORDER; order--)
  663.     if ((db->rawbuf = pci_alloc_consistent(s->dev,
  664.    PAGE_SIZE << order,
  665.    &db->dmaaddr)))
  666. break;
  667. if (!db->rawbuf)
  668.     return -ENOMEM;
  669. db->buforder = order;
  670. /* now mark the pages as reserved;
  671.    otherwise remap_page_range doesn't do what we want */
  672. pend = virt_to_page(db->rawbuf + (PAGE_SIZE << db->buforder) - 1);
  673. for (page = virt_to_page(db->rawbuf); page <= pend; page++)
  674.     mem_map_reserve(page);
  675.     }
  677.     db->count = 0;
  678.     db->nextIn = db->nextOut = db->rawbuf;
  679.     
  680.     bytepersec = rate << sample_shift[fmt];
  681.     bufs = PAGE_SIZE << db->buforder;
  682.     if (db->ossfragshift) {
  683. if ((1000 << db->ossfragshift) < bytepersec)
  684.     db->fragshift = ld2(bytepersec/1000);
  685. else
  686.     db->fragshift = db->ossfragshift;
  687.     } else {
  688. db->fragshift = ld2(bytepersec/100/(db->subdivision ?
  689.     db->subdivision : 1));
  690. if (db->fragshift < 3)
  691.     db->fragshift = 3;
  692.     }
  693.     db->numfrag = bufs >> db->fragshift;
  694.     while (db->numfrag < 4 && db->fragshift > 3) {
  695. db->fragshift--;
  696. db->numfrag = bufs >> db->fragshift;
  697.     }
  698.     db->fragsize = 1 << db->fragshift;
  699.     if (db->ossmaxfrags >= 4 && db->ossmaxfrags < db->numfrag)
  700. db->numfrag = db->ossmaxfrags;
  701.     db->fragsamples = db->fragsize >> sample_shift[fmt];
  702.     db->dmasize = db->numfrag << db->fragshift;
  703.     memset(db->rawbuf, (fmt & (CC_DF>>CC_FMT_BIT)) ? 0 : 0x80, db->dmasize);
  704.     
  705.     // set data length register
  706.     outw(db->fragsize, s->io+reg+2);
  707.     db->ready = 1;
  709.     return 0;
  710. }
  712. extern inline int prog_dmabuf_adc(struct it8172_state *s)
  713. {
  714.     stop_adc(s);
  715.     return prog_dmabuf(s, &s->dma_adc, s->adcrate,
  716.        (s->capcc & CC_FMT_MASK) >> CC_FMT_BIT,
  717.        IT_AC_CAPCC);
  718. }
  720. extern inline int prog_dmabuf_dac(struct it8172_state *s)
  721. {
  722.     stop_dac(s);
  723.     return prog_dmabuf(s, &s->dma_dac, s->dacrate,
  724.        (s->pcc & CC_FMT_MASK) >> CC_FMT_BIT,
  725.        IT_AC_PCC);
  726. }
  729. /* hold spinlock for the following! */
  731. static void it8172_interrupt(int irq, void *dev_id, struct pt_regs *regs)
  732. {
  733.     struct it8172_state *s = (struct it8172_state *)dev_id;
  734.     struct dmabuf* dac = &s->dma_dac;
  735.     struct dmabuf* adc = &s->dma_adc;
  736.     unsigned char isc, vs;
  737.     unsigned short vol, mute;
  738.     unsigned long newptr;
  739.     
  740.     spin_lock(&s->lock);
  742.     isc = inb(s->io+IT_AC_ISC);
  744.     /* fastpath out, to ease interrupt sharing */
  745.     if (!(isc & (ISC_VCI | ISC_CCI | ISC_PCI)))
  746. return;
  748.     /* clear audio interrupts first */
  749.     outb(isc | ISC_VCI | ISC_CCI | ISC_PCI, s->io+IT_AC_ISC);
  750.     
  751.     /* handle volume button events */
  752.     if (isc & ISC_VCI) {
  753. vs = inb(s->io+IT_AC_VS);
  754. outb(0, s->io+IT_AC_VS);
  755. vol = inw(s->io+IT_AC_PCMOV);
  756. mute = vol & PCMOV_PCMOM;
  757. vol &= PCMOV_PCMLCG_MASK;
  758. if ((vs & VS_VUP) && vol > 0)
  759.     vol--;
  760. if ((vs & VS_VDP) && vol < 0x1f)
  761.     vol++;
  762. vol |= (vol << PCMOV_PCMRCG_BIT);
  763. if (vs & VS_VMP)
  764.     vol |= (mute ^ PCMOV_PCMOM);
  765. outw(vol, s->io+IT_AC_PCMOV);
  766.     }
  767.     
  768.     /* update capture pointers */
  769.     if (isc & ISC_CCI) {
  770. if (adc->count > adc->dmasize - adc->fragsize) {
  771.     // Overrun. Stop ADC and log the error
  772.     stop_adc(s);
  773.     adc->error++;
  774.     printk(KERN_INFO PFX "adc overrunn");
  775. } else {
  776.     newptr = virt_to_bus(adc->nextIn) + 2*adc->fragsize;
  777.     if (newptr >= adc->dmaaddr + adc->dmasize)
  778. newptr -= adc->dmasize;
  779.     
  780.     outl(newptr, s->io+adc->curBufPtr);
  781.     adc->curBufPtr = (adc->curBufPtr == IT_AC_CAPB1STA) ?
  782. IT_AC_CAPB2STA : IT_AC_CAPB1STA;
  783.     
  784.     adc->nextIn += adc->fragsize;
  785.     if (adc->nextIn >= adc->rawbuf + adc->dmasize)
  786. adc->nextIn -= adc->dmasize;
  787.     
  788.     adc->count += adc->fragsize;
  789.     adc->total_bytes += adc->fragsize;
  791.     /* wake up anybody listening */
  792.     if (waitqueue_active(&adc->wait))
  793. wake_up_interruptible(&adc->wait);
  794. }
  795.     }
  796.     
  797.     /* update playback pointers */
  798.     if (isc & ISC_PCI) {
  799. newptr = virt_to_bus(dac->nextOut) + 2*dac->fragsize;
  800. if (newptr >= dac->dmaaddr + dac->dmasize)
  801.     newptr -= dac->dmasize;
  803. outl(newptr, s->io+dac->curBufPtr);
  804. dac->curBufPtr = (dac->curBufPtr == IT_AC_PCB1STA) ?
  805.     IT_AC_PCB2STA : IT_AC_PCB1STA;
  807. dac->nextOut += dac->fragsize;
  808. if (dac->nextOut >= dac->rawbuf + dac->dmasize)
  809.     dac->nextOut -= dac->dmasize;
  811. dac->count -= dac->fragsize;
  812. dac->total_bytes += dac->fragsize;
  814. /* wake up anybody listening */
  815. if (waitqueue_active(&dac->wait))
  816.     wake_up_interruptible(&dac->wait);
  818. if (dac->count <= 0)
  819.     stop_dac(s);
  820.     }
  821.     
  822.     spin_unlock(&s->lock);
  823. }
  825. /* --------------------------------------------------------------------- */
  827. static loff_t it8172_llseek(struct file *file, loff_t offset, int origin)
  828. {
  829.     return -ESPIPE;
  830. }
  833. static int it8172_open_mixdev(struct inode *inode, struct file *file)
  834. {
  835.     int minor = MINOR(inode->i_rdev);
  836.     struct list_head *list;
  837.     struct it8172_state *s;
  839.     for (list = devs.next; ; list = list->next) {
  840. if (list == &devs)
  841.     return -ENODEV;
  842. s = list_entry(list, struct it8172_state, devs);
  843. if (s->codec.dev_mixer == minor)
  844.     break;
  845.     }
  846.     file->private_data = s;
  847.     return 0;
  848. }
  850. static int it8172_release_mixdev(struct inode *inode, struct file *file)
  851. {
  852.     return 0;
  853. }
  856. static int mixdev_ioctl(struct ac97_codec *codec, unsigned int cmd,
  857. unsigned long arg)
  858. {
  859.     return codec->mixer_ioctl(codec, cmd, arg);
  860. }
  862. static int it8172_ioctl_mixdev(struct inode *inode, struct file *file,
  863.        unsigned int cmd, unsigned long arg)
  864. {
  865.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  866.     struct ac97_codec *codec = &s->codec;
  868.     return mixdev_ioctl(codec, cmd, arg);
  869. }
  871. static /*const*/ struct file_operations it8172_mixer_fops = {
  872.     owner: THIS_MODULE,
  873.     llseek: it8172_llseek,
  874.     ioctl: it8172_ioctl_mixdev,
  875.     open: it8172_open_mixdev,
  876.     release: it8172_release_mixdev,
  877. };
  879. /* --------------------------------------------------------------------- */
  881. static int drain_dac(struct it8172_state *s, int nonblock)
  882. {
  883.     unsigned long flags;
  884.     int count, tmo;
  886.     if (s->dma_dac.mapped || !s->dma_dac.ready)
  887. return 0;
  889.     for (;;) {
  890. spin_lock_irqsave(&s->lock, flags);
  891. count = s->dma_dac.count;
  892. spin_unlock_irqrestore(&s->lock, flags);
  893. if (count <= 0)
  894.     break;
  895. if (signal_pending(current))
  896.     break;
  897. if (nonblock)
  898.     return -EBUSY;
  899. tmo = 1000 * count / s->dacrate;
  900. tmo >>= sample_shift[(s->pcc & CC_FMT_MASK) >> CC_FMT_BIT];
  901. it8172_delay(tmo);
  902.     }
  903.     if (signal_pending(current))
  904. return -ERESTARTSYS;
  905.     return 0;
  906. }
  908. /* --------------------------------------------------------------------- */
  910. static ssize_t it8172_read(struct file *file, char *buffer,
  911.    size_t count, loff_t *ppos)
  912. {
  913.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  914.     struct dmabuf *db = &s->dma_adc;
  915.     ssize_t ret;
  916.     unsigned long flags;
  917.     int cnt, bufcnt, avail;
  919.     if (ppos != &file->f_pos)
  920. return -ESPIPE;
  921.     if (db->mapped)
  922. return -ENXIO;
  923.     if (!access_ok(VERIFY_WRITE, buffer, count))
  924. return -EFAULT;
  925.     ret = 0;
  927.     while (count > 0) {
  928. // wait for samples in capture buffer
  929. do {
  930.     spin_lock_irqsave(&s->lock, flags);
  931.     if (db->stopped)
  932. start_adc(s);
  933.     avail = db->count;
  934.     spin_unlock_irqrestore(&s->lock, flags);
  935.     if (avail <= 0) {
  936. if (file->f_flags & O_NONBLOCK) {
  937.     if (!ret)
  938. ret = -EAGAIN;
  939.     return ret;
  940. }
  941. interruptible_sleep_on(&db->wait);
  942. if (signal_pending(current)) {
  943.     if (!ret)
  944. ret = -ERESTARTSYS;
  945.     return ret;
  946. }
  947.     }
  948. } while (avail <= 0);
  950. cnt = count > avail ? avail : count;
  951. bufcnt = cnt;
  952. if (cnt % db->fragsize) {
  953.     // round count up to nearest fragment
  954.     int newcnt = db->fragsize * ((cnt + db->fragsize) / db->fragsize);
  955.     cnt = newcnt;
  956. }
  958. // copy from nextOut to user
  959. if (copy_to_user(buffer, db->nextOut, bufcnt)) {
  960.     if (!ret)
  961. ret = -EFAULT;
  962.     return ret;
  963. }
  965. spin_lock_irqsave(&s->lock, flags);
  966. db->count -= cnt;
  967. spin_unlock_irqrestore(&s->lock, flags);
  969. db->nextOut += cnt;
  970. if (db->nextOut >= db->rawbuf + db->dmasize)
  971.     db->nextOut -= db->dmasize;
  973. count -= bufcnt;
  974. buffer += bufcnt;
  975. ret += bufcnt;
  976.     } // while (count > 0)
  978.     return ret;
  979. }
  981. static ssize_t it8172_write(struct file *file, const char *buffer,
  982.     size_t count, loff_t *ppos)
  983. {
  984.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  985.     struct dmabuf *db = &s->dma_dac;
  986.     ssize_t ret;
  987.     unsigned long flags;
  988.     int cnt, bufcnt, avail;
  990.     if (ppos != &file->f_pos)
  991. return -ESPIPE;
  992.     if (db->mapped)
  993. return -ENXIO;
  994.     if (!access_ok(VERIFY_READ, buffer, count))
  995. return -EFAULT;
  996.     ret = 0;
  997.     
  998.     while (count > 0) {
  999. // wait for space in playback buffer
  1000. do {
  1001.     spin_lock_irqsave(&s->lock, flags);
  1002.     avail = db->dmasize - db->count;
  1003.     spin_unlock_irqrestore(&s->lock, flags);
  1004.     if (avail <= 0) {
  1005. if (file->f_flags & O_NONBLOCK) {
  1006.     if (!ret)
  1007. ret = -EAGAIN;
  1008.     return ret;
  1009. }
  1010. interruptible_sleep_on(&db->wait);
  1011. if (signal_pending(current)) {
  1012.     if (!ret)
  1013. ret = -ERESTARTSYS;
  1014.     return ret;
  1015. }
  1016.     }
  1017. } while (avail <= 0);
  1019. cnt = count > avail ? avail : count;
  1020. // copy to nextIn
  1021. if (copy_from_user(db->nextIn, buffer, cnt)) {
  1022.     if (!ret)
  1023. ret = -EFAULT;
  1024.     return ret;
  1025. }
  1027. bufcnt = cnt;
  1028. if (cnt % db->fragsize) {
  1029.     // round count up to nearest fragment, and fill remainder of
  1030.     // fragment with silence
  1031.     int newcnt = db->fragsize * ((cnt + db->fragsize) / db->fragsize);
  1032.     memset(db->nextIn + cnt, (s->pcc & CC_DF) ? 0 : 0x80, newcnt - cnt);
  1033.     cnt = newcnt;
  1034. }
  1036. spin_lock_irqsave(&s->lock, flags);
  1037. db->count += cnt;
  1038. if (db->stopped)
  1039.     start_dac(s);
  1040. spin_unlock_irqrestore(&s->lock, flags);
  1042. db->nextIn += cnt;
  1043. if (db->nextIn >= db->rawbuf + db->dmasize)
  1044.     db->nextIn -= db->dmasize;
  1046. count -= bufcnt;
  1047. buffer += bufcnt;
  1048. ret += bufcnt;
  1049.     } // while (count > 0)
  1051.     return ret;
  1052. }
  1054. /* No kernel lock - we have our own spinlock */
  1055. static unsigned int it8172_poll(struct file *file,
  1056. struct poll_table_struct *wait)
  1057. {
  1058.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  1059.     unsigned long flags;
  1060.     unsigned int mask = 0;
  1062.     if (file->f_mode & FMODE_WRITE)
  1063. poll_wait(file, &s->dma_dac.wait, wait);
  1064.     if (file->f_mode & FMODE_READ)
  1065. poll_wait(file, &s->dma_adc.wait, wait);
  1066.     spin_lock_irqsave(&s->lock, flags);
  1067.     if (file->f_mode & FMODE_READ) {
  1068. if (s->dma_adc.count >= (signed)s->dma_adc.fragsize)
  1069.     mask |= POLLIN | POLLRDNORM;
  1070.     }
  1071.     if (file->f_mode & FMODE_WRITE) {
  1072. if (s->dma_dac.mapped) {
  1073.     if (s->dma_dac.count >= (signed)s->dma_dac.fragsize) 
  1074. mask |= POLLOUT | POLLWRNORM;
  1075. } else {
  1076.     if ((signed)s->dma_dac.dmasize >=
  1077. s->dma_dac.count + (signed)s->dma_dac.fragsize)
  1078. mask |= POLLOUT | POLLWRNORM;
  1079. }
  1080.     }
  1081.     spin_unlock_irqrestore(&s->lock, flags);
  1082.     return mask;
  1083. }
  1085. static int it8172_mmap(struct file *file, struct vm_area_struct *vma)
  1086. {
  1087.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  1088.     struct dmabuf *db;
  1089.     unsigned long size;
  1091.     lock_kernel();
  1092.     if (vma->vm_flags & VM_WRITE)
  1093. db = &s->dma_dac;
  1094.     else if (vma->vm_flags & VM_READ)
  1095. db = &s->dma_adc;
  1096.     else {
  1097. unlock_kernel();
  1098. return -EINVAL;
  1099.     }
  1100.     if (vma->vm_pgoff != 0) {
  1101. unlock_kernel();
  1102. return -EINVAL;
  1103.     }
  1104.     size = vma->vm_end - vma->vm_start;
  1105.     if (size > (PAGE_SIZE << db->buforder)) {
  1106. unlock_kernel();
  1107. return -EINVAL;
  1108.     }
  1109.     if (remap_page_range(vma->vm_start, virt_to_phys(db->rawbuf),
  1110.  size, vma->vm_page_prot)) {
  1111. unlock_kernel();
  1112. return -EAGAIN;
  1113.     }
  1114.     db->mapped = 1;
  1115.     unlock_kernel();
  1116.     return 0;
  1117. }
  1120. #ifdef IT8172_VERBOSE_DEBUG
  1121. static struct ioctl_str_t {
  1122.     unsigned int cmd;
  1123.     const char* str;
  1124. } ioctl_str[] = {
  1125.     {SNDCTL_DSP_RESET, "SNDCTL_DSP_RESET"},
  1126.     {SNDCTL_DSP_SYNC, "SNDCTL_DSP_SYNC"},
  1127.     {SNDCTL_DSP_SPEED, "SNDCTL_DSP_SPEED"},
  1128.     {SNDCTL_DSP_STEREO, "SNDCTL_DSP_STEREO"},
  1129.     {SNDCTL_DSP_GETBLKSIZE, "SNDCTL_DSP_GETBLKSIZE"},
  1130.     {SNDCTL_DSP_SAMPLESIZE, "SNDCTL_DSP_SAMPLESIZE"},
  1131.     {SNDCTL_DSP_CHANNELS, "SNDCTL_DSP_CHANNELS"},
  1132.     {SOUND_PCM_WRITE_CHANNELS, "SOUND_PCM_WRITE_CHANNELS"},
  1133.     {SOUND_PCM_WRITE_FILTER, "SOUND_PCM_WRITE_FILTER"},
  1134.     {SNDCTL_DSP_POST, "SNDCTL_DSP_POST"},
  1135.     {SNDCTL_DSP_SUBDIVIDE, "SNDCTL_DSP_SUBDIVIDE"},
  1136.     {SNDCTL_DSP_SETFRAGMENT, "SNDCTL_DSP_SETFRAGMENT"},
  1137.     {SNDCTL_DSP_GETFMTS, "SNDCTL_DSP_GETFMTS"},
  1138.     {SNDCTL_DSP_SETFMT, "SNDCTL_DSP_SETFMT"},
  1139.     {SNDCTL_DSP_GETOSPACE, "SNDCTL_DSP_GETOSPACE"},
  1140.     {SNDCTL_DSP_GETISPACE, "SNDCTL_DSP_GETISPACE"},
  1141.     {SNDCTL_DSP_NONBLOCK, "SNDCTL_DSP_NONBLOCK"},
  1142.     {SNDCTL_DSP_GETCAPS, "SNDCTL_DSP_GETCAPS"},
  1143.     {SNDCTL_DSP_GETTRIGGER, "SNDCTL_DSP_GETTRIGGER"},
  1144.     {SNDCTL_DSP_SETTRIGGER, "SNDCTL_DSP_SETTRIGGER"},
  1145.     {SNDCTL_DSP_GETIPTR, "SNDCTL_DSP_GETIPTR"},
  1146.     {SNDCTL_DSP_GETOPTR, "SNDCTL_DSP_GETOPTR"},
  1147.     {SNDCTL_DSP_MAPINBUF, "SNDCTL_DSP_MAPINBUF"},
  1148.     {SNDCTL_DSP_MAPOUTBUF, "SNDCTL_DSP_MAPOUTBUF"},
  1149.     {SNDCTL_DSP_SETSYNCRO, "SNDCTL_DSP_SETSYNCRO"},
  1150.     {SNDCTL_DSP_SETDUPLEX, "SNDCTL_DSP_SETDUPLEX"},
  1151.     {SNDCTL_DSP_GETODELAY, "SNDCTL_DSP_GETODELAY"},
  1152.     {SNDCTL_DSP_GETCHANNELMASK, "SNDCTL_DSP_GETCHANNELMASK"},
  1153.     {SNDCTL_DSP_BIND_CHANNEL, "SNDCTL_DSP_BIND_CHANNEL"},
  1154.     {OSS_GETVERSION, "OSS_GETVERSION"},
  1155.     {SOUND_PCM_READ_RATE, "SOUND_PCM_READ_RATE"},
  1156.     {SOUND_PCM_READ_CHANNELS, "SOUND_PCM_READ_CHANNELS"},
  1157.     {SOUND_PCM_READ_BITS, "SOUND_PCM_READ_BITS"},
  1158.     {SOUND_PCM_READ_FILTER, "SOUND_PCM_READ_FILTER"}
  1159. };
  1160. #endif    
  1162. static int it8172_ioctl(struct inode *inode, struct file *file,
  1163. unsigned int cmd, unsigned long arg)
  1164. {
  1165.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  1166.     unsigned long flags;
  1167.     audio_buf_info abinfo;
  1168.     count_info cinfo;
  1169.     int count;
  1170.     int val, mapped, ret, diff;
  1172.     mapped = ((file->f_mode & FMODE_WRITE) && s->dma_dac.mapped) ||
  1173. ((file->f_mode & FMODE_READ) && s->dma_adc.mapped);
  1175. #ifdef IT8172_VERBOSE_DEBUG
  1176.     for (count=0; count<sizeof(ioctl_str)/sizeof(ioctl_str[0]); count++) {
  1177. if (ioctl_str[count].cmd == cmd)
  1178.     break;
  1179.     }
  1180.     if (count < sizeof(ioctl_str)/sizeof(ioctl_str[0]))
  1181. printk(KERN_INFO PFX "ioctl %sn", ioctl_str[count].str);
  1182.     else
  1183. printk(KERN_INFO PFX "ioctl unknown, 0x%xn", cmd);
  1184. #endif
  1185.     
  1186.     switch (cmd) {
  1187.     case OSS_GETVERSION:
  1188. return put_user(SOUND_VERSION, (int *)arg);
  1190.     case SNDCTL_DSP_SYNC:
  1191. if (file->f_mode & FMODE_WRITE)
  1192.     return drain_dac(s, file->f_flags & O_NONBLOCK);
  1193. return 0;
  1195.     case SNDCTL_DSP_SETDUPLEX:
  1196. return 0;
  1198.     case SNDCTL_DSP_GETCAPS:
  1199. return put_user(DSP_CAP_DUPLEX | DSP_CAP_REALTIME |
  1200. DSP_CAP_TRIGGER | DSP_CAP_MMAP, (int *)arg);
  1202.     case SNDCTL_DSP_RESET:
  1203. if (file->f_mode & FMODE_WRITE) {
  1204.     stop_dac(s);
  1205.     synchronize_irq();
  1206.     s->dma_dac.count = s->dma_dac.total_bytes = 0;
  1207.     s->dma_dac.nextIn = s->dma_dac.nextOut = s->dma_dac.rawbuf;
  1208. }
  1209. if (file->f_mode & FMODE_READ) {
  1210.     stop_adc(s);
  1211.     synchronize_irq();
  1212.     s->dma_adc.count = s->dma_adc.total_bytes = 0;
  1213.     s->dma_adc.nextIn = s->dma_adc.nextOut = s->dma_adc.rawbuf;
  1214. }
  1215. return 0;
  1217.     case SNDCTL_DSP_SPEED:
  1218. if (get_user(val, (int *)arg))
  1219.     return -EFAULT;
  1220. if (val >= 0) {
  1221.     if (file->f_mode & FMODE_READ) {
  1222. stop_adc(s);
  1223. set_adc_rate(s, val);
  1224. if ((ret = prog_dmabuf_adc(s)))
  1225.     return ret;
  1226.     }
  1227.     if (file->f_mode & FMODE_WRITE) {
  1228. stop_dac(s);
  1229. set_dac_rate(s, val);
  1230. if ((ret = prog_dmabuf_dac(s)))
  1231.     return ret;
  1232.     }
  1233. }
  1234. return put_user((file->f_mode & FMODE_READ) ?
  1235. s->adcrate : s->dacrate, (int *)arg);
  1237.     case SNDCTL_DSP_STEREO:
  1238. if (get_user(val, (int *)arg))
  1239.     return -EFAULT;
  1240. if (file->f_mode & FMODE_READ) {
  1241.     stop_adc(s);
  1242.     if (val)
  1243. s->capcc |= CC_SM;
  1244.     else
  1245. s->capcc &= ~CC_SM;
  1246.     outw(s->capcc, s->io+IT_AC_CAPCC);
  1247.     if ((ret = prog_dmabuf_adc(s)))
  1248. return ret;
  1249. }
  1250. if (file->f_mode & FMODE_WRITE) {
  1251.     stop_dac(s);
  1252.     if (val)
  1253. s->pcc |= CC_SM;
  1254.     else
  1255. s->pcc &= ~CC_SM;
  1256.     outw(s->pcc, s->io+IT_AC_PCC);
  1257.     if ((ret = prog_dmabuf_dac(s)))
  1258. return ret;
  1259. }
  1260. return 0;
  1262.     case SNDCTL_DSP_CHANNELS:
  1263. if (get_user(val, (int *)arg))
  1264.     return -EFAULT;
  1265. if (val != 0) {
  1266.     if (file->f_mode & FMODE_READ) {
  1267. stop_adc(s);
  1268. if (val >= 2) {
  1269.     val = 2;
  1270.     s->capcc |= CC_SM;
  1271. }
  1272. else
  1273.     s->capcc &= ~CC_SM;
  1274. outw(s->capcc, s->io+IT_AC_CAPCC);
  1275. if ((ret = prog_dmabuf_adc(s)))
  1276.     return ret;
  1277.     }
  1278.     if (file->f_mode & FMODE_WRITE) {
  1279. stop_dac(s);
  1280. switch (val) {
  1281. case 1:
  1282.     s->pcc &= ~CC_SM;
  1283.     break;
  1284. case 2:
  1285.     s->pcc |= CC_SM;
  1286.     break;
  1287. default:
  1288.     // FIX! support multichannel???
  1289.     val = 2;
  1290.     s->pcc |= CC_SM;
  1291.     break;
  1292. }
  1293. outw(s->pcc, s->io+IT_AC_PCC);
  1294. if ((ret = prog_dmabuf_dac(s)))
  1295.     return ret;
  1296.     }
  1297. }
  1298. return put_user(val, (int *)arg);
  1300.     case SNDCTL_DSP_GETFMTS: /* Returns a mask */
  1301. return put_user(AFMT_S16_LE|AFMT_U8, (int *)arg);
  1303.     case SNDCTL_DSP_SETFMT: /* Selects ONE fmt*/
  1304. if (get_user(val, (int *)arg))
  1305.     return -EFAULT;
  1306. if (val != AFMT_QUERY) {
  1307.     if (file->f_mode & FMODE_READ) {
  1308. stop_adc(s);
  1309. if (val == AFMT_S16_LE)
  1310.     s->capcc |= CC_DF;
  1311. else {
  1312.     val = AFMT_U8;
  1313.     s->capcc &= ~CC_DF;
  1314. }
  1315. outw(s->capcc, s->io+IT_AC_CAPCC);
  1316. if ((ret = prog_dmabuf_adc(s)))
  1317.     return ret;
  1318.     }
  1319.     if (file->f_mode & FMODE_WRITE) {
  1320. stop_dac(s);
  1321. if (val == AFMT_S16_LE)
  1322.     s->pcc |= CC_DF;
  1323. else {
  1324.     val = AFMT_U8;
  1325.     s->pcc &= ~CC_DF;
  1326. }
  1327. outw(s->pcc, s->io+IT_AC_PCC);
  1328. if ((ret = prog_dmabuf_dac(s)))
  1329.     return ret;
  1330.     }
  1331. } else {
  1332.     if (file->f_mode & FMODE_READ)
  1333. val = (s->capcc & CC_DF) ? AFMT_S16_LE : AFMT_U8;
  1334.     else
  1335. val = (s->pcc & CC_DF) ? AFMT_S16_LE : AFMT_U8;
  1336. }
  1337. return put_user(val, (int *)arg);
  1339.     case SNDCTL_DSP_POST:
  1340. return 0;
  1342.     case SNDCTL_DSP_GETTRIGGER:
  1343. val = 0;
  1344. spin_lock_irqsave(&s->lock, flags);
  1345. if (file->f_mode & FMODE_READ && !s->dma_adc.stopped)
  1346.     val |= PCM_ENABLE_INPUT;
  1347. if (file->f_mode & FMODE_WRITE && !s->dma_dac.stopped)
  1348.     val |= PCM_ENABLE_OUTPUT;
  1349. spin_unlock_irqrestore(&s->lock, flags);
  1350. return put_user(val, (int *)arg);
  1352.     case SNDCTL_DSP_SETTRIGGER:
  1353. if (get_user(val, (int *)arg))
  1354.     return -EFAULT;
  1355. if (file->f_mode & FMODE_READ) {
  1356.     if (val & PCM_ENABLE_INPUT)
  1357. start_adc(s);
  1358.     else
  1359. stop_adc(s);
  1360. }
  1361. if (file->f_mode & FMODE_WRITE) {
  1362.     if (val & PCM_ENABLE_OUTPUT)
  1363. start_dac(s);
  1364.     else
  1365. stop_dac(s);
  1366. }
  1367. return 0;
  1369.     case SNDCTL_DSP_GETOSPACE:
  1370. if (!(file->f_mode & FMODE_WRITE))
  1371.     return -EINVAL;
  1372. abinfo.fragsize = s->dma_dac.fragsize;
  1373. spin_lock_irqsave(&s->lock, flags);
  1374. count = s->dma_dac.count;
  1375. if (!s->dma_dac.stopped)
  1376.     count -= (s->dma_dac.fragsize - inw(s->io+IT_AC_PCDL));
  1377. spin_unlock_irqrestore(&s->lock, flags);
  1378. if (count < 0)
  1379.     count = 0;
  1380. abinfo.bytes = s->dma_dac.dmasize - count;
  1381. abinfo.fragstotal = s->dma_dac.numfrag;
  1382. abinfo.fragments = abinfo.bytes >> s->dma_dac.fragshift;      
  1383. return copy_to_user((void *)arg, &abinfo, sizeof(abinfo)) ? -EFAULT : 0;
  1385.     case SNDCTL_DSP_GETISPACE:
  1386. if (!(file->f_mode & FMODE_READ))
  1387.     return -EINVAL;
  1388. abinfo.fragsize = s->dma_adc.fragsize;
  1389. spin_lock_irqsave(&s->lock, flags);
  1390. count = s->dma_adc.count;
  1391. if (!s->dma_adc.stopped)
  1392.     count += (s->dma_adc.fragsize - inw(s->io+IT_AC_CAPCDL));
  1393. spin_unlock_irqrestore(&s->lock, flags);
  1394. if (count < 0)
  1395.     count = 0;
  1396. abinfo.bytes = count;
  1397. abinfo.fragstotal = s->dma_adc.numfrag;
  1398. abinfo.fragments = abinfo.bytes >> s->dma_adc.fragshift;      
  1399. return copy_to_user((void *)arg, &abinfo, sizeof(abinfo)) ? -EFAULT : 0;
  1401.     case SNDCTL_DSP_NONBLOCK:
  1402. file->f_flags |= O_NONBLOCK;
  1403. return 0;
  1405.     case SNDCTL_DSP_GETODELAY:
  1406. if (!(file->f_mode & FMODE_WRITE))
  1407.     return -EINVAL;
  1408. spin_lock_irqsave(&s->lock, flags);
  1409. count = s->dma_dac.count;
  1410. if (!s->dma_dac.stopped)
  1411.     count -= (s->dma_dac.fragsize - inw(s->io+IT_AC_PCDL));
  1412. spin_unlock_irqrestore(&s->lock, flags);
  1413. if (count < 0)
  1414.     count = 0;
  1415. return put_user(count, (int *)arg);
  1417.     case SNDCTL_DSP_GETIPTR:
  1418. if (!(file->f_mode & FMODE_READ))
  1419.     return -EINVAL;
  1420. spin_lock_irqsave(&s->lock, flags);
  1421. cinfo.bytes = s->dma_adc.total_bytes;
  1422. count = s->dma_adc.count;
  1423. if (!s->dma_adc.stopped) {
  1424.     diff = s->dma_adc.fragsize - inw(s->io+IT_AC_CAPCDL);
  1425.     count += diff;
  1426.     cinfo.bytes += diff;
  1427.     cinfo.ptr = inl(s->io+s->dma_adc.curBufPtr) - s->dma_adc.dmaaddr;
  1428. } else
  1429.     cinfo.ptr = virt_to_bus(s->dma_adc.nextIn) - s->dma_adc.dmaaddr;
  1430. if (s->dma_adc.mapped)
  1431.     s->dma_adc.count &= s->dma_adc.fragsize-1;
  1432. spin_unlock_irqrestore(&s->lock, flags);
  1433. if (count < 0)
  1434.     count = 0;
  1435. cinfo.blocks = count >> s->dma_adc.fragshift;
  1436. return copy_to_user((void *)arg, &cinfo, sizeof(cinfo));
  1438.     case SNDCTL_DSP_GETOPTR:
  1439. if (!(file->f_mode & FMODE_READ))
  1440.     return -EINVAL;
  1441. spin_lock_irqsave(&s->lock, flags);
  1442. cinfo.bytes = s->dma_dac.total_bytes;
  1443. count = s->dma_dac.count;
  1444. if (!s->dma_dac.stopped) {
  1445.     diff = s->dma_dac.fragsize - inw(s->io+IT_AC_CAPCDL);
  1446.     count -= diff;
  1447.     cinfo.bytes += diff;
  1448.     cinfo.ptr = inl(s->io+s->dma_dac.curBufPtr) - s->dma_dac.dmaaddr;
  1449. } else
  1450.     cinfo.ptr = virt_to_bus(s->dma_dac.nextOut) - s->dma_dac.dmaaddr;
  1451. if (s->dma_dac.mapped)
  1452.     s->dma_dac.count &= s->dma_dac.fragsize-1;
  1453. spin_unlock_irqrestore(&s->lock, flags);
  1454. if (count < 0)
  1455.     count = 0;
  1456. cinfo.blocks = count >> s->dma_dac.fragshift;
  1457. return copy_to_user((void *)arg, &cinfo, sizeof(cinfo));
  1459.     case SNDCTL_DSP_GETBLKSIZE:
  1460. if (file->f_mode & FMODE_WRITE)
  1461.     return put_user(s->dma_dac.fragsize, (int *)arg);
  1462. else
  1463.     return put_user(s->dma_adc.fragsize, (int *)arg);
  1465.     case SNDCTL_DSP_SETFRAGMENT:
  1466. if (get_user(val, (int *)arg))
  1467.     return -EFAULT;
  1468. if (file->f_mode & FMODE_READ) {
  1469.     stop_adc(s);
  1470.     s->dma_adc.ossfragshift = val & 0xffff;
  1471.     s->dma_adc.ossmaxfrags = (val >> 16) & 0xffff;
  1472.     if (s->dma_adc.ossfragshift < 4)
  1473. s->dma_adc.ossfragshift = 4;
  1474.     if (s->dma_adc.ossfragshift > 15)
  1475. s->dma_adc.ossfragshift = 15;
  1476.     if (s->dma_adc.ossmaxfrags < 4)
  1477. s->dma_adc.ossmaxfrags = 4;
  1478.     if ((ret = prog_dmabuf_adc(s)))
  1479. return ret;
  1480. }
  1481. if (file->f_mode & FMODE_WRITE) {
  1482.     stop_dac(s);
  1483.     s->dma_dac.ossfragshift = val & 0xffff;
  1484.     s->dma_dac.ossmaxfrags = (val >> 16) & 0xffff;
  1485.     if (s->dma_dac.ossfragshift < 4)
  1486. s->dma_dac.ossfragshift = 4;
  1487.     if (s->dma_dac.ossfragshift > 15)
  1488. s->dma_dac.ossfragshift = 15;
  1489.     if (s->dma_dac.ossmaxfrags < 4)
  1490. s->dma_dac.ossmaxfrags = 4;
  1491.     if ((ret = prog_dmabuf_dac(s)))
  1492. return ret;
  1493. }
  1494. return 0;
  1496.     case SNDCTL_DSP_SUBDIVIDE:
  1497. if ((file->f_mode & FMODE_READ && s->dma_adc.subdivision) ||
  1498.     (file->f_mode & FMODE_WRITE && s->dma_dac.subdivision))
  1499.     return -EINVAL;
  1500. if (get_user(val, (int *)arg))
  1501.     return -EFAULT;
  1502. if (val != 1 && val != 2 && val != 4)
  1503.     return -EINVAL;
  1504. if (file->f_mode & FMODE_READ) {
  1505.     stop_adc(s);
  1506.     s->dma_adc.subdivision = val;
  1507.     if ((ret = prog_dmabuf_adc(s)))
  1508. return ret;
  1509. }
  1510. if (file->f_mode & FMODE_WRITE) {
  1511.     stop_dac(s);
  1512.     s->dma_dac.subdivision = val;
  1513.     if ((ret = prog_dmabuf_dac(s)))
  1514. return ret;
  1515. }
  1516. return 0;
  1518.     case SOUND_PCM_READ_RATE:
  1519. return put_user((file->f_mode & FMODE_READ) ?
  1520. s->adcrate : s->dacrate, (int *)arg);
  1522.     case SOUND_PCM_READ_CHANNELS:
  1523. if (file->f_mode & FMODE_READ)
  1524.     return put_user((s->capcc & CC_SM) ? 2 : 1, (int *)arg);
  1525. else
  1526.     return put_user((s->pcc & CC_SM) ? 2 : 1, (int *)arg);
  1527.     
  1528.     case SOUND_PCM_READ_BITS:
  1529. if (file->f_mode & FMODE_READ)
  1530.     return put_user((s->capcc & CC_DF) ? 16 : 8, (int *)arg);
  1531. else
  1532.     return put_user((s->pcc & CC_DF) ? 16 : 8, (int *)arg);
  1534.     case SOUND_PCM_WRITE_FILTER:
  1535.     case SNDCTL_DSP_SETSYNCRO:
  1536.     case SOUND_PCM_READ_FILTER:
  1537. return -EINVAL;
  1538.     }
  1540.     return mixdev_ioctl(&s->codec, cmd, arg);
  1541. }
  1544. static int it8172_open(struct inode *inode, struct file *file)
  1545. {
  1546.     int minor = MINOR(inode->i_rdev);
  1547.     DECLARE_WAITQUEUE(wait, current);
  1548.     unsigned long flags;
  1549.     struct list_head *list;
  1550.     struct it8172_state *s;
  1551.     int ret;
  1552.     
  1553.     for (list = devs.next; ; list = list->next) {
  1554. if (list == &devs)
  1555.     return -ENODEV;
  1556. s = list_entry(list, struct it8172_state, devs);
  1557. if (!((s->dev_audio ^ minor) & ~0xf))
  1558.     break;
  1559.     }
  1560.     file->private_data = s;
  1561.     /* wait for device to become free */
  1562.     down(&s->open_sem);
  1563.     while (s->open_mode & file->f_mode) {
  1564. if (file->f_flags & O_NONBLOCK) {
  1565.     up(&s->open_sem);
  1566.     return -EBUSY;
  1567. }
  1568. add_wait_queue(&s->open_wait, &wait);
  1569. __set_current_state(TASK_INTERRUPTIBLE);
  1570. up(&s->open_sem);
  1571. schedule();
  1572. remove_wait_queue(&s->open_wait, &wait);
  1573. set_current_state(TASK_RUNNING);
  1574. if (signal_pending(current))
  1575.     return -ERESTARTSYS;
  1576. down(&s->open_sem);
  1577.     }
  1579.     spin_lock_irqsave(&s->lock, flags);
  1581.     if (file->f_mode & FMODE_READ) {
  1582. s->dma_adc.ossfragshift = s->dma_adc.ossmaxfrags =
  1583.     s->dma_adc.subdivision = s->dma_adc.total_bytes = 0;
  1584. s->capcc &= ~(CC_SM | CC_DF);
  1585. set_adc_rate(s, 8000);
  1586. if ((minor & 0xf) == SND_DEV_DSP16)
  1587.     s->capcc |= CC_DF;
  1588. outw(s->capcc, s->io+IT_AC_CAPCC);
  1589. if ((ret = prog_dmabuf_adc(s)))
  1590.     return ret;
  1591.     }
  1592.     if (file->f_mode & FMODE_WRITE) {
  1593. s->dma_dac.ossfragshift = s->dma_dac.ossmaxfrags =
  1594.     s->dma_dac.subdivision = s->dma_dac.total_bytes = 0;
  1595. s->pcc &= ~(CC_SM | CC_DF);
  1596. set_dac_rate(s, 8000);
  1597. if ((minor & 0xf) == SND_DEV_DSP16)
  1598.     s->pcc |= CC_DF;
  1599. outw(s->pcc, s->io+IT_AC_PCC);
  1600. if ((ret = prog_dmabuf_dac(s)))
  1601.     return ret;
  1602.     }
  1604.     spin_unlock_irqrestore(&s->lock, flags);
  1606.     s->open_mode |= file->f_mode & (FMODE_READ | FMODE_WRITE);
  1607.     up(&s->open_sem);
  1608.     return 0;
  1609. }
  1611. static int it8172_release(struct inode *inode, struct file *file)
  1612. {
  1613.     struct it8172_state *s = (struct it8172_state *)file->private_data;
  1615.     lock_kernel();
  1616.     if (file->f_mode & FMODE_WRITE)
  1617. drain_dac(s, file->f_flags & O_NONBLOCK);
  1618.     down(&s->open_sem);
  1619.     if (file->f_mode & FMODE_WRITE) {
  1620. stop_dac(s);
  1621. dealloc_dmabuf(s, &s->dma_dac);
  1622.     }
  1623.     if (file->f_mode & FMODE_READ) {
  1624. stop_adc(s);
  1625. dealloc_dmabuf(s, &s->dma_adc);
  1626.     }
  1627.     s->open_mode &= (~file->f_mode) & (FMODE_READ|FMODE_WRITE);
  1628.     up(&s->open_sem);
  1629.     wake_up(&s->open_wait);
  1630.     unlock_kernel();
  1631.     return 0;
  1632. }
  1634. static /*const*/ struct file_operations it8172_audio_fops = {
  1635.     owner: THIS_MODULE,
  1636.     llseek: it8172_llseek,
  1637.     read: it8172_read,
  1638.     write: it8172_write,
  1639.     poll: it8172_poll,
  1640.     ioctl: it8172_ioctl,
  1641.     mmap: it8172_mmap,
  1642.     open: it8172_open,
  1643.     release: it8172_release,
  1644. };
  1647. /* --------------------------------------------------------------------- */
  1650. /* --------------------------------------------------------------------- */
  1652. /*
  1653.  * for debugging purposes, we'll create a proc device that dumps the
  1654.  * CODEC chipstate
  1655.  */
  1657. #ifdef IT8172_DEBUG
  1658. static int proc_it8172_dump (char *buf, char **start, off_t fpos,
  1659.      int length, int *eof, void *data)
  1660. {
  1661.     struct it8172_state *s;
  1662.     int cnt, len = 0;
  1664.     if (list_empty(&devs))
  1665. return 0;
  1666.     s = list_entry(devs.next, struct it8172_state, devs);
  1668.     /* print out header */
  1669.     len += sprintf(buf + len, "nttIT8172 Audio Debugnn");
  1671.     // print out digital controller state
  1672.     len += sprintf (buf + len, "IT8172 Audio Controller registersn");
  1673.     len += sprintf (buf + len, "---------------------------------n");
  1674.     cnt=0;
  1675.     while (cnt < 0x72) {
  1676. if (cnt == IT_AC_PCB1STA || cnt == IT_AC_PCB2STA ||
  1677.     cnt == IT_AC_CAPB1STA || cnt == IT_AC_CAPB2STA ||
  1678.     cnt == IT_AC_PFDP) {
  1679.     len+= sprintf (buf + len, "reg %02x = %08xn",
  1680.    cnt, inl(s->io+cnt));
  1681.     cnt += 4;
  1682. } else {
  1683.     len+= sprintf (buf + len, "reg %02x = %04xn",
  1684.    cnt, inw(s->io+cnt));
  1685.     cnt += 2;
  1686. }
  1687.     }
  1688.     
  1689.     /* print out CODEC state */
  1690.     len += sprintf (buf + len, "nAC97 CODEC registersn");
  1691.     len += sprintf (buf + len, "----------------------n");
  1692.     for (cnt=0; cnt <= 0x7e; cnt = cnt +2)
  1693. len+= sprintf (buf + len, "reg %02x = %04xn",
  1694.        cnt, rdcodec(&s->codec, cnt));
  1696.     if (fpos >=len){
  1697. *start = buf;
  1698. *eof =1;
  1699. return 0;
  1700.     }
  1701.     *start = buf + fpos;
  1702.     if ((len -= fpos) > length)
  1703. return length;
  1704.     *eof =1;
  1705.     return len;
  1707. }
  1708. #endif /* IT8172_DEBUG */
  1710. /* --------------------------------------------------------------------- */
  1712. /* maximum number of devices; only used for command line params */
  1713. #define NR_DEVICE 5
  1715. static int spdif[NR_DEVICE] = { 0, };
  1717. static unsigned int devindex = 0;
  1719. MODULE_PARM(spdif, "1-" __MODULE_STRING(NR_DEVICE) "i");
  1720. MODULE_PARM_DESC(spdif, "if 1 the S/PDIF digital output is enabled");
  1722. MODULE_AUTHOR("Monta Vista Software, stevel@mvista.com");
  1723. MODULE_DESCRIPTION("IT8172 AudioPCI97 Driver");
  1724. MODULE_LICENSE("GPL");
  1726. /* --------------------------------------------------------------------- */
  1728. static int __devinit it8172_probe(struct pci_dev *pcidev,
  1729.   const struct pci_device_id *pciid)
  1730. {
  1731.     struct it8172_state *s;
  1732.     int i, val;
  1733.     unsigned short pcisr, vol;
  1734.     unsigned char legacy, imc;
  1735.     char proc_str[80];
  1736.     
  1737.     if (pcidev->irq == 0) 
  1738. return -1;
  1740.     if (!(s = kmalloc(sizeof(struct it8172_state), GFP_KERNEL))) {
  1741. printk(KERN_ERR PFX "alloc of device struct failedn");
  1742. return -1;
  1743.     }
  1745.     memset(s, 0, sizeof(struct it8172_state));
  1746.     init_waitqueue_head(&s->dma_adc.wait);
  1747.     init_waitqueue_head(&s->dma_dac.wait);
  1748.     init_waitqueue_head(&s->open_wait);
  1749.     init_MUTEX(&s->open_sem);
  1750.     spin_lock_init(&s->lock);
  1751.     s->dev = pcidev;
  1752.     s->io = pci_resource_start(pcidev, 0);
  1753.     s->irq = pcidev->irq;
  1754.     s->vendor = pcidev->vendor;
  1755.     s->device = pcidev->device;
  1756.     pci_read_config_byte(pcidev, PCI_REVISION_ID, &s->rev);
  1757.     s->codec.private_data = s;
  1758.     s->codec.id = 0;
  1759.     s->codec.codec_read = rdcodec;
  1760.     s->codec.codec_write = wrcodec;
  1761.     s->codec.codec_wait = waitcodec;
  1763.     if (!request_region(s->io, pci_resource_len(pcidev,0),
  1764. IT8172_MODULE_NAME)) {
  1765. printk(KERN_ERR PFX "io ports %#lx->%#lx in usen",
  1766. s->io, s->io + pci_resource_len(pcidev,0)-1);
  1767. goto err_region;
  1768.     }
  1769.     if (request_irq(s->irq, it8172_interrupt, SA_INTERRUPT,
  1770.     IT8172_MODULE_NAME, s)) {
  1771. printk(KERN_ERR PFX "irq %u in usen", s->irq);
  1772. goto err_irq;
  1773.     }
  1775.     printk(KERN_INFO PFX "IO at %#lx, IRQ %dn", s->io, s->irq);
  1777.     /* register devices */
  1778.     if ((s->dev_audio = register_sound_dsp(&it8172_audio_fops, -1)) < 0)
  1779. goto err_dev1;
  1780.     if ((s->codec.dev_mixer =
  1781.  register_sound_mixer(&it8172_mixer_fops, -1)) < 0)
  1782. goto err_dev2;
  1784. #ifdef IT8172_DEBUG
  1785.     /* intialize the debug proc device */
  1786.     s->ps = create_proc_read_entry(IT8172_MODULE_NAME, 0, NULL,
  1787.    proc_it8172_dump, NULL);
  1788. #endif /* IT8172_DEBUG */
  1790.     /*
  1791.      * Reset the Audio device using the IT8172 PCI Reset register. This
  1792.      * creates an audible double click on a speaker connected to Line-out.
  1793.      */
  1794.     IT_IO_READ16(IT_PM_PCISR, pcisr);
  1795.     pcisr |= IT_PM_PCISR_ACSR;
  1796.     IT_IO_WRITE16(IT_PM_PCISR, pcisr);
  1797.     /* wait up to 100msec for reset to complete */
  1798.     for (i=0; pcisr & IT_PM_PCISR_ACSR; i++) {
  1799. it8172_delay(10);
  1800. if (i == 10)
  1801.     break;
  1802. IT_IO_READ16(IT_PM_PCISR, pcisr);
  1803.     }
  1804.     if (i == 10) {
  1805. printk(KERN_ERR PFX "chip reset timeout!n");
  1806. goto err_dev3;
  1807.     }
  1808.     
  1809.     /* enable pci io and bus mastering */
  1810.     if (pci_enable_device(pcidev))
  1811. goto err_dev3;
  1812.     pci_set_master(pcidev);
  1814.     /* get out of legacy mode */
  1815.     pci_read_config_byte (pcidev, 0x40, &legacy);
  1816.     pci_write_config_byte (pcidev, 0x40, legacy & ~1);
  1817.     
  1818.     s->spdif_volume = -1;
  1819.     /* check to see if s/pdif mode is being requested */
  1820.     if (spdif[devindex]) {
  1821. printk(KERN_INFO PFX "enabling S/PDIF outputn");
  1822. s->spdif_volume = 0;
  1823. outb(GC_SOE, s->io+IT_AC_GC);
  1824.     } else {
  1825. printk(KERN_INFO PFX "disabling S/PDIF outputn");
  1826. outb(0, s->io+IT_AC_GC);
  1827.     }
  1828.     
  1829.     /* cold reset the AC97 */
  1830.     outw(CODECC_CR, s->io+IT_AC_CODECC);
  1831.     udelay(1000);
  1832.     outw(0, s->io+IT_AC_CODECC);
  1833.     /* need to delay around 500msec(bleech) to give
  1834.        some CODECs enough time to wakeup */
  1835.     it8172_delay(500);
  1836.     
  1837.     /* AC97 warm reset to start the bitclk */
  1838.     outw(CODECC_WR, s->io+IT_AC_CODECC);
  1839.     udelay(1000);
  1840.     outw(0, s->io+IT_AC_CODECC);
  1841.     
  1842.     /* codec init */
  1843.     if (!ac97_probe_codec(&s->codec))
  1844. goto err_dev3;
  1846.     /* Enable Volume button interrupts */
  1847.     imc = inb(s->io+IT_AC_IMC);
  1848.     outb(imc & ~IMC_VCIM, s->io+IT_AC_IMC);
  1850.     /* Un-mute PCM and FM out on the controller */
  1851.     vol = inw(s->io+IT_AC_PCMOV);
  1852.     outw(vol & ~PCMOV_PCMOM, s->io+IT_AC_PCMOV);
  1853.     vol = inw(s->io+IT_AC_FMOV);
  1854.     outw(vol & ~FMOV_FMOM, s->io+IT_AC_FMOV);
  1856.     /* set channel defaults to 8-bit, mono, 8 Khz */
  1857.     s->pcc = 0;
  1858.     s->capcc = 0;
  1859.     set_dac_rate(s, 8000);
  1860.     set_adc_rate(s, 8000);
  1862.     /* set mic to be the recording source */
  1863.     val = SOUND_MASK_MIC;
  1864.     mixdev_ioctl(&s->codec, SOUND_MIXER_WRITE_RECSRC, (unsigned long)&val);
  1866.     /* mute master and PCM when in S/PDIF mode */
  1867.     if (s->spdif_volume != -1) {
  1868. val = 0x0000;
  1869. mixdev_ioctl(&s->codec, SOUND_MIXER_WRITE_VOLUME,
  1870.      (unsigned long)&val);
  1871. mixdev_ioctl(&s->codec, SOUND_MIXER_WRITE_PCM,
  1872.      (unsigned long)&val);
  1873.     }
  1874.     
  1875. #ifdef IT8172_DEBUG
  1876.     sprintf(proc_str, "driver/%s/%d/ac97", IT8172_MODULE_NAME, s->codec.id);
  1877.     s->ac97_ps = create_proc_read_entry (proc_str, 0, NULL,
  1878.  ac97_read_proc, &s->codec);
  1879. #endif
  1880.     
  1881.     /* store it in the driver field */
  1882.     pci_set_drvdata(pcidev, s);
  1883.     pcidev->dma_mask = 0xffffffff;
  1884.     /* put it into driver list */
  1885.     list_add_tail(&s->devs, &devs);
  1886.     /* increment devindex */
  1887.     if (devindex < NR_DEVICE-1)
  1888. devindex++;
  1889.     return 0;
  1891.  err_dev3:
  1892.     unregister_sound_mixer(s->codec.dev_mixer);
  1893.  err_dev2:
  1894.     unregister_sound_dsp(s->dev_audio);
  1895.  err_dev1:
  1896.     printk(KERN_ERR PFX "cannot register misc devicen");
  1897.     free_irq(s->irq, s);
  1898.  err_irq:
  1899.     release_region(s->io, pci_resource_len(pcidev,0));
  1900.  err_region:
  1901.     kfree(s);
  1902.     return -1;
  1903. }
  1905. static void __devinit it8172_remove(struct pci_dev *dev)
  1906. {
  1907.     struct it8172_state *s = pci_get_drvdata(dev);
  1909.     if (!s)
  1910. return;
  1911.     list_del(&s->devs);
  1912. #ifdef IT8172_DEBUG
  1913.     if (s->ps)
  1914. remove_proc_entry(IT8172_MODULE_NAME, NULL);
  1915. #endif /* IT8172_DEBUG */
  1916.     synchronize_irq();
  1917.     free_irq(s->irq, s);
  1918.     release_region(s->io, pci_resource_len(dev,0));
  1919.     unregister_sound_dsp(s->dev_audio);
  1920.     unregister_sound_mixer(s->codec.dev_mixer);
  1921.     kfree(s);
  1922.     pci_set_drvdata(dev, NULL);
  1923. }
  1927. static struct pci_device_id id_table[] __devinitdata = {
  1928.     { PCI_VENDOR_ID_ITE, PCI_DEVICE_ID_ITE_IT8172G_AUDIO, PCI_ANY_ID,
  1929.       PCI_ANY_ID, 0, 0 },
  1930.     { 0, }
  1931. };
  1933. MODULE_DEVICE_TABLE(pci, id_table);
  1935. static struct pci_driver it8172_driver = {
  1936.     name: IT8172_MODULE_NAME,
  1937.     id_table: id_table,
  1938.     probe: it8172_probe,
  1939.     remove: it8172_remove
  1940. };
  1942. static int __init init_it8172(void)
  1943. {
  1944.     if (!pci_present())   /* No PCI bus in this machine! */
  1945. return -ENODEV;
  1946.     printk("version v0.26 time " __TIME__ " " __DATE__ "n");
  1947.     return pci_module_init(&it8172_driver);
  1948. }
  1950. static void __exit cleanup_it8172(void)
  1951. {
  1952.     printk(KERN_INFO PFX "unloadingn");
  1953.     pci_unregister_driver(&it8172_driver);
  1954. }
  1956. module_init(init_it8172);
  1957. module_exit(cleanup_it8172);