开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
meye.h
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：12k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

meye.h：源码内容
  1. /* 
  2.  * Motion Eye video4linux driver for Sony Vaio PictureBook
  3.  *
  4.  * Copyright (C) 2001 Stelian Pop <stelian.pop@fr.alcove.com>, Alc魐e
  5.  *
  6.  * Copyright (C) 2000 Andrew Tridgell <tridge@valinux.com>
  7.  *
  8.  * Earlier work by Werner Almesberger, Paul `Rusty' Russell and Paul Mackerras.
  9.  * 
  10.  * Some parts borrowed from various video4linux drivers, especially
  11.  * bttv-driver.c and zoran.c, see original files for credits.
  12.  * 
  13.  * This program is free software; you can redistribute it and/or modify
  14.  * it under the terms of the GNU General Public License as published by
  15.  * the Free Software Foundation; either version 2 of the License, or
  16.  * (at your option) any later version.
  17.  * 
  18.  * This program is distributed in the hope that it will be useful,
  19.  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  20.  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  21.  * GNU General Public License for more details.
  22.  * 
  23.  * You should have received a copy of the GNU General Public License
  24.  * along with this program; if not, write to the Free Software
  25.  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  26.  */
  28. #ifndef _MEYE_PRIV_H_
  29. #define _MEYE_PRIV_H_
  31. #define MEYE_DRIVER_MAJORVERSION 1
  32. #define MEYE_DRIVER_MINORVERSION 1
  34. /****************************************************************************/
  35. /* Motion JPEG chip registers                                               */
  36. /****************************************************************************/
  38. /* Motion JPEG chip PCI configuration registers */
  39. #define MCHIP_PCI_POWER_CSR 0x54
  40. #define MCHIP_PCI_MCORE_STATUS 0x60 /* see HIC_STATUS   */
  41. #define MCHIP_PCI_HOSTUSEREQ_SET 0x64
  42. #define MCHIP_PCI_HOSTUSEREQ_CLR 0x68
  43. #define MCHIP_PCI_LOWPOWER_SET 0x6c
  44. #define MCHIP_PCI_LOWPOWER_CLR 0x70
  45. #define MCHIP_PCI_SOFTRESET_SET 0x74
  47. /* Motion JPEG chip memory mapped registers */
  48. #define MCHIP_MM_REGS 0x200 /* 512 bytes        */
  49. #define MCHIP_REG_TIMEOUT 1000 /* reg access, ~us  */
  50. #define MCHIP_MCC_VRJ_TIMEOUT 1000 /* MCC & VRJ access */
  52. #define MCHIP_MM_PCI_MODE 0x00 /* PCI access mode */
  53. #define MCHIP_MM_PCI_MODE_RETRY 0x00000001 /* retry mode */
  54. #define MCHIP_MM_PCI_MODE_MASTER 0x00000002 /* master access */
  55. #define MCHIP_MM_PCI_MODE_READ_LINE 0x00000004 /* read line */
  57. #define MCHIP_MM_INTA 0x04 /* Int status/mask */
  58. #define MCHIP_MM_INTA_MCC 0x00000001 /* MCC interrupt */
  59. #define MCHIP_MM_INTA_VRJ 0x00000002 /* VRJ interrupt */
  60. #define MCHIP_MM_INTA_HIC_1 0x00000004 /* one frame done */
  61. #define MCHIP_MM_INTA_HIC_1_MASK 0x00000400 /* 1: enable */
  62. #define MCHIP_MM_INTA_HIC_END 0x00000008 /* all frames done */
  63. #define MCHIP_MM_INTA_HIC_END_MASK 0x00000800
  64. #define MCHIP_MM_INTA_JPEG 0x00000010 /* decompress. error */
  65. #define MCHIP_MM_INTA_JPEG_MASK 0x00001000
  66. #define MCHIP_MM_INTA_CAPTURE 0x00000020 /* capture end */
  67. #define MCHIP_MM_INTA_PCI_ERR 0x00000040 /* PCI error */
  68. #define MCHIP_MM_INTA_PCI_ERR_MASK 0x00004000
  70. #define MCHIP_MM_PT_ADDR 0x08 /* page table address */
  71. /* n*4kB */
  72. #define MCHIP_NB_PAGES 1024 /* pages for display */
  73. #define MCHIP_NB_PAGES_MJPEG 256 /* pages for mjpeg */
  75. #define MCHIP_MM_FIR(n) (0x0c+(n)*4) /* Frame info 0-3 */
  76. #define MCHIP_MM_FIR_RDY 0x00000001 /* frame ready */
  77. #define MCHIP_MM_FIR_FAILFR_MASK 0xf8000000 /* # of failed frames */
  78. #define MCHIP_MM_FIR_FAILFR_SHIFT 27
  80. /* continuous comp/decomp mode */
  81. #define MCHIP_MM_FIR_C_ENDL_MASK 0x000007fe /* end DW [10] */
  82. #define MCHIP_MM_FIR_C_ENDL_SHIFT 1
  83. #define MCHIP_MM_FIR_C_ENDP_MASK 0x0007f800 /* end page [8] */
  84. #define MCHIP_MM_FIR_C_ENDP_SHIFT 11
  85. #define MCHIP_MM_FIR_C_STARTP_MASK 0x07f80000 /* start page [8] */
  86. #define MCHIP_MM_FIR_C_STARTP_SHIFT 19
  88. /* continuous picture output mode */
  89. #define MCHIP_MM_FIR_O_STARTP_MASK 0x7ffe0000 /* start page [10] */
  90. #define MCHIP_MM_FIR_O_STARTP_SHIFT 17
  92. #define MCHIP_MM_FIFO_DATA 0x1c /* PCI TGT FIFO data */
  93. #define MCHIP_MM_FIFO_STATUS 0x20 /* PCI TGT FIFO stat */
  94. #define MCHIP_MM_FIFO_MASK 0x00000003
  95. #define MCHIP_MM_FIFO_WAIT_OR_READY 0x00000002      /* Bits common to WAIT & READY*/
  96. #define MCHIP_MM_FIFO_IDLE 0x0 /* HIC idle */
  97. #define MCHIP_MM_FIFO_IDLE1 0x1 /* idem ??? */
  98. #define MCHIP_MM_FIFO_WAIT 0x2 /* wait request */
  99. #define MCHIP_MM_FIFO_READY 0x3 /* data ready */
  101. #define MCHIP_HIC_HOST_USEREQ 0x40 /* host uses MCORE */
  103. #define MCHIP_HIC_TP_BUSY 0x44 /* taking picture */
  105. #define MCHIP_HIC_PIC_SAVED 0x48 /* pic in SDRAM */
  107. #define MCHIP_HIC_LOWPOWER 0x4c /* clock stopped */
  109. #define MCHIP_HIC_CTL 0x50 /* HIC control */
  110. #define MCHIP_HIC_CTL_SOFT_RESET 0x00000001 /* MCORE reset */
  111. #define MCHIP_HIC_CTL_MCORE_RDY 0x00000002 /* MCORE ready */
  113. #define MCHIP_HIC_CMD 0x54 /* HIC command */
  114. #define MCHIP_HIC_CMD_BITS 0x00000003      /* cmd width=[1:0]*/
  115. #define MCHIP_HIC_CMD_NOOP 0x0
  116. #define MCHIP_HIC_CMD_START 0x1
  117. #define MCHIP_HIC_CMD_STOP 0x2
  119. #define MCHIP_HIC_MODE 0x58
  120. #define MCHIP_HIC_MODE_NOOP 0x0
  121. #define MCHIP_HIC_MODE_STILL_CAP 0x1 /* still pic capt */
  122. #define MCHIP_HIC_MODE_DISPLAY 0x2 /* display */
  123. #define MCHIP_HIC_MODE_STILL_COMP 0x3 /* still pic comp. */
  124. #define MCHIP_HIC_MODE_STILL_DECOMP 0x4 /* still pic decomp. */
  125. #define MCHIP_HIC_MODE_CONT_COMP 0x5 /* cont capt+comp */
  126. #define MCHIP_HIC_MODE_CONT_DECOMP 0x6 /* cont decomp+disp */
  127. #define MCHIP_HIC_MODE_STILL_OUT 0x7 /* still pic output */
  128. #define MCHIP_HIC_MODE_CONT_OUT 0x8 /* cont output */
  130. #define MCHIP_HIC_STATUS 0x5c
  131. #define MCHIP_HIC_STATUS_MCC_RDY 0x00000001 /* MCC reg acc ok */
  132. #define MCHIP_HIC_STATUS_VRJ_RDY 0x00000002 /* VRJ reg acc ok */
  133. #define MCHIP_HIC_STATUS_IDLE           0x00000003
  134. #define MCHIP_HIC_STATUS_CAPDIS 0x00000004 /* cap/disp in prog */
  135. #define MCHIP_HIC_STATUS_COMPDEC 0x00000008 /* (de)comp in prog */
  136. #define MCHIP_HIC_STATUS_BUSY 0x00000010 /* HIC busy */
  138. #define MCHIP_HIC_S_RATE 0x60 /* MJPEG # frames */
  140. #define MCHIP_HIC_PCI_VFMT 0x64 /* video format */
  141. #define MCHIP_HIC_PCI_VFMT_YVYU 0x00000001 /* 0: V Y' U Y */
  142. /* 1: Y' V Y U */
  144. #define MCHIP_MCC_CMD 0x80 /* MCC commands */
  145. #define MCHIP_MCC_CMD_INITIAL 0x0 /* idle ? */
  146. #define MCHIP_MCC_CMD_IIC_START_SET 0x1
  147. #define MCHIP_MCC_CMD_IIC_END_SET 0x2
  148. #define MCHIP_MCC_CMD_FM_WRITE 0x3 /* frame memory */
  149. #define MCHIP_MCC_CMD_FM_READ 0x4
  150. #define MCHIP_MCC_CMD_FM_STOP 0x5
  151. #define MCHIP_MCC_CMD_CAPTURE 0x6
  152. #define MCHIP_MCC_CMD_DISPLAY 0x7
  153. #define MCHIP_MCC_CMD_END_DISP 0x8
  154. #define MCHIP_MCC_CMD_STILL_COMP 0x9
  155. #define MCHIP_MCC_CMD_STILL_DECOMP 0xa
  156. #define MCHIP_MCC_CMD_STILL_OUTPUT 0xb
  157. #define MCHIP_MCC_CMD_CONT_OUTPUT 0xc
  158. #define MCHIP_MCC_CMD_CONT_COMP 0xd
  159. #define MCHIP_MCC_CMD_CONT_DECOMP 0xe
  160. #define MCHIP_MCC_CMD_RESET 0xf /* MCC reset */
  162. #define MCHIP_MCC_IIC_WR 0x84
  164. #define MCHIP_MCC_MCC_WR 0x88
  166. #define MCHIP_MCC_MCC_RD 0x8c
  168. #define MCHIP_MCC_STATUS 0x90
  169. #define MCHIP_MCC_STATUS_CAPT 0x00000001 /* capturing */
  170. #define MCHIP_MCC_STATUS_DISP 0x00000002 /* displaying */
  171. #define MCHIP_MCC_STATUS_COMP 0x00000004 /* compressing */
  172. #define MCHIP_MCC_STATUS_DECOMP 0x00000008 /* decompressing */
  173. #define MCHIP_MCC_STATUS_MCC_WR 0x00000010 /* register ready */
  174. #define MCHIP_MCC_STATUS_MCC_RD 0x00000020 /* register ready */
  175. #define MCHIP_MCC_STATUS_IIC_WR 0x00000040 /* register ready */
  176. #define MCHIP_MCC_STATUS_OUTPUT 0x00000080 /* output in prog */
  178. #define MCHIP_MCC_SIG_POLARITY 0x94
  179. #define MCHIP_MCC_SIG_POL_VS_H 0x00000001 /* VS active-high */
  180. #define MCHIP_MCC_SIG_POL_HS_H 0x00000002 /* HS active-high */
  181. #define MCHIP_MCC_SIG_POL_DOE_H 0x00000004 /* DOE active-high */
  183. #define MCHIP_MCC_IRQ 0x98
  184. #define MCHIP_MCC_IRQ_CAPDIS_STRT 0x00000001 /* cap/disp started */
  185. #define MCHIP_MCC_IRQ_CAPDIS_STRT_MASK 0x00000010
  186. #define MCHIP_MCC_IRQ_CAPDIS_END 0x00000002 /* cap/disp ended */
  187. #define MCHIP_MCC_IRQ_CAPDIS_END_MASK 0x00000020
  188. #define MCHIP_MCC_IRQ_COMPDEC_STRT 0x00000004 /* (de)comp started */
  189. #define MCHIP_MCC_IRQ_COMPDEC_STRT_MASK 0x00000040
  190. #define MCHIP_MCC_IRQ_COMPDEC_END 0x00000008 /* (de)comp ended */
  191. #define MCHIP_MCC_IRQ_COMPDEC_END_MASK 0x00000080
  193. #define MCHIP_MCC_HSTART 0x9c /* video in */
  194. #define MCHIP_MCC_VSTART 0xa0
  195. #define MCHIP_MCC_HCOUNT 0xa4
  196. #define MCHIP_MCC_VCOUNT 0xa8
  197. #define MCHIP_MCC_R_XBASE 0xac /* capt/disp */
  198. #define MCHIP_MCC_R_YBASE 0xb0
  199. #define MCHIP_MCC_R_XRANGE 0xb4
  200. #define MCHIP_MCC_R_YRANGE 0xb8
  201. #define MCHIP_MCC_B_XBASE 0xbc /* comp/decomp */
  202. #define MCHIP_MCC_B_YBASE 0xc0
  203. #define MCHIP_MCC_B_XRANGE 0xc4
  204. #define MCHIP_MCC_B_YRANGE 0xc8
  206. #define MCHIP_MCC_R_SAMPLING 0xcc /* 1: 1:4 */
  208. #define MCHIP_VRJ_CMD 0x100 /* VRJ commands */
  210. /* VRJ registers (see table 12.2.4) */
  211. #define MCHIP_VRJ_COMPRESSED_DATA 0x1b0
  212. #define MCHIP_VRJ_PIXEL_DATA 0x1b8
  214. #define MCHIP_VRJ_BUS_MODE 0x100
  215. #define MCHIP_VRJ_SIGNAL_ACTIVE_LEVEL 0x108
  216. #define MCHIP_VRJ_PDAT_USE 0x110
  217. #define MCHIP_VRJ_MODE_SPECIFY 0x118
  218. #define MCHIP_VRJ_LIMIT_COMPRESSED_LO 0x120
  219. #define MCHIP_VRJ_LIMIT_COMPRESSED_HI 0x124
  220. #define MCHIP_VRJ_COMP_DATA_FORMAT 0x128
  221. #define MCHIP_VRJ_TABLE_DATA 0x140
  222. #define MCHIP_VRJ_RESTART_INTERVAL 0x148
  223. #define MCHIP_VRJ_NUM_LINES 0x150
  224. #define MCHIP_VRJ_NUM_PIXELS 0x158
  225. #define MCHIP_VRJ_NUM_COMPONENTS 0x160
  226. #define MCHIP_VRJ_SOF1 0x168
  227. #define MCHIP_VRJ_SOF2 0x170
  228. #define MCHIP_VRJ_SOF3 0x178
  229. #define MCHIP_VRJ_SOF4 0x180
  230. #define MCHIP_VRJ_SOS 0x188
  231. #define MCHIP_VRJ_SOFT_RESET 0x190
  233. #define MCHIP_VRJ_STATUS 0x1c0
  234. #define MCHIP_VRJ_STATUS_BUSY 0x00001
  235. #define MCHIP_VRJ_STATUS_COMP_ACCESS 0x00002
  236. #define MCHIP_VRJ_STATUS_PIXEL_ACCESS 0x00004
  237. #define MCHIP_VRJ_STATUS_ERROR 0x00008
  239. #define MCHIP_VRJ_IRQ_FLAG 0x1c8
  240. #define MCHIP_VRJ_ERROR_REPORT 0x1d8
  242. #define MCHIP_VRJ_START_COMMAND 0x1a0
  244. /****************************************************************************/
  245. /* Driver definitions.                                                      */
  246. /****************************************************************************/
  248. /* Sony Programmable I/O Controller for accessing the camera commands */
  249. #include <linux/sonypi.h>
  251. /* private API definitions */
  252. #include <linux/meye.h>
  254. /* Enable jpg software correction */
  255. #define MEYE_JPEG_CORRECTION 1
  257. /* Maximum size of a buffer */
  258. #define MEYE_MAX_BUFSIZE 614400 /* 640 * 480 * 2 */
  260. /* Maximum number of buffers */
  261. #define MEYE_MAX_BUFNBRS 32
  263. /* State of a buffer */
  264. #define MEYE_BUF_UNUSED 0 /* not used */
  265. #define MEYE_BUF_USING 1 /* currently grabbing / playing */
  266. #define MEYE_BUF_DONE 2 /* done */
  268. /* grab buffer */
  269. struct meye_grab_buffer {
  270. int state; /* state of buffer */
  271. unsigned long size; /* size of jpg frame */
  272. };
  274. /* queues containing the buffer indices */
  275. #define MEYE_QUEUE_SIZE MEYE_MAX_BUFNBRS
  276. struct meye_queue {
  277. unsigned int head; /* queue head */
  278. unsigned int tail; /* queue tail */
  279. unsigned int len; /* queue length */
  280. spinlock_t s_lock; /* spinlock protecting the queue */
  281. wait_queue_head_t proc_list; /* wait queue */
  282. int buf[MEYE_QUEUE_SIZE]; /* queue contents */
  283. };
  285. /* Motion Eye device structure */
  286. struct meye {
  288. /* mchip related */
  289. struct pci_dev *mchip_dev; /* pci device */
  290. u8 mchip_irq; /* irq */
  291. u8 mchip_mode; /* actual mchip mode: HIC_MODE... */
  292. u8 mchip_fnum; /* current mchip frame number */
  294. unsigned char *mchip_mmregs; /* mchip: memory mapped registers */
  295. unsigned char *mchip_fbuffer; /* mchip: framebuffer */
  296. u32 mchip_ptaddr; /* mchip: pointer to framebuffer */
  298. unsigned char *grab_fbuffer; /* capture framebuffer */
  299. /* list of buffers */
  300. struct meye_grab_buffer grab_buffer[MEYE_MAX_BUFNBRS];
  302. /* other */
  303. unsigned int open_count; /* open() count */
  304. struct semaphore lock; /* semaphore for open/mmap... */
  306. struct meye_queue grabq; /* queue for buffers to be grabbed */
  308. struct video_device video_dev; /* video device parameters */
  309. struct video_picture picture; /* video picture parameters */
  310. struct meye_params params; /* additional parameters */
  311. };
  313. #endif