开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
sunbmac.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：33k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

sunbmac.c：源码内容
  1. /* $Id: sunbmac.c,v 1.28 2001/10/21 06:35:29 davem Exp $
  2.  * sunbmac.c: Driver for Sparc BigMAC 100baseT ethernet adapters.
  3.  *
  4.  * Copyright (C) 1997, 1998, 1999 David S. Miller (davem@redhat.com)
  5.  */
  7. #include <linux/module.h>
  9. #include <linux/kernel.h>
  10. #include <linux/sched.h>
  11. #include <linux/types.h>
  12. #include <linux/fcntl.h>
  13. #include <linux/interrupt.h>
  14. #include <linux/ptrace.h>
  15. #include <linux/ioport.h>
  16. #include <linux/in.h>
  17. #include <linux/slab.h>
  18. #include <linux/string.h>
  19. #include <linux/delay.h>
  20. #include <linux/init.h>
  21. #include <asm/system.h>
  22. #include <asm/bitops.h>
  23. #include <asm/io.h>
  24. #include <asm/dma.h>
  25. #include <linux/errno.h>
  26. #include <asm/byteorder.h>
  28. #include <asm/idprom.h>
  29. #include <asm/sbus.h>
  30. #include <asm/openprom.h>
  31. #include <asm/oplib.h>
  32. #include <asm/auxio.h>
  33. #include <asm/pgtable.h>
  35. #include <linux/netdevice.h>
  36. #include <linux/etherdevice.h>
  37. #include <linux/skbuff.h>
  39. #include "sunbmac.h"
  41. static char version[] __initdata =
  42.         "sunbmac.c:v1.9 11/Sep/99 David S. Miller (davem@redhat.com)n";
  44. #undef DEBUG_PROBE
  45. #undef DEBUG_TX
  46. #undef DEBUG_IRQ
  48. #ifdef DEBUG_PROBE
  49. #define DP(x)  printk x
  50. #else
  51. #define DP(x)
  52. #endif
  54. #ifdef DEBUG_TX
  55. #define DTX(x)  printk x
  56. #else
  57. #define DTX(x)
  58. #endif
  60. #ifdef DEBUG_IRQ
  61. #define DIRQ(x)  printk x
  62. #else
  63. #define DIRQ(x)
  64. #endif
  66. static struct bigmac *root_bigmac_dev;
  68. #define DEFAULT_JAMSIZE    4 /* Toe jam */
  70. #define QEC_RESET_TRIES 200
  72. static int qec_global_reset(unsigned long gregs)
  73. {
  74. int tries = QEC_RESET_TRIES;
  76. sbus_writel(GLOB_CTRL_RESET, gregs + GLOB_CTRL);
  77. while (--tries) {
  78. if (sbus_readl(gregs + GLOB_CTRL) & GLOB_CTRL_RESET) {
  79. udelay(20);
  80. continue;
  81. }
  82. break;
  83. }
  84. if (tries)
  85. return 0;
  86. printk(KERN_ERR "BigMAC: Cannot reset the QEC.n");
  87. return -1;
  88. }
  90. static void qec_init(struct bigmac *bp)
  91. {
  92. unsigned long gregs = bp->gregs;
  93. struct sbus_dev *qec_sdev = bp->qec_sdev;
  94. u8 bsizes = bp->bigmac_bursts;
  95. u32 regval;
  97. /* 64byte bursts do not work at the moment, do
  98.  * not even try to enable them.  -DaveM
  99.  */
  100. if (bsizes & DMA_BURST32)
  101. regval = GLOB_CTRL_B32;
  102. else
  103. regval = GLOB_CTRL_B16;
  104. sbus_writel(regval | GLOB_CTRL_BMODE, gregs + GLOB_CTRL);
  105. sbus_writel(GLOB_PSIZE_2048, gregs + GLOB_PSIZE);
  107. /* All of memsize is given to bigmac. */
  108. sbus_writel(qec_sdev->reg_addrs[1].reg_size,
  109.     gregs + GLOB_MSIZE);
  111. /* Half to the transmitter, half to the receiver. */
  112. sbus_writel(qec_sdev->reg_addrs[1].reg_size >> 1,
  113.     gregs + GLOB_TSIZE);
  114. sbus_writel(qec_sdev->reg_addrs[1].reg_size >> 1,
  115.     gregs + GLOB_RSIZE);
  116. }
  118. #define TX_RESET_TRIES     32
  119. #define RX_RESET_TRIES     32
  121. static void bigmac_tx_reset(unsigned long bregs)
  122. {
  123. int tries = TX_RESET_TRIES;
  125. sbus_writel(0, bregs + BMAC_TXCFG);
  127. /* The fifo threshold bit is read-only and does
  128.  * not clear.  -DaveM
  129.  */
  130. while ((sbus_readl(bregs + BMAC_TXCFG) & ~(BIGMAC_TXCFG_FIFO)) != 0 &&
  131.        --tries != 0)
  132. udelay(20);
  134. if (!tries) {
  135. printk(KERN_ERR "BIGMAC: Transmitter will not reset.n");
  136. printk(KERN_ERR "BIGMAC: tx_cfg is %08xn",
  137.        sbus_readl(bregs + BMAC_TXCFG));
  138. }
  139. }
  141. static void bigmac_rx_reset(unsigned long bregs)
  142. {
  143. int tries = RX_RESET_TRIES;
  145. sbus_writel(0, bregs + BMAC_RXCFG);
  146. while (sbus_readl(bregs + BMAC_RXCFG) && --tries)
  147. udelay(20);
  149. if (!tries) {
  150. printk(KERN_ERR "BIGMAC: Receiver will not reset.n");
  151. printk(KERN_ERR "BIGMAC: rx_cfg is %08xn",
  152.        sbus_readl(bregs + BMAC_RXCFG));
  153. }
  154. }
  156. /* Reset the transmitter and receiver. */
  157. static void bigmac_stop(struct bigmac *bp)
  158. {
  159. bigmac_tx_reset(bp->bregs);
  160. bigmac_rx_reset(bp->bregs);
  161. }
  163. static void bigmac_get_counters(struct bigmac *bp, unsigned long bregs)
  164. {
  165. struct net_device_stats *stats = &bp->enet_stats;
  167. stats->rx_crc_errors += sbus_readl(bregs + BMAC_RCRCECTR);
  168. sbus_writel(0, bregs + BMAC_RCRCECTR);
  170. stats->rx_frame_errors += sbus_readl(bregs + BMAC_UNALECTR);
  171. sbus_writel(0, bregs + BMAC_UNALECTR);
  173. stats->rx_length_errors += sbus_readl(bregs + BMAC_GLECTR);
  174. sbus_writel(0, bregs + BMAC_GLECTR);
  176. stats->tx_aborted_errors += sbus_readl(bregs + BMAC_EXCTR);
  178. stats->collisions +=
  179. (sbus_readl(bregs + BMAC_EXCTR) +
  180.  sbus_readl(bregs + BMAC_LTCTR));
  181. sbus_writel(0, bregs + BMAC_EXCTR);
  182. sbus_writel(0, bregs + BMAC_LTCTR);
  183. }
  185. static void bigmac_clean_rings(struct bigmac *bp)
  186. {
  187. int i;
  189. for (i = 0; i < RX_RING_SIZE; i++) {
  190. if (bp->rx_skbs[i] != NULL) {
  191. dev_kfree_skb_any(bp->rx_skbs[i]);
  192. bp->rx_skbs[i] = NULL;
  193. }
  194. }
  196. for (i = 0; i < TX_RING_SIZE; i++) {
  197. if (bp->tx_skbs[i] != NULL) {
  198. dev_kfree_skb_any(bp->tx_skbs[i]);
  199. bp->tx_skbs[i] = NULL;
  200. }
  201. }
  202. }
  204. static void bigmac_init_rings(struct bigmac *bp, int from_irq)
  205. {
  206. struct bmac_init_block *bb = bp->bmac_block;
  207. struct net_device *dev = bp->dev;
  208. int i, gfp_flags = GFP_KERNEL;
  210. if (from_irq || in_interrupt())
  211. gfp_flags = GFP_ATOMIC;
  213. bp->rx_new = bp->rx_old = bp->tx_new = bp->tx_old = 0;
  215. /* Free any skippy bufs left around in the rings. */
  216. bigmac_clean_rings(bp);
  218. /* Now get new skbufs for the receive ring. */
  219. for (i = 0; i < RX_RING_SIZE; i++) {
  220. struct sk_buff *skb;
  222. skb = big_mac_alloc_skb(RX_BUF_ALLOC_SIZE, gfp_flags);
  223. if (!skb)
  224. continue;
  226. bp->rx_skbs[i] = skb;
  227. skb->dev = dev;
  229. /* Because we reserve afterwards. */
  230. skb_put(skb, ETH_FRAME_LEN);
  231. skb_reserve(skb, 34);
  233. bb->be_rxd[i].rx_addr =
  234. sbus_map_single(bp->bigmac_sdev, skb->data,
  235. RX_BUF_ALLOC_SIZE - 34,
  236. SBUS_DMA_FROMDEVICE);
  237. bb->be_rxd[i].rx_flags =
  238. (RXD_OWN | ((RX_BUF_ALLOC_SIZE - 34) & RXD_LENGTH));
  239. }
  241. for (i = 0; i < TX_RING_SIZE; i++)
  242. bb->be_txd[i].tx_flags = bb->be_txd[i].tx_addr = 0;
  243. }
  245. #define MGMT_CLKON  (MGMT_PAL_INT_MDIO|MGMT_PAL_EXT_MDIO|MGMT_PAL_OENAB|MGMT_PAL_DCLOCK)
  246. #define MGMT_CLKOFF (MGMT_PAL_INT_MDIO|MGMT_PAL_EXT_MDIO|MGMT_PAL_OENAB)
  248. static void idle_transceiver(unsigned long tregs)
  249. {
  250. int i = 20;
  252. while (i--) {
  253. sbus_writel(MGMT_CLKOFF, tregs + TCVR_MPAL);
  254. sbus_readl(tregs + TCVR_MPAL);
  255. sbus_writel(MGMT_CLKON, tregs + TCVR_MPAL);
  256. sbus_readl(tregs + TCVR_MPAL);
  257. }
  258. }
  260. static void write_tcvr_bit(struct bigmac *bp, unsigned long tregs, int bit)
  261. {
  262. if (bp->tcvr_type == internal) {
  263. bit = (bit & 1) << 3;
  264. sbus_writel(bit | (MGMT_PAL_OENAB | MGMT_PAL_EXT_MDIO),
  265.     tregs + TCVR_MPAL);
  266. sbus_readl(tregs + TCVR_MPAL);
  267. sbus_writel(bit | MGMT_PAL_OENAB | MGMT_PAL_EXT_MDIO | MGMT_PAL_DCLOCK,
  268.     tregs + TCVR_MPAL);
  269. sbus_readl(tregs + TCVR_MPAL);
  270. } else if (bp->tcvr_type == external) {
  271. bit = (bit & 1) << 2;
  272. sbus_writel(bit | MGMT_PAL_INT_MDIO | MGMT_PAL_OENAB,
  273.     tregs + TCVR_MPAL);
  274. sbus_readl(tregs + TCVR_MPAL);
  275. sbus_writel(bit | MGMT_PAL_INT_MDIO | MGMT_PAL_OENAB | MGMT_PAL_DCLOCK,
  276.     tregs + TCVR_MPAL);
  277. sbus_readl(tregs + TCVR_MPAL);
  278. } else {
  279. printk(KERN_ERR "write_tcvr_bit: No transceiver type known!n");
  280. }
  281. }
  283. static int read_tcvr_bit(struct bigmac *bp, unsigned long tregs)
  284. {
  285. int retval = 0;
  287. if (bp->tcvr_type == internal) {
  288. sbus_writel(MGMT_PAL_EXT_MDIO, tregs + TCVR_MPAL);
  289. sbus_readl(tregs + TCVR_MPAL);
  290. sbus_writel(MGMT_PAL_EXT_MDIO | MGMT_PAL_DCLOCK,
  291.     tregs + TCVR_MPAL);
  292. sbus_readl(tregs + TCVR_MPAL);
  293. retval = (sbus_readl(tregs + TCVR_MPAL) & MGMT_PAL_INT_MDIO) >> 3;
  294. } else if (bp->tcvr_type == external) {
  295. sbus_writel(MGMT_PAL_INT_MDIO, tregs + TCVR_MPAL);
  296. sbus_readl(tregs + TCVR_MPAL);
  297. sbus_writel(MGMT_PAL_INT_MDIO | MGMT_PAL_DCLOCK, tregs + TCVR_MPAL);
  298. sbus_readl(tregs + TCVR_MPAL);
  299. retval = (sbus_readl(tregs + TCVR_MPAL) & MGMT_PAL_EXT_MDIO) >> 2;
  300. } else {
  301. printk(KERN_ERR "read_tcvr_bit: No transceiver type known!n");
  302. }
  303. return retval;
  304. }
  306. static int read_tcvr_bit2(struct bigmac *bp, unsigned long tregs)
  307. {
  308. int retval = 0;
  310. if (bp->tcvr_type == internal) {
  311. sbus_writel(MGMT_PAL_EXT_MDIO, tregs + TCVR_MPAL);
  312. sbus_readl(tregs + TCVR_MPAL);
  313. retval = (sbus_readl(tregs + TCVR_MPAL) & MGMT_PAL_INT_MDIO) >> 3;
  314. sbus_writel(MGMT_PAL_EXT_MDIO | MGMT_PAL_DCLOCK, tregs + TCVR_MPAL);
  315. sbus_readl(tregs + TCVR_MPAL);
  316. } else if (bp->tcvr_type == external) {
  317. sbus_writel(MGMT_PAL_INT_MDIO, tregs + TCVR_MPAL);
  318. sbus_readl(tregs + TCVR_MPAL);
  319. retval = (sbus_readl(tregs + TCVR_MPAL) & MGMT_PAL_EXT_MDIO) >> 2;
  320. sbus_writel(MGMT_PAL_INT_MDIO | MGMT_PAL_DCLOCK, tregs + TCVR_MPAL);
  321. sbus_readl(tregs + TCVR_MPAL);
  322. } else {
  323. printk(KERN_ERR "read_tcvr_bit2: No transceiver type known!n");
  324. }
  325. return retval;
  326. }
  328. static void put_tcvr_byte(struct bigmac *bp,
  329.   unsigned long tregs,
  330.   unsigned int byte)
  331. {
  332. int shift = 4;
  334. do {
  335. write_tcvr_bit(bp, tregs, ((byte >> shift) & 1));
  336. shift -= 1;
  337. } while (shift >= 0);
  338. }
  340. static void bigmac_tcvr_write(struct bigmac *bp, unsigned long tregs,
  341.       int reg, unsigned short val)
  342. {
  343. int shift;
  345. reg &= 0xff;
  346. val &= 0xffff;
  347. switch(bp->tcvr_type) {
  348. case internal:
  349. case external:
  350. break;
  352. default:
  353. printk(KERN_ERR "bigmac_tcvr_read: Whoops, no known transceiver type.n");
  354. return;
  355. };
  357. idle_transceiver(tregs);
  358. write_tcvr_bit(bp, tregs, 0);
  359. write_tcvr_bit(bp, tregs, 1);
  360. write_tcvr_bit(bp, tregs, 0);
  361. write_tcvr_bit(bp, tregs, 1);
  363. put_tcvr_byte(bp, tregs,
  364.       ((bp->tcvr_type == internal) ?
  365.        BIGMAC_PHY_INTERNAL : BIGMAC_PHY_EXTERNAL));
  367. put_tcvr_byte(bp, tregs, reg);
  369. write_tcvr_bit(bp, tregs, 1);
  370. write_tcvr_bit(bp, tregs, 0);
  372. shift = 15;
  373. do {
  374. write_tcvr_bit(bp, tregs, (val >> shift) & 1);
  375. shift -= 1;
  376. } while (shift >= 0);
  377. }
  379. static unsigned short bigmac_tcvr_read(struct bigmac *bp,
  380.        unsigned long tregs,
  381.        int reg)
  382. {
  383. unsigned short retval = 0;
  385. reg &= 0xff;
  386. switch(bp->tcvr_type) {
  387. case internal:
  388. case external:
  389. break;
  391. default:
  392. printk(KERN_ERR "bigmac_tcvr_read: Whoops, no known transceiver type.n");
  393. return 0xffff;
  394. };
  396. idle_transceiver(tregs);
  397. write_tcvr_bit(bp, tregs, 0);
  398. write_tcvr_bit(bp, tregs, 1);
  399. write_tcvr_bit(bp, tregs, 1);
  400. write_tcvr_bit(bp, tregs, 0);
  402. put_tcvr_byte(bp, tregs,
  403.       ((bp->tcvr_type == internal) ?
  404.        BIGMAC_PHY_INTERNAL : BIGMAC_PHY_EXTERNAL));
  406. put_tcvr_byte(bp, tregs, reg);
  408. if (bp->tcvr_type == external) {
  409. int shift = 15;
  411. (void) read_tcvr_bit2(bp, tregs);
  412. (void) read_tcvr_bit2(bp, tregs);
  414. do {
  415. int tmp;
  417. tmp = read_tcvr_bit2(bp, tregs);
  418. retval |= ((tmp & 1) << shift);
  419. shift -= 1;
  420. } while (shift >= 0);
  422. (void) read_tcvr_bit2(bp, tregs);
  423. (void) read_tcvr_bit2(bp, tregs);
  424. (void) read_tcvr_bit2(bp, tregs);
  425. } else {
  426. int shift = 15;
  428. (void) read_tcvr_bit(bp, tregs);
  429. (void) read_tcvr_bit(bp, tregs);
  431. do {
  432. int tmp;
  434. tmp = read_tcvr_bit(bp, tregs);
  435. retval |= ((tmp & 1) << shift);
  436. shift -= 1;
  437. } while (shift >= 0);
  439. (void) read_tcvr_bit(bp, tregs);
  440. (void) read_tcvr_bit(bp, tregs);
  441. (void) read_tcvr_bit(bp, tregs);
  442. }
  443. return retval;
  444. }
  446. static void bigmac_tcvr_init(struct bigmac *bp)
  447. {
  448. unsigned long tregs = bp->tregs;
  449. u32 mpal;
  451. idle_transceiver(tregs);
  452. sbus_writel(MGMT_PAL_INT_MDIO | MGMT_PAL_EXT_MDIO | MGMT_PAL_DCLOCK,
  453.     tregs + TCVR_MPAL);
  454. sbus_readl(tregs + TCVR_MPAL);
  456. /* Only the bit for the present transceiver (internal or
  457.  * external) will stick, set them both and see what stays.
  458.  */
  459. sbus_writel(MGMT_PAL_INT_MDIO | MGMT_PAL_EXT_MDIO, tregs + TCVR_MPAL);
  460. sbus_readl(tregs + TCVR_MPAL);
  461. udelay(20);
  463. mpal = sbus_readl(tregs + TCVR_MPAL);
  464. if (mpal & MGMT_PAL_EXT_MDIO) {
  465. bp->tcvr_type = external;
  466. sbus_writel(~(TCVR_PAL_EXTLBACK | TCVR_PAL_MSENSE | TCVR_PAL_LTENABLE),
  467.     tregs + TCVR_TPAL);
  468. sbus_readl(tregs + TCVR_TPAL);
  469. } else if (mpal & MGMT_PAL_INT_MDIO) {
  470. bp->tcvr_type = internal;
  471. sbus_writel(~(TCVR_PAL_SERIAL | TCVR_PAL_EXTLBACK |
  472.       TCVR_PAL_MSENSE | TCVR_PAL_LTENABLE),
  473.     tregs + TCVR_TPAL);
  474. sbus_readl(tregs + TCVR_TPAL);
  475. } else {
  476. printk(KERN_ERR "BIGMAC: AIEEE, neither internal nor "
  477.        "external MDIO available!n");
  478. printk(KERN_ERR "BIGMAC: mgmt_pal[%08x] tcvr_pal[%08x]n",
  479.        sbus_readl(tregs + TCVR_MPAL),
  480.        sbus_readl(tregs + TCVR_TPAL));
  481. }
  482. }
  484. static int bigmac_init(struct bigmac *, int);
  486. static int try_next_permutation(struct bigmac *bp, unsigned long tregs)
  487. {
  488. if (bp->sw_bmcr & BMCR_SPEED100) {
  489. int timeout;
  491. /* Reset the PHY. */
  492. bp->sw_bmcr = (BMCR_ISOLATE | BMCR_PDOWN | BMCR_LOOPBACK);
  493. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  494. bp->sw_bmcr = (BMCR_RESET);
  495. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  497. timeout = 64;
  498. while (--timeout) {
  499. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  500. if ((bp->sw_bmcr & BMCR_RESET) == 0)
  501. break;
  502. udelay(20);
  503. }
  504. if (timeout == 0)
  505. printk(KERN_ERR "%s: PHY reset failed.n", bp->dev->name);
  507. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  509. /* Now we try 10baseT. */
  510. bp->sw_bmcr &= ~(BMCR_SPEED100);
  511. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  512. return 0;
  513. }
  515. /* We've tried them all. */
  516. return -1;
  517. }
  519. static void bigmac_timer(unsigned long data)
  520. {
  521. struct bigmac *bp = (struct bigmac *) data;
  522. unsigned long tregs = bp->tregs;
  523. int restart_timer = 0;
  525. bp->timer_ticks++;
  526. if (bp->timer_state == ltrywait) {
  527. bp->sw_bmsr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMSR);
  528. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  529. if (bp->sw_bmsr & BMSR_LSTATUS) {
  530. printk(KERN_INFO "%s: Link is now up at %s.n",
  531.        bp->dev->name,
  532.        (bp->sw_bmcr & BMCR_SPEED100) ?
  533.        "100baseT" : "10baseT");
  534. bp->timer_state = asleep;
  535. restart_timer = 0;
  536. } else {
  537. if (bp->timer_ticks >= 4) {
  538. int ret;
  540. ret = try_next_permutation(bp, tregs);
  541. if (ret == -1) {
  542. printk(KERN_ERR "%s: Link down, cable problem?n",
  543.        bp->dev->name);
  544. ret = bigmac_init(bp, 0);
  545. if (ret) {
  546. printk(KERN_ERR "%s: Error, cannot re-init the "
  547.        "BigMAC.n", bp->dev->name);
  548. }
  549. return;
  550. }
  551. bp->timer_ticks = 0;
  552. restart_timer = 1;
  553. } else {
  554. restart_timer = 1;
  555. }
  556. }
  557. } else {
  558. /* Can't happens.... */
  559. printk(KERN_ERR "%s: Aieee, link timer is asleep but we got one anyways!n",
  560.        bp->dev->name);
  561. restart_timer = 0;
  562. bp->timer_ticks = 0;
  563. bp->timer_state = asleep; /* foo on you */
  564. }
  566. if (restart_timer != 0) {
  567. bp->bigmac_timer.expires = jiffies + ((12 * HZ)/10); /* 1.2 sec. */
  568. add_timer(&bp->bigmac_timer);
  569. }
  570. }
  572. /* Well, really we just force the chip into 100baseT then
  573.  * 10baseT, each time checking for a link status.
  574.  */
  575. static void bigmac_begin_auto_negotiation(struct bigmac *bp)
  576. {
  577. unsigned long tregs = bp->tregs;
  578. int timeout;
  580. /* Grab new software copies of PHY registers. */
  581. bp->sw_bmsr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMSR);
  582. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  584. /* Reset the PHY. */
  585. bp->sw_bmcr = (BMCR_ISOLATE | BMCR_PDOWN | BMCR_LOOPBACK);
  586. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  587. bp->sw_bmcr = (BMCR_RESET);
  588. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  590. timeout = 64;
  591. while (--timeout) {
  592. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  593. if ((bp->sw_bmcr & BMCR_RESET) == 0)
  594. break;
  595. udelay(20);
  596. }
  597. if (timeout == 0)
  598. printk(KERN_ERR "%s: PHY reset failed.n", bp->dev->name);
  600. bp->sw_bmcr = bigmac_tcvr_read(bp, tregs, BIGMAC_BMCR);
  602. /* First we try 100baseT. */
  603. bp->sw_bmcr |= BMCR_SPEED100;
  604. bigmac_tcvr_write(bp, tregs, BIGMAC_BMCR, bp->sw_bmcr);
  606. bp->timer_state = ltrywait;
  607. bp->timer_ticks = 0;
  608. bp->bigmac_timer.expires = jiffies + (12 * HZ) / 10;
  609. bp->bigmac_timer.data = (unsigned long) bp;
  610. bp->bigmac_timer.function = &bigmac_timer;
  611. add_timer(&bp->bigmac_timer);
  612. }
  614. static int bigmac_init(struct bigmac *bp, int from_irq)
  615. {
  616. unsigned long gregs        = bp->gregs;
  617. unsigned long cregs        = bp->creg;
  618. unsigned long bregs        = bp->bregs;
  619. unsigned char *e = &bp->dev->dev_addr[0];
  621. /* Latch current counters into statistics. */
  622. bigmac_get_counters(bp, bregs);
  624. /* Reset QEC. */
  625. qec_global_reset(gregs);
  627. /* Init QEC. */
  628. qec_init(bp);
  630. /* Alloc and reset the tx/rx descriptor chains. */
  631. bigmac_init_rings(bp, from_irq);
  633. /* Initialize the PHY. */
  634. bigmac_tcvr_init(bp);
  636. /* Stop transmitter and receiver. */
  637. bigmac_stop(bp);
  639. /* Set hardware ethernet address. */
  640. sbus_writel(((e[4] << 8) | e[5]), bregs + BMAC_MACADDR2);
  641. sbus_writel(((e[2] << 8) | e[3]), bregs + BMAC_MACADDR1);
  642. sbus_writel(((e[0] << 8) | e[1]), bregs + BMAC_MACADDR0);
  644. /* Clear the hash table until mc upload occurs. */
  645. sbus_writel(0, bregs + BMAC_HTABLE3);
  646. sbus_writel(0, bregs + BMAC_HTABLE2);
  647. sbus_writel(0, bregs + BMAC_HTABLE1);
  648. sbus_writel(0, bregs + BMAC_HTABLE0);
  650. /* Enable Big Mac hash table filter. */
  651. sbus_writel(BIGMAC_RXCFG_HENABLE | BIGMAC_RXCFG_FIFO,
  652.     bregs + BMAC_RXCFG);
  653. udelay(20);
  655. /* Ok, configure the Big Mac transmitter. */
  656. sbus_writel(BIGMAC_TXCFG_FIFO, bregs + BMAC_TXCFG);
  658. /* The HME docs recommend to use the 10LSB of our MAC here. */
  659. sbus_writel(((e[5] | e[4] << 8) & 0x3ff),
  660.     bregs + BMAC_RSEED);
  662. /* Enable the output drivers no matter what. */
  663. sbus_writel(BIGMAC_XCFG_ODENABLE | BIGMAC_XCFG_RESV,
  664.     bregs + BMAC_XIFCFG);
  666. /* Tell the QEC where the ring descriptors are. */
  667. sbus_writel(bp->bblock_dvma + bib_offset(be_rxd, 0),
  668.     cregs + CREG_RXDS);
  669. sbus_writel(bp->bblock_dvma + bib_offset(be_txd, 0),
  670.     cregs + CREG_TXDS);
  672. /* Setup the FIFO pointers into QEC local memory. */
  673. sbus_writel(0, cregs + CREG_RXRBUFPTR);
  674. sbus_writel(0, cregs + CREG_RXWBUFPTR);
  675. sbus_writel(sbus_readl(gregs + GLOB_RSIZE),
  676.     cregs + CREG_TXRBUFPTR);
  677. sbus_writel(sbus_readl(gregs + GLOB_RSIZE),
  678.     cregs + CREG_TXWBUFPTR);
  680. /* Tell bigmac what interrupts we don't want to hear about. */
  681. sbus_writel(BIGMAC_IMASK_GOTFRAME | BIGMAC_IMASK_SENTFRAME,
  682.     bregs + BMAC_IMASK);
  684. /* Enable the various other irq's. */
  685. sbus_writel(0, cregs + CREG_RIMASK);
  686. sbus_writel(0, cregs + CREG_TIMASK);
  687. sbus_writel(0, cregs + CREG_QMASK);
  688. sbus_writel(0, cregs + CREG_BMASK);
  690. /* Set jam size to a reasonable default. */
  691. sbus_writel(DEFAULT_JAMSIZE, bregs + BMAC_JSIZE);
  693. /* Clear collision counter. */
  694. sbus_writel(0, cregs + CREG_CCNT);
  696. /* Enable transmitter and receiver. */
  697. sbus_writel(sbus_readl(bregs + BMAC_TXCFG) | BIGMAC_TXCFG_ENABLE,
  698.     bregs + BMAC_TXCFG);
  699. sbus_writel(sbus_readl(bregs + BMAC_RXCFG) | BIGMAC_RXCFG_ENABLE,
  700.     bregs + BMAC_RXCFG);
  702. /* Ok, start detecting link speed/duplex. */
  703. bigmac_begin_auto_negotiation(bp);
  705. /* Success. */
  706. return 0;
  707. }
  709. /* Error interrupts get sent here. */
  710. static void bigmac_is_medium_rare(struct bigmac *bp, u32 qec_status, u32 bmac_status)
  711. {
  712. printk(KERN_ERR "bigmac_is_medium_rare: ");
  713. if (qec_status & (GLOB_STAT_ER | GLOB_STAT_BM)) {
  714. if (qec_status & GLOB_STAT_ER)
  715. printk("QEC_ERROR, ");
  716. if (qec_status & GLOB_STAT_BM)
  717. printk("QEC_BMAC_ERROR, ");
  718. }
  719. if (bmac_status & CREG_STAT_ERRORS) {
  720. if (bmac_status & CREG_STAT_BERROR)
  721. printk("BMAC_ERROR, ");
  722. if (bmac_status & CREG_STAT_TXDERROR)
  723. printk("TXD_ERROR, ");
  724. if (bmac_status & CREG_STAT_TXLERR)
  725. printk("TX_LATE_ERROR, ");
  726. if (bmac_status & CREG_STAT_TXPERR)
  727. printk("TX_PARITY_ERROR, ");
  728. if (bmac_status & CREG_STAT_TXSERR)
  729. printk("TX_SBUS_ERROR, ");
  731. if (bmac_status & CREG_STAT_RXDROP)
  732. printk("RX_DROP_ERROR, ");
  734. if (bmac_status & CREG_STAT_RXSMALL)
  735. printk("RX_SMALL_ERROR, ");
  736. if (bmac_status & CREG_STAT_RXLERR)
  737. printk("RX_LATE_ERROR, ");
  738. if (bmac_status & CREG_STAT_RXPERR)
  739. printk("RX_PARITY_ERROR, ");
  740. if (bmac_status & CREG_STAT_RXSERR)
  741. printk("RX_SBUS_ERROR, ");
  742. }
  744. printk(" RESETn");
  745. bigmac_init(bp, 1);
  746. }
  748. /* BigMAC transmit complete service routines. */
  749. static void bigmac_tx(struct bigmac *bp)
  750. {
  751. struct be_txd *txbase = &bp->bmac_block->be_txd[0];
  752. struct net_device *dev = bp->dev;
  753. int elem;
  755. spin_lock(&bp->lock);
  757. elem = bp->tx_old;
  758. DTX(("bigmac_tx: tx_old[%d] ", elem));
  759. while (elem != bp->tx_new) {
  760. struct sk_buff *skb;
  761. struct be_txd *this = &txbase[elem];
  763. DTX(("this(%p) [flags(%08x)addr(%08x)]",
  764.      this, this->tx_flags, this->tx_addr));
  766. if (this->tx_flags & TXD_OWN)
  767. break;
  768. skb = bp->tx_skbs[elem];
  769. bp->enet_stats.tx_packets++;
  770. bp->enet_stats.tx_bytes += skb->len;
  771. sbus_unmap_single(bp->bigmac_sdev,
  772.   this->tx_addr, skb->len,
  773.   SBUS_DMA_TODEVICE);
  775. DTX(("skb(%p) ", skb));
  776. bp->tx_skbs[elem] = NULL;
  777. dev_kfree_skb_irq(skb);
  779. elem = NEXT_TX(elem);
  780. }
  781. DTX((" DONE, tx_old=%dn", elem));
  782. bp->tx_old = elem;
  784. if (netif_queue_stopped(dev) &&
  785.     TX_BUFFS_AVAIL(bp) > 0)
  786. netif_wake_queue(bp->dev);
  788. spin_unlock(&bp->lock);
  789. }
  791. /* BigMAC receive complete service routines. */
  792. static void bigmac_rx(struct bigmac *bp)
  793. {
  794. struct be_rxd *rxbase = &bp->bmac_block->be_rxd[0];
  795. struct be_rxd *this;
  796. int elem = bp->rx_new, drops = 0;
  797. u32 flags;
  799. this = &rxbase[elem];
  800. while (!((flags = this->rx_flags) & RXD_OWN)) {
  801. struct sk_buff *skb;
  802. int len = (flags & RXD_LENGTH); /* FCS not included */
  804. /* Check for errors. */
  805. if (len < ETH_ZLEN) {
  806. bp->enet_stats.rx_errors++;
  807. bp->enet_stats.rx_length_errors++;
  809. drop_it:
  810. /* Return it to the BigMAC. */
  811. bp->enet_stats.rx_dropped++;
  812. this->rx_flags =
  813. (RXD_OWN | ((RX_BUF_ALLOC_SIZE - 34) & RXD_LENGTH));
  814. goto next;
  815. }
  816. skb = bp->rx_skbs[elem];
  817. if (len > RX_COPY_THRESHOLD) {
  818. struct sk_buff *new_skb;
  820. /* Now refill the entry, if we can. */
  821. new_skb = big_mac_alloc_skb(RX_BUF_ALLOC_SIZE, GFP_ATOMIC);
  822. if (new_skb == NULL) {
  823. drops++;
  824. goto drop_it;
  825. }
  826. sbus_unmap_single(bp->bigmac_sdev,
  827.   this->rx_addr,
  828.   RX_BUF_ALLOC_SIZE - 34,
  829.   SBUS_DMA_FROMDEVICE);
  830. bp->rx_skbs[elem] = new_skb;
  831. new_skb->dev = bp->dev;
  832. skb_put(new_skb, ETH_FRAME_LEN);
  833. skb_reserve(new_skb, 34);
  834. this->rx_addr = sbus_map_single(bp->bigmac_sdev,
  835. new_skb->data,
  836. RX_BUF_ALLOC_SIZE - 34,
  837. SBUS_DMA_FROMDEVICE);
  838. this->rx_flags =
  839. (RXD_OWN | ((RX_BUF_ALLOC_SIZE - 34) & RXD_LENGTH));
  841. /* Trim the original skb for the netif. */
  842. skb_trim(skb, len);
  843. } else {
  844. struct sk_buff *copy_skb = dev_alloc_skb(len + 2);
  846. if (copy_skb == NULL) {
  847. drops++;
  848. goto drop_it;
  849. }
  850. copy_skb->dev = bp->dev;
  851. skb_reserve(copy_skb, 2);
  852. skb_put(copy_skb, len);
  853. sbus_dma_sync_single(bp->bigmac_sdev,
  854.      this->rx_addr, len, SBUS_DMA_FROMDEVICE);
  855. eth_copy_and_sum(copy_skb, (unsigned char *)skb->data, len, 0);
  857. /* Reuse original ring buffer. */
  858. this->rx_flags =
  859. (RXD_OWN | ((RX_BUF_ALLOC_SIZE - 34) & RXD_LENGTH));
  861. skb = copy_skb;
  862. }
  864. /* No checksums done by the BigMAC ;-( */
  865. skb->protocol = eth_type_trans(skb, bp->dev);
  866. netif_rx(skb);
  867. bp->dev->last_rx = jiffies;
  868. bp->enet_stats.rx_packets++;
  869. bp->enet_stats.rx_bytes += len;
  870. next:
  871. elem = NEXT_RX(elem);
  872. this = &rxbase[elem];
  873. }
  874. bp->rx_new = elem;
  875. if (drops)
  876. printk(KERN_NOTICE "%s: Memory squeeze, deferring packet.n", bp->dev->name);
  877. }
  879. static void bigmac_interrupt(int irq, void *dev_id, struct pt_regs *regs)
  880. {
  881. struct bigmac *bp = (struct bigmac *) dev_id;
  882. u32 qec_status, bmac_status;
  884. DIRQ(("bigmac_interrupt: "));
  886. /* Latch status registers now. */
  887. bmac_status = sbus_readl(bp->creg + CREG_STAT);
  888. qec_status = sbus_readl(bp->gregs + GLOB_STAT);
  890. DIRQ(("qec_status=%08x bmac_status=%08xn", qec_status, bmac_status));
  891. if ((qec_status & (GLOB_STAT_ER | GLOB_STAT_BM)) ||
  892.    (bmac_status & CREG_STAT_ERRORS))
  893. bigmac_is_medium_rare(bp, qec_status, bmac_status);
  895. if (bmac_status & CREG_STAT_TXIRQ)
  896. bigmac_tx(bp);
  898. if (bmac_status & CREG_STAT_RXIRQ)
  899. bigmac_rx(bp);
  900. }
  902. static int bigmac_open(struct net_device *dev)
  903. {
  904. struct bigmac *bp = (struct bigmac *) dev->priv;
  905. int ret;
  907. ret = request_irq(dev->irq, &bigmac_interrupt, SA_SHIRQ, dev->name, bp);
  908. if (ret) {
  909. printk(KERN_ERR "BIGMAC: Can't order irq %d to go.n", dev->irq);
  910. return ret;
  911. }
  912. init_timer(&bp->bigmac_timer);
  913. ret = bigmac_init(bp, 0);
  914. if (ret)
  915. free_irq(dev->irq, bp);
  916. return ret;
  917. }
  919. static int bigmac_close(struct net_device *dev)
  920. {
  921. struct bigmac *bp = (struct bigmac *) dev->priv;
  923. del_timer(&bp->bigmac_timer);
  924. bp->timer_state = asleep;
  925. bp->timer_ticks = 0;
  927. bigmac_stop(bp);
  928. bigmac_clean_rings(bp);
  929. free_irq(dev->irq, bp);
  930. return 0;
  931. }
  933. static void bigmac_tx_timeout(struct net_device *dev)
  934. {
  935. struct bigmac *bp = (struct bigmac *) dev->priv;
  937. bigmac_init(bp, 0);
  938. netif_wake_queue(dev);
  939. }
  941. /* Put a packet on the wire. */
  942. static int bigmac_start_xmit(struct sk_buff *skb, struct net_device *dev)
  943. {
  944. struct bigmac *bp = (struct bigmac *) dev->priv;
  945. int len, entry;
  946. u32 mapping;
  948. len = skb->len;
  949. mapping = sbus_map_single(bp->bigmac_sdev, skb->data, len, SBUS_DMA_TODEVICE);
  951. /* Avoid a race... */
  952. spin_lock_irq(&bp->lock);
  953. entry = bp->tx_new;
  954. DTX(("bigmac_start_xmit: len(%d) entry(%d)n", len, entry));
  955. bp->bmac_block->be_txd[entry].tx_flags = TXD_UPDATE;
  956. bp->tx_skbs[entry] = skb;
  957. bp->bmac_block->be_txd[entry].tx_addr = mapping;
  958. bp->bmac_block->be_txd[entry].tx_flags =
  959. (TXD_OWN | TXD_SOP | TXD_EOP | (len & TXD_LENGTH));
  960. bp->tx_new = NEXT_TX(entry);
  961. if (TX_BUFFS_AVAIL(bp) <= 0)
  962. netif_stop_queue(dev);
  963. spin_unlock_irq(&bp->lock);
  965. /* Get it going. */
  966. sbus_writel(CREG_CTRL_TWAKEUP, bp->creg + CREG_CTRL);
  969. dev->trans_start = jiffies;
  971. return 0;
  972. }
  974. static struct net_device_stats *bigmac_get_stats(struct net_device *dev)
  975. {
  976. struct bigmac *bp = (struct bigmac *) dev->priv;
  978. bigmac_get_counters(bp, bp->bregs);
  979. return &bp->enet_stats;
  980. }
  982. #define CRC_POLYNOMIAL_BE 0x04c11db7UL  /* Ethernet CRC, big endian */
  983. #define CRC_POLYNOMIAL_LE 0xedb88320UL  /* Ethernet CRC, little endian */
  985. static void bigmac_set_multicast(struct net_device *dev)
  986. {
  987. struct bigmac *bp = (struct bigmac *) dev->priv;
  988. unsigned long bregs = bp->bregs;
  989. struct dev_mc_list *dmi = dev->mc_list;
  990. char *addrs;
  991. int i, j, bit, byte;
  992. u32 tmp, crc, poly = CRC_POLYNOMIAL_LE;
  994. /* Disable the receiver.  The bit self-clears when
  995.  * the operation is complete.
  996.  */
  997. tmp = sbus_readl(bregs + BMAC_RXCFG);
  998. tmp &= ~(BIGMAC_RXCFG_ENABLE);
  999. sbus_writel(tmp, bregs + BMAC_RXCFG);
  1000. while ((sbus_readl(bregs + BMAC_RXCFG) & BIGMAC_RXCFG_ENABLE) != 0)
  1001. udelay(20);
  1003. if ((dev->flags & IFF_ALLMULTI) || (dev->mc_count > 64)) {
  1004. sbus_writel(0xffff, bregs + BMAC_HTABLE0);
  1005. sbus_writel(0xffff, bregs + BMAC_HTABLE1);
  1006. sbus_writel(0xffff, bregs + BMAC_HTABLE2);
  1007. sbus_writel(0xffff, bregs + BMAC_HTABLE3);
  1008. } else if (dev->flags & IFF_PROMISC) {
  1009. tmp = sbus_readl(bregs + BMAC_RXCFG);
  1010. tmp |= BIGMAC_RXCFG_PMISC;
  1011. sbus_writel(tmp, bregs + BMAC_RXCFG);
  1012. } else {
  1013. u16 hash_table[4];
  1015. for (i = 0; i < 4; i++)
  1016. hash_table[i] = 0;
  1018. for (i = 0; i < dev->mc_count; i++) {
  1019. addrs = dmi->dmi_addr;
  1020. dmi = dmi->next;
  1022. if (!(*addrs & 1))
  1023. continue;
  1025. crc = 0xffffffffU;
  1026. for (byte = 0; byte < 6; byte++) {
  1027. for (bit = *addrs++, j = 0; j < 8; j++, bit >>= 1) {
  1028. int test;
  1030. test = ((bit ^ crc) & 0x01);
  1031. crc >>= 1;
  1032. if (test)
  1033. crc = crc ^ poly;
  1034. }
  1035. }
  1036. crc >>= 26;
  1037. hash_table[crc >> 4] |= 1 << (crc & 0xf);
  1038. }
  1039. sbus_writel(hash_table[0], bregs + BMAC_HTABLE0);
  1040. sbus_writel(hash_table[1], bregs + BMAC_HTABLE1);
  1041. sbus_writel(hash_table[2], bregs + BMAC_HTABLE2);
  1042. sbus_writel(hash_table[3], bregs + BMAC_HTABLE3);
  1043. }
  1045. /* Re-enable the receiver. */
  1046. tmp = sbus_readl(bregs + BMAC_RXCFG);
  1047. tmp |= BIGMAC_RXCFG_ENABLE;
  1048. sbus_writel(tmp, bregs + BMAC_RXCFG);
  1049. }
  1051. static int __init bigmac_ether_init(struct net_device *dev, struct sbus_dev *qec_sdev)
  1052. {
  1053. static int version_printed;
  1054. struct bigmac *bp;
  1055. u8 bsizes, bsizes_more;
  1056. int i;
  1058. /* Get a new device struct for this interface. */
  1059. dev = init_etherdev(NULL, sizeof(struct bigmac));
  1060. if (!dev)
  1061. return -ENOMEM;
  1062. SET_MODULE_OWNER(dev);
  1064. if (version_printed++ == 0)
  1065. printk(KERN_INFO "%s", version);
  1067. if (!dev)
  1068. return -ENOMEM;
  1070. /* Report what we have found to the user. */
  1071. printk(KERN_INFO "%s: BigMAC 100baseT Ethernet ", dev->name);
  1072. dev->base_addr = (long) qec_sdev;
  1073. for (i = 0; i < 6; i++)
  1074. printk("%2.2x%c", dev->dev_addr[i] = idprom->id_ethaddr[i],
  1075.        i == 5 ? ' ' : ':');
  1076. printk("n");
  1078. /* Setup softc, with backpointers to QEC and BigMAC SBUS device structs. */
  1079. bp = dev->priv;
  1080. bp->qec_sdev = qec_sdev;
  1081. bp->bigmac_sdev = qec_sdev->child;
  1083. spin_lock_init(&bp->lock);
  1085. /* Verify the registers we expect, are actually there. */
  1086. if ((bp->bigmac_sdev->num_registers != 3) ||
  1087.    (bp->qec_sdev->num_registers != 2)) {
  1088. printk(KERN_ERR "BIGMAC: Device does not have 2 and 3 regs, it has %d and %d.n",
  1089.        bp->qec_sdev->num_registers,
  1090.        bp->bigmac_sdev->num_registers);
  1091. printk(KERN_ERR "BIGMAC: Would you like that for here or to go?n");
  1092. goto fail_and_cleanup;
  1093. }
  1095. /* Map in QEC global control registers. */
  1096. bp->gregs = sbus_ioremap(&bp->qec_sdev->resource[0], 0,
  1097.  GLOB_REG_SIZE, "BigMAC QEC GLobal Regs");
  1098. if (!bp->gregs) {
  1099. printk(KERN_ERR "BIGMAC: Cannot map QEC global registers.n");
  1100. goto fail_and_cleanup;
  1101. }
  1103. /* Make sure QEC is in BigMAC mode. */
  1104. if ((sbus_readl(bp->gregs + GLOB_CTRL) & 0xf0000000) != GLOB_CTRL_BMODE) {
  1105. printk(KERN_ERR "BigMAC: AIEEE, QEC is not in BigMAC mode!n");
  1106. goto fail_and_cleanup;
  1107. }
  1109. /* Reset the QEC. */
  1110. if (qec_global_reset(bp->gregs))
  1111. goto fail_and_cleanup;
  1113. /* Get supported SBUS burst sizes. */
  1114. bsizes = prom_getintdefault(bp->qec_sdev->prom_node,
  1115.     "burst-sizes",
  1116.     0xff);
  1118. bsizes_more = prom_getintdefault(bp->qec_sdev->bus->prom_node,
  1119.  "burst-sizes",
  1120.  0xff);
  1122. bsizes &= 0xff;
  1123. if (bsizes_more != 0xff)
  1124. bsizes &= bsizes_more;
  1125. if (bsizes == 0xff || (bsizes & DMA_BURST16) == 0 ||
  1126.     (bsizes & DMA_BURST32) == 0)
  1127. bsizes = (DMA_BURST32 - 1);
  1128. bp->bigmac_bursts = bsizes;
  1130. /* Perform QEC initialization. */
  1131. qec_init(bp);
  1133. /* Map in the BigMAC channel registers. */
  1134. bp->creg = sbus_ioremap(&bp->bigmac_sdev->resource[0], 0,
  1135. CREG_REG_SIZE, "BigMAC QEC Channel Regs");
  1136. if (!bp->creg) {
  1137. printk(KERN_ERR "BIGMAC: Cannot map QEC channel registers.n");
  1138. goto fail_and_cleanup;
  1139. }
  1141. /* Map in the BigMAC control registers. */
  1142. bp->bregs = sbus_ioremap(&bp->bigmac_sdev->resource[1], 0,
  1143.  BMAC_REG_SIZE, "BigMAC Primary Regs");
  1144. if (!bp->bregs) {
  1145. printk(KERN_ERR "BIGMAC: Cannot map BigMAC primary registers.n");
  1146. goto fail_and_cleanup;
  1147. }
  1149. /* Map in the BigMAC transceiver registers, this is how you poke at
  1150.  * the BigMAC's PHY.
  1151.  */
  1152. bp->tregs = sbus_ioremap(&bp->bigmac_sdev->resource[2], 0,
  1153.  TCVR_REG_SIZE, "BigMAC Transceiver Regs");
  1154. if (!bp->tregs) {
  1155. printk(KERN_ERR "BIGMAC: Cannot map BigMAC transceiver registers.n");
  1156. goto fail_and_cleanup;
  1157. }
  1159. /* Stop the BigMAC. */
  1160. bigmac_stop(bp);
  1162. /* Allocate transmit/receive descriptor DVMA block. */
  1163. bp->bmac_block = sbus_alloc_consistent(bp->bigmac_sdev,
  1164.        PAGE_SIZE,
  1165.        &bp->bblock_dvma);
  1166. if (bp->bmac_block == NULL || bp->bblock_dvma == 0) {
  1167. printk(KERN_ERR "BIGMAC: Cannot allocate consistent DMA.n");
  1168. goto fail_and_cleanup;
  1169. }
  1171. /* Get the board revision of this BigMAC. */
  1172. bp->board_rev = prom_getintdefault(bp->bigmac_sdev->prom_node,
  1173.    "board-version", 1);
  1175. /* Init auto-negotiation timer state. */
  1176. init_timer(&bp->bigmac_timer);
  1177. bp->timer_state = asleep;
  1178. bp->timer_ticks = 0;
  1180. /* Backlink to generic net device struct. */
  1181. bp->dev = dev;
  1183. /* Set links to our BigMAC open and close routines. */
  1184. dev->open = &bigmac_open;
  1185. dev->stop = &bigmac_close;
  1186. dev->hard_start_xmit = &bigmac_start_xmit;
  1188. /* Set links to BigMAC statistic and multi-cast loading code. */
  1189. dev->get_stats = &bigmac_get_stats;
  1190. dev->set_multicast_list = &bigmac_set_multicast;
  1192. dev->tx_timeout = &bigmac_tx_timeout;
  1193. dev->watchdog_timeo = 5*HZ;
  1195. /* Finish net device registration. */
  1196. dev->irq = bp->bigmac_sdev->irqs[0];
  1197. dev->dma = 0;
  1198. ether_setup(dev);
  1200. /* Put us into the list of instances attached for later driver
  1201.  * exit.
  1202.  */
  1203. bp->next_module = root_bigmac_dev;
  1204. root_bigmac_dev = bp;
  1206. return 0;
  1208. fail_and_cleanup:
  1209. /* Something went wrong, undo whatever we did so far. */
  1210. /* Free register mappings if any. */
  1211. if (bp->gregs)
  1212. sbus_iounmap(bp->gregs, GLOB_REG_SIZE);
  1213. if (bp->creg)
  1214. sbus_iounmap(bp->creg, CREG_REG_SIZE);
  1215. if (bp->bregs)
  1216. sbus_iounmap(bp->bregs, BMAC_REG_SIZE);
  1217. if (bp->tregs)
  1218. sbus_iounmap(bp->tregs, TCVR_REG_SIZE);
  1220. if (bp->bmac_block)
  1221. sbus_free_consistent(bp->bigmac_sdev,
  1222.      PAGE_SIZE,
  1223.      bp->bmac_block,
  1224.      bp->bblock_dvma);
  1226. unregister_netdev(dev);
  1227. kfree(dev);
  1228. return -ENODEV;
  1229. }
  1231. /* QEC can be the parent of either QuadEthernet or
  1232.  * a BigMAC.  We want the latter.
  1233.  */
  1234. static int __init bigmac_match(struct sbus_dev *sdev)
  1235. {
  1236. struct sbus_dev *child = sdev->child;
  1238. if (strcmp(sdev->prom_name, "qec") != 0)
  1239. return 0;
  1241. if (child == NULL)
  1242. return 0;
  1244. if (strcmp(child->prom_name, "be") != 0)
  1245. return 0;
  1247. return 1;
  1248. }
  1250. static int __init bigmac_probe(void)
  1251. {
  1252. struct net_device *dev = NULL;
  1253. struct sbus_bus *sbus;
  1254. struct sbus_dev *sdev = 0;
  1255. static int called;
  1256. int cards = 0, v;
  1258. root_bigmac_dev = NULL;
  1260. if (called)
  1261. return -ENODEV;
  1262. called++;
  1264. for_each_sbus(sbus) {
  1265. for_each_sbusdev(sdev, sbus) {
  1266. if (cards)
  1267. dev = NULL;
  1269. if (bigmac_match(sdev)) {
  1270. cards++;
  1271. if ((v = bigmac_ether_init(dev, sdev)))
  1272. return v;
  1273. }
  1274. }
  1275. }
  1276. if (!cards)
  1277. return -ENODEV;
  1278. return 0;
  1279. }
  1281. static void __exit bigmac_cleanup(void)
  1282. {
  1283. while (root_bigmac_dev) {
  1284. struct bigmac *bp = root_bigmac_dev;
  1285. struct bigmac *bp_nxt = root_bigmac_dev->next_module;
  1287. sbus_iounmap(bp->gregs, GLOB_REG_SIZE);
  1288. sbus_iounmap(bp->creg, CREG_REG_SIZE);
  1289. sbus_iounmap(bp->bregs, BMAC_REG_SIZE);
  1290. sbus_iounmap(bp->tregs, TCVR_REG_SIZE);
  1291. sbus_free_consistent(bp->bigmac_sdev,
  1292.      PAGE_SIZE,
  1293.      bp->bmac_block,
  1294.      bp->bblock_dvma);
  1296. unregister_netdev(bp->dev);
  1297. kfree(bp->dev);
  1298. root_bigmac_dev = bp_nxt;
  1299. }
  1300. }
  1302. module_init(bigmac_probe);
  1303. module_exit(bigmac_cleanup);
  1304. MODULE_LICENSE("GPL");