开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
8139too.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：67k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

8139too.c：源码内容
  1. /*
  3. 8139too.c: A RealTek RTL-8139 Fast Ethernet driver for Linux.
  5. Maintained by Jeff Garzik <jgarzik@mandrakesoft.com>
  6. Copyright 2000-2002 Jeff Garzik
  8. Much code comes from Donald Becker's rtl8139.c driver,
  9. versions 1.13 and older.  This driver was originally based
  10. on rtl8139.c version 1.07.  Header of rtl8139.c version 1.13:
  12. -----<snip>-----
  14.          Written 1997-2001 by Donald Becker.
  15. This software may be used and distributed according to the
  16. terms of the GNU General Public License (GPL), incorporated
  17. herein by reference.  Drivers based on or derived from this
  18. code fall under the GPL and must retain the authorship,
  19. copyright and license notice.  This file is not a complete
  20. program and may only be used when the entire operating
  21. system is licensed under the GPL.
  23. This driver is for boards based on the RTL8129 and RTL8139
  24. PCI ethernet chips.
  26. The author may be reached as becker@scyld.com, or C/O Scyld
  27. Computing Corporation 410 Severn Ave., Suite 210 Annapolis
  28. MD 21403
  30. Support and updates available at
  31. http://www.scyld.com/network/rtl8139.html
  33. Twister-tuning table provided by Kinston
  34. <shangh@realtek.com.tw>.
  36. -----<snip>-----
  38. This software may be used and distributed according to the terms
  39. of the GNU General Public License, incorporated herein by reference.
  41. Contributors:
  43. Donald Becker - he wrote the original driver, kudos to him!
  44. (but please don't e-mail him for support, this isn't his driver)
  46. Tigran Aivazian - bug fixes, skbuff free cleanup
  48. Martin Mares - suggestions for PCI cleanup
  50. David S. Miller - PCI DMA and softnet updates
  52. Ernst Gill - fixes ported from BSD driver
  54. Daniel Kobras - identified specific locations of
  55. posted MMIO write bugginess
  57. Gerard Sharp - bug fix, testing and feedback
  59. David Ford - Rx ring wrap fix
  61. Dan DeMaggio - swapped RTL8139 cards with me, and allowed me
  62. to find and fix a crucial bug on older chipsets.
  64. Donald Becker/Chris Butterworth/Marcus Westergren -
  65. Noticed various Rx packet size-related buglets.
  67. Santiago Garcia Mantinan - testing and feedback
  69. Jens David - 2.2.x kernel backports
  71. Martin Dennett - incredibly helpful insight on undocumented
  72. features of the 8139 chips
  74. Jean-Jacques Michel - bug fix
  76. Tobias Ringstr鰉 - Rx interrupt status checking suggestion
  78. Andrew Morton - Clear blocked signals, avoid
  79. buffer overrun setting current->comm.
  81. Kalle Olavi Niemitalo - Wake-on-LAN ioctls
  83. Robert Kuebel - Save kernel thread from dying on any signal.
  85. Submitting bug reports:
  87. "rtl8139-diag -mmmaaavvveefN" output
  88. enable RTL8139_DEBUG below, and look at 'dmesg' or kernel log
  90. See 8139too.txt for more details.
  92. */
  94. #define DRV_NAME "8139too"
  95. #define DRV_VERSION "0.9.24"
  98. #include <linux/config.h>
  99. #include <linux/module.h>
  100. #include <linux/kernel.h>
  101. #include <linux/compiler.h>
  102. #include <linux/pci.h>
  103. #include <linux/init.h>
  104. #include <linux/ioport.h>
  105. #include <linux/netdevice.h>
  106. #include <linux/etherdevice.h>
  107. #include <linux/rtnetlink.h>
  108. #include <linux/delay.h>
  109. #include <linux/ethtool.h>
  110. #include <linux/mii.h>
  111. #include <linux/completion.h>
  112. #include <asm/io.h>
  113. #include <asm/uaccess.h>
  115. #define RTL8139_DRIVER_NAME   DRV_NAME " Fast Ethernet driver " DRV_VERSION
  116. #define PFX DRV_NAME ": "
  119. /* enable PIO instead of MMIO, if CONFIG_8139TOO_PIO is selected */
  120. #ifdef CONFIG_8139TOO_PIO
  121. #define USE_IO_OPS 1
  122. #endif
  124. /* define to 1 to enable copious debugging info */
  125. #undef RTL8139_DEBUG
  127. /* define to 1 to disable lightweight runtime debugging checks */
  128. #undef RTL8139_NDEBUG
  131. #ifdef RTL8139_DEBUG
  132. /* note: prints function name for you */
  133. #  define DPRINTK(fmt, args...) printk(KERN_DEBUG "%s: " fmt, __FUNCTION__ , ## args)
  134. #else
  135. #  define DPRINTK(fmt, args...)
  136. #endif
  138. #ifdef RTL8139_NDEBUG
  139. #  define assert(expr) do {} while (0)
  140. #else
  141. #  define assert(expr) 
  142.         if(!(expr)) {
  143.         printk( "Assertion failed! %s,%s,%s,line=%dn",
  144.         #expr,__FILE__,__FUNCTION__,__LINE__);
  145.         }
  146. #endif
  149. /* A few user-configurable values. */
  150. /* media options */
  151. #define MAX_UNITS 8
  152. static int media[MAX_UNITS] = {-1, -1, -1, -1, -1, -1, -1, -1};
  153. static int full_duplex[MAX_UNITS] = {-1, -1, -1, -1, -1, -1, -1, -1};
  155. /* Maximum events (Rx packets, etc.) to handle at each interrupt. */
  156. static int max_interrupt_work = 20;
  158. /* Maximum number of multicast addresses to filter (vs. Rx-all-multicast).
  159.    The RTL chips use a 64 element hash table based on the Ethernet CRC.  */
  160. static int multicast_filter_limit = 32;
  162. /* bitmapped message enable number */
  163. static int debug = -1;
  165. /* Size of the in-memory receive ring. */
  166. #define RX_BUF_LEN_IDX 2 /* 0==8K, 1==16K, 2==32K, 3==64K */
  167. #define RX_BUF_LEN (8192 << RX_BUF_LEN_IDX)
  168. #define RX_BUF_PAD 16
  169. #define RX_BUF_WRAP_PAD 2048 /* spare padding to handle lack of packet wrap */
  170. #define RX_BUF_TOT_LEN (RX_BUF_LEN + RX_BUF_PAD + RX_BUF_WRAP_PAD)
  172. /* Number of Tx descriptor registers. */
  173. #define NUM_TX_DESC 4
  175. /* max supported ethernet frame size -- must be at least (dev->mtu+14+4).*/
  176. #define MAX_ETH_FRAME_SIZE 1536
  178. /* Size of the Tx bounce buffers -- must be at least (dev->mtu+14+4). */
  179. #define TX_BUF_SIZE MAX_ETH_FRAME_SIZE
  180. #define TX_BUF_TOT_LEN (TX_BUF_SIZE * NUM_TX_DESC)
  182. /* PCI Tuning Parameters
  183.    Threshold is bytes transferred to chip before transmission starts. */
  184. #define TX_FIFO_THRESH 256 /* In bytes, rounded down to 32 byte units. */
  186. /* The following settings are log_2(bytes)-4:  0 == 16 bytes .. 6==1024, 7==end of packet. */
  187. #define RX_FIFO_THRESH 7 /* Rx buffer level before first PCI xfer.  */
  188. #define RX_DMA_BURST 7 /* Maximum PCI burst, '6' is 1024 */
  189. #define TX_DMA_BURST 6 /* Maximum PCI burst, '6' is 1024 */
  190. #define TX_RETRY 8 /* 0-15.  retries = 16 + (TX_RETRY * 16) */
  192. /* Operational parameters that usually are not changed. */
  193. /* Time in jiffies before concluding the transmitter is hung. */
  194. #define TX_TIMEOUT  (6*HZ)
  197. enum {
  198. HAS_MII_XCVR = 0x010000,
  199. HAS_CHIP_XCVR = 0x020000,
  200. HAS_LNK_CHNG = 0x040000,
  201. };
  203. #define RTL_MIN_IO_SIZE 0x80
  204. #define RTL8139B_IO_SIZE 256
  206. #define RTL8129_CAPS HAS_MII_XCVR
  207. #define RTL8139_CAPS HAS_CHIP_XCVR|HAS_LNK_CHNG
  209. typedef enum {
  210. RTL8139 = 0,
  211. RTL8139_CB,
  212. SMC1211TX,
  213. /*MPX5030,*/
  214. DELTA8139,
  215. ADDTRON8139,
  216. DFE538TX,
  217. DFE690TXD,
  218. FE2000VX,
  219. ALLIED8139,
  220. RTL8129,
  221. } board_t;
  224. /* indexed by board_t, above */
  225. static struct {
  226. const char *name;
  227. u32 hw_flags;
  228. } board_info[] __devinitdata = {
  229. { "RealTek RTL8139 Fast Ethernet", RTL8139_CAPS },
  230. { "RealTek RTL8139B PCI/CardBus", RTL8139_CAPS },
  231. { "SMC1211TX EZCard 10/100 (RealTek RTL8139)", RTL8139_CAPS },
  232. /* { MPX5030, "Accton MPX5030 (RealTek RTL8139)", RTL8139_CAPS },*/
  233. { "Delta Electronics 8139 10/100BaseTX", RTL8139_CAPS },
  234. { "Addtron Technolgy 8139 10/100BaseTX", RTL8139_CAPS },
  235. { "D-Link DFE-538TX (RealTek RTL8139)", RTL8139_CAPS },
  236. { "D-Link DFE-690TXD (RealTek RTL8139)", RTL8139_CAPS },
  237. { "AboCom FE2000VX (RealTek RTL8139)", RTL8139_CAPS },
  238. { "Allied Telesyn 8139 CardBus", RTL8139_CAPS },
  239. { "RealTek RTL8129", RTL8129_CAPS },
  240. };
  243. static struct pci_device_id rtl8139_pci_tbl[] __devinitdata = {
  244. {0x10ec, 0x8139, PCI_ANY_ID, PCI_ANY_ID, 0, 0, RTL8139 },
  245. {0x10ec, 0x8138, PCI_ANY_ID, PCI_ANY_ID, 0, 0, RTL8139_CB },
  246. {0x1113, 0x1211, PCI_ANY_ID, PCI_ANY_ID, 0, 0, SMC1211TX },
  247. /* {0x1113, 0x1211, PCI_ANY_ID, PCI_ANY_ID, 0, 0, MPX5030 },*/
  248. {0x1500, 0x1360, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DELTA8139 },
  249. {0x4033, 0x1360, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ADDTRON8139 },
  250. {0x1186, 0x1300, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DFE538TX },
  251. {0x1186, 0x1340, PCI_ANY_ID, PCI_ANY_ID, 0, 0, DFE690TXD },
  252. {0x13d1, 0xab06, PCI_ANY_ID, PCI_ANY_ID, 0, 0, FE2000VX },
  253. {0x1259, 0xa117, PCI_ANY_ID, PCI_ANY_ID, 0, 0, ALLIED8139 },
  255. #ifdef CONFIG_8139TOO_8129
  256. {0x10ec, 0x8129, PCI_ANY_ID, PCI_ANY_ID, 0, 0, RTL8129 },
  257. #endif
  259. /* some crazy cards report invalid vendor ids like
  260.  * 0x0001 here.  The other ids are valid and constant,
  261.  * so we simply don't match on the main vendor id.
  262.  */
  263. {PCI_ANY_ID, 0x8139, 0x10ec, 0x8139, 0, 0, RTL8139 },
  264. {PCI_ANY_ID, 0x8139, 0x1186, 0x1300, 0, 0, DFE538TX },
  265. {PCI_ANY_ID, 0x8139, 0x13d1, 0xab06, 0, 0, FE2000VX },
  267. {0,}
  268. };
  269. MODULE_DEVICE_TABLE (pci, rtl8139_pci_tbl);
  272. /* The rest of these values should never change. */
  274. /* Symbolic offsets to registers. */
  275. enum RTL8139_registers {
  276. MAC0 = 0, /* Ethernet hardware address. */
  277. MAR0 = 8, /* Multicast filter. */
  278. TxStatus0 = 0x10, /* Transmit status (Four 32bit registers). */
  279. TxAddr0 = 0x20, /* Tx descriptors (also four 32bit). */
  280. RxBuf = 0x30,
  281. ChipCmd = 0x37,
  282. RxBufPtr = 0x38,
  283. RxBufAddr = 0x3A,
  284. IntrMask = 0x3C,
  285. IntrStatus = 0x3E,
  286. TxConfig = 0x40,
  287. ChipVersion = 0x43,
  288. RxConfig = 0x44,
  289. Timer = 0x48, /* A general-purpose counter. */
  290. RxMissed = 0x4C, /* 24 bits valid, write clears. */
  291. Cfg9346 = 0x50,
  292. Config0 = 0x51,
  293. Config1 = 0x52,
  294. FlashReg = 0x54,
  295. MediaStatus = 0x58,
  296. Config3 = 0x59,
  297. Config4 = 0x5A, /* absent on RTL-8139A */
  298. HltClk = 0x5B,
  299. MultiIntr = 0x5C,
  300. TxSummary = 0x60,
  301. BasicModeCtrl = 0x62,
  302. BasicModeStatus = 0x64,
  303. NWayAdvert = 0x66,
  304. NWayLPAR = 0x68,
  305. NWayExpansion = 0x6A,
  306. /* Undocumented registers, but required for proper operation. */
  307. FIFOTMS = 0x70, /* FIFO Control and test. */
  308. CSCR = 0x74, /* Chip Status and Configuration Register. */
  309. PARA78 = 0x78,
  310. PARA7c = 0x7c, /* Magic transceiver parameter register. */
  311. Config5 = 0xD8, /* absent on RTL-8139A */
  312. };
  314. enum ClearBitMasks {
  315. MultiIntrClear = 0xF000,
  316. ChipCmdClear = 0xE2,
  317. Config1Clear = (1<<7)|(1<<6)|(1<<3)|(1<<2)|(1<<1),
  318. };
  320. enum ChipCmdBits {
  321. CmdReset = 0x10,
  322. CmdRxEnb = 0x08,
  323. CmdTxEnb = 0x04,
  324. RxBufEmpty = 0x01,
  325. };
  327. /* Interrupt register bits, using my own meaningful names. */
  328. enum IntrStatusBits {
  329. PCIErr = 0x8000,
  330. PCSTimeout = 0x4000,
  331. RxFIFOOver = 0x40,
  332. RxUnderrun = 0x20,
  333. RxOverflow = 0x10,
  334. TxErr = 0x08,
  335. TxOK = 0x04,
  336. RxErr = 0x02,
  337. RxOK = 0x01,
  339. RxAckBits = RxFIFOOver | RxOverflow | RxOK,
  340. };
  342. enum TxStatusBits {
  343. TxHostOwns = 0x2000,
  344. TxUnderrun = 0x4000,
  345. TxStatOK = 0x8000,
  346. TxOutOfWindow = 0x20000000,
  347. TxAborted = 0x40000000,
  348. TxCarrierLost = 0x80000000,
  349. };
  350. enum RxStatusBits {
  351. RxMulticast = 0x8000,
  352. RxPhysical = 0x4000,
  353. RxBroadcast = 0x2000,
  354. RxBadSymbol = 0x0020,
  355. RxRunt = 0x0010,
  356. RxTooLong = 0x0008,
  357. RxCRCErr = 0x0004,
  358. RxBadAlign = 0x0002,
  359. RxStatusOK = 0x0001,
  360. };
  362. /* Bits in RxConfig. */
  363. enum rx_mode_bits {
  364. AcceptErr = 0x20,
  365. AcceptRunt = 0x10,
  366. AcceptBroadcast = 0x08,
  367. AcceptMulticast = 0x04,
  368. AcceptMyPhys = 0x02,
  369. AcceptAllPhys = 0x01,
  370. };
  372. /* Bits in TxConfig. */
  373. enum tx_config_bits {
  374. TxIFG1 = (1 << 25), /* Interframe Gap Time */
  375. TxIFG0 = (1 << 24), /* Enabling these bits violates IEEE 802.3 */
  376. TxLoopBack = (1 << 18) | (1 << 17), /* enable loopback test mode */
  377. TxCRC = (1 << 16), /* DISABLE appending CRC to end of Tx packets */
  378. TxClearAbt = (1 << 0), /* Clear abort (WO) */
  379. TxDMAShift = 8, /* DMA burst value (0-7) is shifted this many bits */
  380. TxRetryShift = 4, /* TXRR value (0-15) is shifted this many bits */
  382. TxVersionMask = 0x7C800000, /* mask out version bits 30-26, 23 */
  383. };
  385. /* Bits in Config1 */
  386. enum Config1Bits {
  387. Cfg1_PM_Enable = 0x01,
  388. Cfg1_VPD_Enable = 0x02,
  389. Cfg1_PIO = 0x04,
  390. Cfg1_MMIO = 0x08,
  391. LWAKE = 0x10, /* not on 8139, 8139A */
  392. Cfg1_Driver_Load = 0x20,
  393. Cfg1_LED0 = 0x40,
  394. Cfg1_LED1 = 0x80,
  395. SLEEP = (1 << 1), /* only on 8139, 8139A */
  396. PWRDN = (1 << 0), /* only on 8139, 8139A */
  397. };
  399. /* Bits in Config3 */
  400. enum Config3Bits {
  401. Cfg3_FBtBEn    = (1 << 0), /* 1 = Fast Back to Back */
  402. Cfg3_FuncRegEn = (1 << 1), /* 1 = enable CardBus Function registers */
  403. Cfg3_CLKRUN_En = (1 << 2), /* 1 = enable CLKRUN */
  404. Cfg3_CardB_En  = (1 << 3), /* 1 = enable CardBus registers */
  405. Cfg3_LinkUp    = (1 << 4), /* 1 = wake up on link up */
  406. Cfg3_Magic     = (1 << 5), /* 1 = wake up on Magic Packet (tm) */
  407. Cfg3_PARM_En   = (1 << 6), /* 0 = software can set twister parameters */
  408. Cfg3_GNTSel    = (1 << 7), /* 1 = delay 1 clock from PCI GNT signal */
  409. };
  411. /* Bits in Config4 */
  412. enum Config4Bits {
  413. LWPTN = (1 << 2), /* not on 8139, 8139A */
  414. };
  416. /* Bits in Config5 */
  417. enum Config5Bits {
  418. Cfg5_PME_STS     = (1 << 0), /* 1 = PCI reset resets PME_Status */
  419. Cfg5_LANWake     = (1 << 1), /* 1 = enable LANWake signal */
  420. Cfg5_LDPS        = (1 << 2), /* 0 = save power when link is down */
  421. Cfg5_FIFOAddrPtr = (1 << 3), /* Realtek internal SRAM testing */
  422. Cfg5_UWF         = (1 << 4), /* 1 = accept unicast wakeup frame */
  423. Cfg5_MWF         = (1 << 5), /* 1 = accept multicast wakeup frame */
  424. Cfg5_BWF         = (1 << 6), /* 1 = accept broadcast wakeup frame */
  425. };
  427. enum RxConfigBits {
  428. /* rx fifo threshold */
  429. RxCfgFIFOShift = 13,
  430. RxCfgFIFONone = (7 << RxCfgFIFOShift),
  432. /* Max DMA burst */
  433. RxCfgDMAShift = 8,
  434. RxCfgDMAUnlimited = (7 << RxCfgDMAShift),
  436. /* rx ring buffer length */
  437. RxCfgRcv8K = 0,
  438. RxCfgRcv16K = (1 << 11),
  439. RxCfgRcv32K = (1 << 12),
  440. RxCfgRcv64K = (1 << 11) | (1 << 12),
  442. /* Disable packet wrap at end of Rx buffer */
  443. RxNoWrap = (1 << 7),
  444. };
  447. /* Twister tuning parameters from RealTek.
  448.    Completely undocumented, but required to tune bad links. */
  449. enum CSCRBits {
  450. CSCR_LinkOKBit = 0x0400,
  451. CSCR_LinkChangeBit = 0x0800,
  452. CSCR_LinkStatusBits = 0x0f000,
  453. CSCR_LinkDownOffCmd = 0x003c0,
  454. CSCR_LinkDownCmd = 0x0f3c0,
  455. };
  458. enum Cfg9346Bits {
  459. Cfg9346_Lock = 0x00,
  460. Cfg9346_Unlock = 0xC0,
  461. };
  464. #define PARA78_default 0x78fa8388
  465. #define PARA7c_default 0xcb38de43 /* param[0][3] */
  466. #define PARA7c_xxx 0xcb38de43
  467. static const unsigned long param[4][4] = {
  468. {0xcb39de43, 0xcb39ce43, 0xfb38de03, 0xcb38de43},
  469. {0xcb39de43, 0xcb39ce43, 0xcb39ce83, 0xcb39ce83},
  470. {0xcb39de43, 0xcb39ce43, 0xcb39ce83, 0xcb39ce83},
  471. {0xbb39de43, 0xbb39ce43, 0xbb39ce83, 0xbb39ce83}
  472. };
  474. typedef enum {
  475. CH_8139 = 0,
  476. CH_8139_K,
  477. CH_8139A,
  478. CH_8139B,
  479. CH_8130,
  480. CH_8139C,
  481. } chip_t;
  483. enum chip_flags {
  484. HasHltClk = (1 << 0),
  485. HasLWake = (1 << 1),
  486. };
  489. /* directly indexed by chip_t, above */
  490. const static struct {
  491. const char *name;
  492. u8 version; /* from RTL8139C docs */
  493. u32 RxConfigMask; /* should clear the bits supported by this chip */
  494. u32 flags;
  495. } rtl_chip_info[] = {
  496. { "RTL-8139",
  497.   0x40,
  498.   0xf0fe0040, /* XXX copied from RTL8139A, verify */
  499.   HasHltClk,
  500. },
  502. { "RTL-8139 rev K",
  503.   0x60,
  504.   0xf0fe0040,
  505.   HasHltClk,
  506. },
  508. { "RTL-8139A",
  509.   0x70,
  510.   0xf0fe0040,
  511.   HasHltClk, /* XXX undocumented? */
  512. },
  514. { "RTL-8139B",
  515.   0x78,
  516.   0xf0fc0040,
  517.   HasLWake,
  518. },
  520. { "RTL-8130",
  521.   0x7C,
  522.   0xf0fe0040, /* XXX copied from RTL8139A, verify */
  523.   HasLWake,
  524. },
  526. { "RTL-8139C",
  527.   0x74,
  528.   0xf0fc0040, /* XXX copied from RTL8139B, verify */
  529.   HasLWake,
  530. },
  532. };
  534. struct rtl_extra_stats {
  535. unsigned long early_rx;
  536. unsigned long tx_buf_mapped;
  537. unsigned long tx_timeouts;
  538. unsigned long rx_lost_in_ring;
  539. };
  541. struct rtl8139_private {
  542. void *mmio_addr;
  543. int drv_flags;
  544. struct pci_dev *pci_dev;
  545. struct net_device_stats stats;
  546. unsigned char *rx_ring;
  547. unsigned int cur_rx; /* Index into the Rx buffer of next Rx pkt. */
  548. unsigned int tx_flag;
  549. unsigned long cur_tx;
  550. unsigned long dirty_tx;
  551. unsigned char *tx_buf[NUM_TX_DESC]; /* Tx bounce buffers */
  552. unsigned char *tx_bufs; /* Tx bounce buffer region. */
  553. dma_addr_t rx_ring_dma;
  554. dma_addr_t tx_bufs_dma;
  555. signed char phys[4]; /* MII device addresses. */
  556. char twistie, twist_row, twist_col; /* Twister tune state. */
  557. unsigned int default_port:4; /* Last dev->if_port value. */
  558. unsigned int medialock:1; /* Don't sense media type. */
  559. spinlock_t lock;
  560. chip_t chipset;
  561. pid_t thr_pid;
  562. wait_queue_head_t thr_wait;
  563. struct completion thr_exited;
  564. u32 rx_config;
  565. struct rtl_extra_stats xstats;
  566. int time_to_die;
  567. struct mii_if_info mii;
  568. };
  570. MODULE_AUTHOR ("Jeff Garzik <jgarzik@mandrakesoft.com>");
  571. MODULE_DESCRIPTION ("RealTek RTL-8139 Fast Ethernet driver");
  572. MODULE_LICENSE("GPL");
  574. MODULE_PARM (multicast_filter_limit, "i");
  575. MODULE_PARM (max_interrupt_work, "i");
  576. MODULE_PARM (media, "1-" __MODULE_STRING(MAX_UNITS) "i");
  577. MODULE_PARM (full_duplex, "1-" __MODULE_STRING(MAX_UNITS) "i");
  578. MODULE_PARM (debug, "i");
  579. MODULE_PARM_DESC (debug, "8139too bitmapped message enable number");
  580. MODULE_PARM_DESC (multicast_filter_limit, "8139too maximum number of filtered multicast addresses");
  581. MODULE_PARM_DESC (max_interrupt_work, "8139too maximum events handled per interrupt");
  582. MODULE_PARM_DESC (media, "8139too: Bits 4+9: force full duplex, bit 5: 100Mbps");
  583. MODULE_PARM_DESC (full_duplex, "8139too: Force full duplex for board(s) (1)");
  585. static int read_eeprom (void *ioaddr, int location, int addr_len);
  586. static int rtl8139_open (struct net_device *dev);
  587. static int mdio_read (struct net_device *dev, int phy_id, int location);
  588. static void mdio_write (struct net_device *dev, int phy_id, int location,
  589. int val);
  590. static int rtl8139_thread (void *data);
  591. static void rtl8139_tx_timeout (struct net_device *dev);
  592. static void rtl8139_init_ring (struct net_device *dev);
  593. static int rtl8139_start_xmit (struct sk_buff *skb,
  594.        struct net_device *dev);
  595. static void rtl8139_interrupt (int irq, void *dev_instance,
  596.        struct pt_regs *regs);
  597. static int rtl8139_close (struct net_device *dev);
  598. static int netdev_ioctl (struct net_device *dev, struct ifreq *rq, int cmd);
  599. static struct net_device_stats *rtl8139_get_stats (struct net_device *dev);
  600. static inline u32 ether_crc (int length, unsigned char *data);
  601. static void rtl8139_set_rx_mode (struct net_device *dev);
  602. static void __set_rx_mode (struct net_device *dev);
  603. static void rtl8139_hw_start (struct net_device *dev);
  605. #ifdef USE_IO_OPS
  607. #define RTL_R8(reg) inb (((unsigned long)ioaddr) + (reg))
  608. #define RTL_R16(reg) inw (((unsigned long)ioaddr) + (reg))
  609. #define RTL_R32(reg) ((unsigned long) inl (((unsigned long)ioaddr) + (reg)))
  610. #define RTL_W8(reg, val8) outb ((val8), ((unsigned long)ioaddr) + (reg))
  611. #define RTL_W16(reg, val16) outw ((val16), ((unsigned long)ioaddr) + (reg))
  612. #define RTL_W32(reg, val32) outl ((val32), ((unsigned long)ioaddr) + (reg))
  613. #define RTL_W8_F RTL_W8
  614. #define RTL_W16_F RTL_W16
  615. #define RTL_W32_F RTL_W32
  616. #undef readb
  617. #undef readw
  618. #undef readl
  619. #undef writeb
  620. #undef writew
  621. #undef writel
  622. #define readb(addr) inb((unsigned long)(addr))
  623. #define readw(addr) inw((unsigned long)(addr))
  624. #define readl(addr) inl((unsigned long)(addr))
  625. #define writeb(val,addr) outb((val),(unsigned long)(addr))
  626. #define writew(val,addr) outw((val),(unsigned long)(addr))
  627. #define writel(val,addr) outl((val),(unsigned long)(addr))
  629. #else
  631. /* write MMIO register, with flush */
  632. /* Flush avoids rtl8139 bug w/ posted MMIO writes */
  633. #define RTL_W8_F(reg, val8) do { writeb ((val8), ioaddr + (reg)); readb (ioaddr + (reg)); } while (0)
  634. #define RTL_W16_F(reg, val16) do { writew ((val16), ioaddr + (reg)); readw (ioaddr + (reg)); } while (0)
  635. #define RTL_W32_F(reg, val32) do { writel ((val32), ioaddr + (reg)); readl (ioaddr + (reg)); } while (0)
  638. #define MMIO_FLUSH_AUDIT_COMPLETE 1
  639. #if MMIO_FLUSH_AUDIT_COMPLETE
  641. /* write MMIO register */
  642. #define RTL_W8(reg, val8) writeb ((val8), ioaddr + (reg))
  643. #define RTL_W16(reg, val16) writew ((val16), ioaddr + (reg))
  644. #define RTL_W32(reg, val32) writel ((val32), ioaddr + (reg))
  646. #else
  648. /* write MMIO register, then flush */
  649. #define RTL_W8 RTL_W8_F
  650. #define RTL_W16 RTL_W16_F
  651. #define RTL_W32 RTL_W32_F
  653. #endif /* MMIO_FLUSH_AUDIT_COMPLETE */
  655. /* read MMIO register */
  656. #define RTL_R8(reg) readb (ioaddr + (reg))
  657. #define RTL_R16(reg) readw (ioaddr + (reg))
  658. #define RTL_R32(reg) ((unsigned long) readl (ioaddr + (reg)))
  660. #endif /* USE_IO_OPS */
  663. static const u16 rtl8139_intr_mask =
  664. PCIErr | PCSTimeout | RxUnderrun | RxOverflow | RxFIFOOver |
  665. TxErr | TxOK | RxErr | RxOK;
  667. static const unsigned int rtl8139_rx_config =
  668. RxCfgRcv32K | RxNoWrap |
  669. (RX_FIFO_THRESH << RxCfgFIFOShift) |
  670. (RX_DMA_BURST << RxCfgDMAShift);
  672. static const unsigned int rtl8139_tx_config =
  673. (TX_DMA_BURST << TxDMAShift) | (TX_RETRY << TxRetryShift);
  675. static void __rtl8139_cleanup_dev (struct net_device *dev)
  676. {
  677. struct rtl8139_private *tp;
  678. struct pci_dev *pdev;
  680. assert (dev != NULL);
  681. assert (dev->priv != NULL);
  683. tp = dev->priv;
  684. assert (tp->pci_dev != NULL);
  685. pdev = tp->pci_dev;
  687. #ifndef USE_IO_OPS
  688. if (tp->mmio_addr)
  689. iounmap (tp->mmio_addr);
  690. #endif /* !USE_IO_OPS */
  692. /* it's ok to call this even if we have no regions to free */
  693. pci_release_regions (pdev);
  695. #ifndef RTL8139_NDEBUG
  696. /* poison memory before freeing */
  697. memset (dev, 0xBC,
  698. sizeof (struct net_device) +
  699. sizeof (struct rtl8139_private));
  700. #endif /* RTL8139_NDEBUG */
  702. kfree (dev);
  704. pci_set_drvdata (pdev, NULL);
  705. }
  708. static void rtl8139_chip_reset (void *ioaddr)
  709. {
  710. int i;
  712. /* Soft reset the chip. */
  713. RTL_W8 (ChipCmd, CmdReset);
  715. /* Check that the chip has finished the reset. */
  716. for (i = 1000; i > 0; i--) {
  717. barrier();
  718. if ((RTL_R8 (ChipCmd) & CmdReset) == 0)
  719. break;
  720. udelay (10);
  721. }
  722. }
  725. static int __devinit rtl8139_init_board (struct pci_dev *pdev,
  726.  struct net_device **dev_out)
  727. {
  728. void *ioaddr;
  729. struct net_device *dev;
  730. struct rtl8139_private *tp;
  731. u8 tmp8;
  732. int rc;
  733. unsigned int i;
  734. u32 pio_start, pio_end, pio_flags, pio_len;
  735. unsigned long mmio_start, mmio_end, mmio_flags, mmio_len;
  736. u32 tmp;
  738. assert (pdev != NULL);
  740. *dev_out = NULL;
  742. /* dev and dev->priv zeroed in alloc_etherdev */
  743. dev = alloc_etherdev (sizeof (*tp));
  744. if (dev == NULL) {
  745. printk (KERN_ERR PFX "%s: Unable to alloc new net devicen", pdev->slot_name);
  746. return -ENOMEM;
  747. }
  748. SET_MODULE_OWNER(dev);
  749. tp = dev->priv;
  750. tp->pci_dev = pdev;
  752. /* enable device (incl. PCI PM wakeup and hotplug setup) */
  753. rc = pci_enable_device (pdev);
  754. if (rc)
  755. goto err_out;
  757. pio_start = pci_resource_start (pdev, 0);
  758. pio_end = pci_resource_end (pdev, 0);
  759. pio_flags = pci_resource_flags (pdev, 0);
  760. pio_len = pci_resource_len (pdev, 0);
  762. mmio_start = pci_resource_start (pdev, 1);
  763. mmio_end = pci_resource_end (pdev, 1);
  764. mmio_flags = pci_resource_flags (pdev, 1);
  765. mmio_len = pci_resource_len (pdev, 1);
  767. /* set this immediately, we need to know before
  768.  * we talk to the chip directly */
  769. DPRINTK("PIO region size == 0x%02Xn", pio_len);
  770. DPRINTK("MMIO region size == 0x%02lXn", mmio_len);
  772. #ifdef USE_IO_OPS
  773. /* make sure PCI base addr 0 is PIO */
  774. if (!(pio_flags & IORESOURCE_IO)) {
  775. printk (KERN_ERR PFX "%s: region #0 not a PIO resource, abortingn", pdev->slot_name);
  776. rc = -ENODEV;
  777. goto err_out;
  778. }
  779. /* check for weird/broken PCI region reporting */
  780. if (pio_len < RTL_MIN_IO_SIZE) {
  781. printk (KERN_ERR PFX "%s: Invalid PCI I/O region size(s), abortingn", pdev->slot_name);
  782. rc = -ENODEV;
  783. goto err_out;
  784. }
  785. #else
  786. /* make sure PCI base addr 1 is MMIO */
  787. if (!(mmio_flags & IORESOURCE_MEM)) {
  788. printk (KERN_ERR PFX "%s: region #1 not an MMIO resource, abortingn", pdev->slot_name);
  789. rc = -ENODEV;
  790. goto err_out;
  791. }
  792. if (mmio_len < RTL_MIN_IO_SIZE) {
  793. printk (KERN_ERR PFX "%s: Invalid PCI mem region size(s), abortingn", pdev->slot_name);
  794. rc = -ENODEV;
  795. goto err_out;
  796. }
  797. #endif
  799. rc = pci_request_regions (pdev, "8139too");
  800. if (rc)
  801. goto err_out;
  803. /* enable PCI bus-mastering */
  804. pci_set_master (pdev);
  806. #ifdef USE_IO_OPS
  807. ioaddr = (void *) pio_start;
  808. dev->base_addr = pio_start;
  809. tp->mmio_addr = ioaddr;
  810. #else
  811. /* ioremap MMIO region */
  812. ioaddr = ioremap (mmio_start, mmio_len);
  813. if (ioaddr == NULL) {
  814. printk (KERN_ERR PFX "%s: cannot remap MMIO, abortingn", pdev->slot_name);
  815. rc = -EIO;
  816. goto err_out;
  817. }
  818. dev->base_addr = (long) ioaddr;
  819. tp->mmio_addr = ioaddr;
  820. #endif /* USE_IO_OPS */
  822. /* Bring old chips out of low-power mode. */
  823. RTL_W8 (HltClk, 'R');
  825. /* check for missing/broken hardware */
  826. if (RTL_R32 (TxConfig) == 0xFFFFFFFF) {
  827. printk (KERN_ERR PFX "%s: Chip not responding, ignoring boardn",
  828. pdev->slot_name);
  829. rc = -EIO;
  830. goto err_out;
  831. }
  833. /* identify chip attached to board */
  834. tmp = RTL_R8 (ChipVersion);
  835. for (i = 0; i < ARRAY_SIZE (rtl_chip_info); i++)
  836. if (tmp == rtl_chip_info[i].version) {
  837. tp->chipset = i;
  838. goto match;
  839. }
  841. /* if unknown chip, assume array element #0, original RTL-8139 in this case */
  842. printk (KERN_DEBUG PFX "%s: unknown chip version, assuming RTL-8139n",
  843. pdev->slot_name);
  844. printk (KERN_DEBUG PFX "%s: TxConfig = 0x%lxn", pdev->slot_name, RTL_R32 (TxConfig));
  845. tp->chipset = 0;
  847. match:
  848. DPRINTK ("chipset id (%d) == index %d, '%s'n",
  849. tmp,
  850. tp->chipset,
  851. rtl_chip_info[tp->chipset].name);
  853. if (tp->chipset >= CH_8139B) {
  854. u8 new_tmp8 = tmp8 = RTL_R8 (Config1);
  855. DPRINTK("PCI PM wakeupn");
  856. if ((rtl_chip_info[tp->chipset].flags & HasLWake) &&
  857.     (tmp8 & LWAKE))
  858. new_tmp8 &= ~LWAKE;
  859. new_tmp8 |= Cfg1_PM_Enable;
  860. if (new_tmp8 != tmp8) {
  861. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  862. RTL_W8 (Config1, tmp8);
  863. RTL_W8 (Cfg9346, Cfg9346_Lock);
  864. }
  865. if (rtl_chip_info[tp->chipset].flags & HasLWake) {
  866. tmp8 = RTL_R8 (Config4);
  867. if (tmp8 & LWPTN)
  868. RTL_W8 (Config4, tmp8 & ~LWPTN);
  869. }
  870. } else {
  871. DPRINTK("Old chip wakeupn");
  872. tmp8 = RTL_R8 (Config1);
  873. tmp8 &= ~(SLEEP | PWRDN);
  874. RTL_W8 (Config1, tmp8);
  875. }
  877. rtl8139_chip_reset (ioaddr);
  879. *dev_out = dev;
  880. return 0;
  882. err_out:
  883. __rtl8139_cleanup_dev (dev);
  884. return rc;
  885. }
  888. static int __devinit rtl8139_init_one (struct pci_dev *pdev,
  889.        const struct pci_device_id *ent)
  890. {
  891. struct net_device *dev = NULL;
  892. struct rtl8139_private *tp;
  893. int i, addr_len, option;
  894. void *ioaddr;
  895. static int board_idx = -1;
  896. u8 pci_rev;
  898. assert (pdev != NULL);
  899. assert (ent != NULL);
  901. board_idx++;
  903. /* when we're built into the kernel, the driver version message
  904.  * is only printed if at least one 8139 board has been found
  905.  */
  906. #ifndef MODULE
  907. {
  908. static int printed_version;
  909. if (!printed_version++)
  910. printk (KERN_INFO RTL8139_DRIVER_NAME "n");
  911. }
  912. #endif
  914. pci_read_config_byte(pdev, PCI_REVISION_ID, &pci_rev);
  916. if (pdev->vendor == PCI_VENDOR_ID_REALTEK &&
  917.     pdev->device == PCI_DEVICE_ID_REALTEK_8139 && pci_rev >= 0x20) {
  918. printk(KERN_INFO PFX "pci dev %s (id %04x:%04x rev %02x) is an enhanced 8139C+ chipn",
  919.        pdev->slot_name, pdev->vendor, pdev->device, pci_rev);
  920. printk(KERN_INFO PFX "Use the "8139cp" driver for improved performance and stability.n");
  921. }
  923. i = rtl8139_init_board (pdev, &dev);
  924. if (i < 0)
  925. return i;
  927. tp = dev->priv;
  928. ioaddr = tp->mmio_addr;
  930. assert (ioaddr != NULL);
  931. assert (dev != NULL);
  932. assert (tp != NULL);
  934. addr_len = read_eeprom (ioaddr, 0, 8) == 0x8129 ? 8 : 6;
  935. for (i = 0; i < 3; i++)
  936. ((u16 *) (dev->dev_addr))[i] =
  937.     le16_to_cpu (read_eeprom (ioaddr, i + 7, addr_len));
  939. /* The Rtl8139-specific entries in the device structure. */
  940. dev->open = rtl8139_open;
  941. dev->hard_start_xmit = rtl8139_start_xmit;
  942. dev->stop = rtl8139_close;
  943. dev->get_stats = rtl8139_get_stats;
  944. dev->set_multicast_list = rtl8139_set_rx_mode;
  945. dev->do_ioctl = netdev_ioctl;
  946. dev->tx_timeout = rtl8139_tx_timeout;
  947. dev->watchdog_timeo = TX_TIMEOUT;
  948. dev->features |= NETIF_F_SG|NETIF_F_HW_CSUM;
  950. dev->irq = pdev->irq;
  952. /* dev->priv/tp zeroed and aligned in init_etherdev */
  953. tp = dev->priv;
  955. /* note: tp->chipset set in rtl8139_init_board */
  956. tp->drv_flags = board_info[ent->driver_data].hw_flags;
  957. tp->mmio_addr = ioaddr;
  958. spin_lock_init (&tp->lock);
  959. init_waitqueue_head (&tp->thr_wait);
  960. init_completion (&tp->thr_exited);
  961. tp->mii.dev = dev;
  962. tp->mii.mdio_read = mdio_read;
  963. tp->mii.mdio_write = mdio_write;
  965. /* dev is fully set up and ready to use now */
  966. DPRINTK("about to register device named %s (%p)...n", dev->name, dev);
  967. i = register_netdev (dev);
  968. if (i) goto err_out;
  970. pci_set_drvdata (pdev, dev);
  972. printk (KERN_INFO "%s: %s at 0x%lx, "
  973. "%2.2x:%2.2x:%2.2x:%2.2x:%2.2x:%2.2x, "
  974. "IRQ %dn",
  975. dev->name,
  976. board_info[ent->driver_data].name,
  977. dev->base_addr,
  978. dev->dev_addr[0], dev->dev_addr[1],
  979. dev->dev_addr[2], dev->dev_addr[3],
  980. dev->dev_addr[4], dev->dev_addr[5],
  981. dev->irq);
  983. printk (KERN_DEBUG "%s:  Identified 8139 chip type '%s'n",
  984. dev->name, rtl_chip_info[tp->chipset].name);
  986. /* Find the connected MII xcvrs.
  987.    Doing this in open() would allow detecting external xcvrs later, but
  988.    takes too much time. */
  989. #ifdef CONFIG_8139TOO_8129
  990. if (tp->drv_flags & HAS_MII_XCVR) {
  991. int phy, phy_idx = 0;
  992. for (phy = 0; phy < 32 && phy_idx < sizeof(tp->phys); phy++) {
  993. int mii_status = mdio_read(dev, phy, 1);
  994. if (mii_status != 0xffff  &&  mii_status != 0x0000) {
  995. u16 advertising = mdio_read(dev, phy, 4);
  996. tp->phys[phy_idx++] = phy;
  997. printk(KERN_INFO "%s: MII transceiver %d status 0x%4.4x "
  998.    "advertising %4.4x.n",
  999.    dev->name, phy, mii_status, advertising);
  1000. }
  1001. }
  1002. if (phy_idx == 0) {
  1003. printk(KERN_INFO "%s: No MII transceivers found!  Assuming SYM "
  1004.    "transceiver.n",
  1005.    dev->name);
  1006. tp->phys[0] = 32;
  1007. }
  1008. } else
  1009. #endif
  1010. tp->phys[0] = 32;
  1012. /* The lower four bits are the media type. */
  1013. option = (board_idx >= MAX_UNITS) ? 0 : media[board_idx];
  1014. if (option > 0) {
  1015. tp->mii.full_duplex = (option & 0x210) ? 1 : 0;
  1016. tp->default_port = option & 0xFF;
  1017. if (tp->default_port)
  1018. tp->medialock = 1;
  1019. }
  1020. if (board_idx < MAX_UNITS  &&  full_duplex[board_idx] > 0)
  1021. tp->mii.full_duplex = full_duplex[board_idx];
  1022. if (tp->mii.full_duplex) {
  1023. printk(KERN_INFO "%s: Media type forced to Full Duplex.n", dev->name);
  1024. /* Changing the MII-advertised media because might prevent
  1025.    re-connection. */
  1026. tp->mii.duplex_lock = 1;
  1027. }
  1028. if (tp->default_port) {
  1029. printk(KERN_INFO "  Forcing %dMbps %s-duplex operation.n",
  1030.    (option & 0x20 ? 100 : 10),
  1031.    (option & 0x10 ? "full" : "half"));
  1032. mdio_write(dev, tp->phys[0], 0,
  1033.    ((option & 0x20) ? 0x2000 : 0) |  /* 100Mbps? */
  1034.    ((option & 0x10) ? 0x0100 : 0)); /* Full duplex? */
  1035. }
  1037. /* Put the chip into low-power mode. */
  1038. if (rtl_chip_info[tp->chipset].flags & HasHltClk)
  1039. RTL_W8 (HltClk, 'H'); /* 'R' would leave the clock running. */
  1041. return 0;
  1043. err_out:
  1044. __rtl8139_cleanup_dev (dev);
  1045. return i;
  1046. }
  1049. static void __devexit rtl8139_remove_one (struct pci_dev *pdev)
  1050. {
  1051. struct net_device *dev = pci_get_drvdata (pdev);
  1052. struct rtl8139_private *np;
  1054. assert (dev != NULL);
  1055. np = dev->priv;
  1056. assert (np != NULL);
  1058. unregister_netdev (dev);
  1060. __rtl8139_cleanup_dev (dev);
  1061. }
  1064. /* Serial EEPROM section. */
  1066. /*  EEPROM_Ctrl bits. */
  1067. #define EE_SHIFT_CLK 0x04 /* EEPROM shift clock. */
  1068. #define EE_CS 0x08 /* EEPROM chip select. */
  1069. #define EE_DATA_WRITE 0x02 /* EEPROM chip data in. */
  1070. #define EE_WRITE_0 0x00
  1071. #define EE_WRITE_1 0x02
  1072. #define EE_DATA_READ 0x01 /* EEPROM chip data out. */
  1073. #define EE_ENB (0x80 | EE_CS)
  1075. /* Delay between EEPROM clock transitions.
  1076.    No extra delay is needed with 33Mhz PCI, but 66Mhz may change this.
  1077.  */
  1079. #define eeprom_delay() readl(ee_addr)
  1081. /* The EEPROM commands include the alway-set leading bit. */
  1082. #define EE_WRITE_CMD (5)
  1083. #define EE_READ_CMD (6)
  1084. #define EE_ERASE_CMD (7)
  1086. static int __devinit read_eeprom (void *ioaddr, int location, int addr_len)
  1087. {
  1088. int i;
  1089. unsigned retval = 0;
  1090. void *ee_addr = ioaddr + Cfg9346;
  1091. int read_cmd = location | (EE_READ_CMD << addr_len);
  1093. writeb (EE_ENB & ~EE_CS, ee_addr);
  1094. writeb (EE_ENB, ee_addr);
  1095. eeprom_delay ();
  1097. /* Shift the read command bits out. */
  1098. for (i = 4 + addr_len; i >= 0; i--) {
  1099. int dataval = (read_cmd & (1 << i)) ? EE_DATA_WRITE : 0;
  1100. writeb (EE_ENB | dataval, ee_addr);
  1101. eeprom_delay ();
  1102. writeb (EE_ENB | dataval | EE_SHIFT_CLK, ee_addr);
  1103. eeprom_delay ();
  1104. }
  1105. writeb (EE_ENB, ee_addr);
  1106. eeprom_delay ();
  1108. for (i = 16; i > 0; i--) {
  1109. writeb (EE_ENB | EE_SHIFT_CLK, ee_addr);
  1110. eeprom_delay ();
  1111. retval =
  1112.     (retval << 1) | ((readb (ee_addr) & EE_DATA_READ) ? 1 :
  1113.      0);
  1114. writeb (EE_ENB, ee_addr);
  1115. eeprom_delay ();
  1116. }
  1118. /* Terminate the EEPROM access. */
  1119. writeb (~EE_CS, ee_addr);
  1120. eeprom_delay ();
  1122. return retval;
  1123. }
  1125. /* MII serial management: mostly bogus for now. */
  1126. /* Read and write the MII management registers using software-generated
  1127.    serial MDIO protocol.
  1128.    The maximum data clock rate is 2.5 Mhz.  The minimum timing is usually
  1129.    met by back-to-back PCI I/O cycles, but we insert a delay to avoid
  1130.    "overclocking" issues. */
  1131. #define MDIO_DIR 0x80
  1132. #define MDIO_DATA_OUT 0x04
  1133. #define MDIO_DATA_IN 0x02
  1134. #define MDIO_CLK 0x01
  1135. #define MDIO_WRITE0 (MDIO_DIR)
  1136. #define MDIO_WRITE1 (MDIO_DIR | MDIO_DATA_OUT)
  1138. #define mdio_delay(mdio_addr) readb(mdio_addr)
  1141. static char mii_2_8139_map[8] = {
  1142. BasicModeCtrl,
  1143. BasicModeStatus,
  1144. 0,
  1145. 0,
  1146. NWayAdvert,
  1147. NWayLPAR,
  1148. NWayExpansion,
  1149. 0
  1150. };
  1153. #ifdef CONFIG_8139TOO_8129
  1154. /* Syncronize the MII management interface by shifting 32 one bits out. */
  1155. static void mdio_sync (void *mdio_addr)
  1156. {
  1157. int i;
  1159. for (i = 32; i >= 0; i--) {
  1160. writeb (MDIO_WRITE1, mdio_addr);
  1161. mdio_delay (mdio_addr);
  1162. writeb (MDIO_WRITE1 | MDIO_CLK, mdio_addr);
  1163. mdio_delay (mdio_addr);
  1164. }
  1165. }
  1166. #endif
  1168. static int mdio_read (struct net_device *dev, int phy_id, int location)
  1169. {
  1170. struct rtl8139_private *tp = dev->priv;
  1171. int retval = 0;
  1172. #ifdef CONFIG_8139TOO_8129
  1173. void *mdio_addr = tp->mmio_addr + Config4;
  1174. int mii_cmd = (0xf6 << 10) | (phy_id << 5) | location;
  1175. int i;
  1176. #endif
  1178. if (phy_id > 31) { /* Really a 8139.  Use internal registers. */
  1179. return location < 8 && mii_2_8139_map[location] ?
  1180.     readw (tp->mmio_addr + mii_2_8139_map[location]) : 0;
  1181. }
  1183. #ifdef CONFIG_8139TOO_8129
  1184. mdio_sync (mdio_addr);
  1185. /* Shift the read command bits out. */
  1186. for (i = 15; i >= 0; i--) {
  1187. int dataval = (mii_cmd & (1 << i)) ? MDIO_DATA_OUT : 0;
  1189. writeb (MDIO_DIR | dataval, mdio_addr);
  1190. mdio_delay (mdio_addr);
  1191. writeb (MDIO_DIR | dataval | MDIO_CLK, mdio_addr);
  1192. mdio_delay (mdio_addr);
  1193. }
  1195. /* Read the two transition, 16 data, and wire-idle bits. */
  1196. for (i = 19; i > 0; i--) {
  1197. writeb (0, mdio_addr);
  1198. mdio_delay (mdio_addr);
  1199. retval = (retval << 1) | ((readb (mdio_addr) & MDIO_DATA_IN) ? 1 : 0);
  1200. writeb (MDIO_CLK, mdio_addr);
  1201. mdio_delay (mdio_addr);
  1202. }
  1203. #endif
  1205. return (retval >> 1) & 0xffff;
  1206. }
  1209. static void mdio_write (struct net_device *dev, int phy_id, int location,
  1210. int value)
  1211. {
  1212. struct rtl8139_private *tp = dev->priv;
  1213. #ifdef CONFIG_8139TOO_8129
  1214. void *mdio_addr = tp->mmio_addr + Config4;
  1215. int mii_cmd = (0x5002 << 16) | (phy_id << 23) | (location << 18) | value;
  1216. int i;
  1217. #endif
  1219. if (phy_id > 31) { /* Really a 8139.  Use internal registers. */
  1220. void *ioaddr = tp->mmio_addr;
  1221. if (location == 0) {
  1222. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  1223. RTL_W16 (BasicModeCtrl, value);
  1224. RTL_W8 (Cfg9346, Cfg9346_Lock);
  1225. } else if (location < 8 && mii_2_8139_map[location])
  1226. RTL_W16 (mii_2_8139_map[location], value);
  1227. return;
  1228. }
  1230. #ifdef CONFIG_8139TOO_8129
  1231. mdio_sync (mdio_addr);
  1233. /* Shift the command bits out. */
  1234. for (i = 31; i >= 0; i--) {
  1235. int dataval =
  1236.     (mii_cmd & (1 << i)) ? MDIO_WRITE1 : MDIO_WRITE0;
  1237. writeb (dataval, mdio_addr);
  1238. mdio_delay (mdio_addr);
  1239. writeb (dataval | MDIO_CLK, mdio_addr);
  1240. mdio_delay (mdio_addr);
  1241. }
  1242. /* Clear out extra bits. */
  1243. for (i = 2; i > 0; i--) {
  1244. writeb (0, mdio_addr);
  1245. mdio_delay (mdio_addr);
  1246. writeb (MDIO_CLK, mdio_addr);
  1247. mdio_delay (mdio_addr);
  1248. }
  1249. #endif
  1250. }
  1253. static int rtl8139_open (struct net_device *dev)
  1254. {
  1255. struct rtl8139_private *tp = dev->priv;
  1256. int retval;
  1257. #ifdef RTL8139_DEBUG
  1258. void *ioaddr = tp->mmio_addr;
  1259. #endif
  1261. retval = request_irq (dev->irq, rtl8139_interrupt, SA_SHIRQ, dev->name, dev);
  1262. if (retval)
  1263. return retval;
  1265. tp->tx_bufs = pci_alloc_consistent(tp->pci_dev, TX_BUF_TOT_LEN,
  1266.    &tp->tx_bufs_dma);
  1267. tp->rx_ring = pci_alloc_consistent(tp->pci_dev, RX_BUF_TOT_LEN,
  1268.    &tp->rx_ring_dma);
  1269. if (tp->tx_bufs == NULL || tp->rx_ring == NULL) {
  1270. free_irq(dev->irq, dev);
  1272. if (tp->tx_bufs)
  1273. pci_free_consistent(tp->pci_dev, TX_BUF_TOT_LEN,
  1274.     tp->tx_bufs, tp->tx_bufs_dma);
  1275. if (tp->rx_ring)
  1276. pci_free_consistent(tp->pci_dev, RX_BUF_TOT_LEN,
  1277.     tp->rx_ring, tp->rx_ring_dma);
  1279. return -ENOMEM;
  1281. }
  1283. tp->mii.full_duplex = tp->mii.duplex_lock;
  1284. tp->tx_flag = (TX_FIFO_THRESH << 11) & 0x003f0000;
  1285. tp->twistie = 1;
  1286. tp->time_to_die = 0;
  1288. rtl8139_init_ring (dev);
  1289. rtl8139_hw_start (dev);
  1291. DPRINTK ("%s: rtl8139_open() ioaddr %#lx IRQ %d"
  1292. " GP Pins %2.2x %s-duplex.n",
  1293. dev->name, pci_resource_start (tp->pci_dev, 1),
  1294. dev->irq, RTL_R8 (MediaStatus),
  1295. tp->mii.full_duplex ? "full" : "half");
  1297. tp->thr_pid = kernel_thread (rtl8139_thread, dev, CLONE_FS | CLONE_FILES);
  1298. if (tp->thr_pid < 0)
  1299. printk (KERN_WARNING "%s: unable to start kernel threadn",
  1300. dev->name);
  1302. return 0;
  1303. }
  1306. static void rtl_check_media (struct net_device *dev)
  1307. {
  1308. struct rtl8139_private *tp = dev->priv;
  1310. if (tp->phys[0] >= 0) {
  1311. u16 mii_lpa = mdio_read(dev, tp->phys[0], MII_LPA);
  1312. if (mii_lpa == 0xffff)
  1313. ; /* Not there */
  1314. else if ((mii_lpa & LPA_100FULL) == LPA_100FULL
  1315.  || (mii_lpa & 0x00C0) == LPA_10FULL)
  1316. tp->mii.full_duplex = 1;
  1318. printk (KERN_INFO"%s: Setting %s%s-duplex based on"
  1319. " auto-negotiated partner ability %4.4x.n",
  1320.         dev->name, mii_lpa == 0 ? "" :
  1321. (mii_lpa & 0x0180) ? "100mbps " : "10mbps ",
  1322. tp->mii.full_duplex ? "full" : "half", mii_lpa);
  1323. }
  1324. }
  1326. /* Start the hardware at open or resume. */
  1327. static void rtl8139_hw_start (struct net_device *dev)
  1328. {
  1329. struct rtl8139_private *tp = dev->priv;
  1330. void *ioaddr = tp->mmio_addr;
  1331. u32 i;
  1332. u8 tmp;
  1334. /* Bring old chips out of low-power mode. */
  1335. if (rtl_chip_info[tp->chipset].flags & HasHltClk)
  1336. RTL_W8 (HltClk, 'R');
  1338. rtl8139_chip_reset (ioaddr);
  1340. /* unlock Config[01234] and BMCR register writes */
  1341. RTL_W8_F (Cfg9346, Cfg9346_Unlock);
  1342. /* Restore our idea of the MAC address. */
  1343. RTL_W32_F (MAC0 + 0, cpu_to_le32 (*(u32 *) (dev->dev_addr + 0)));
  1344. RTL_W32_F (MAC0 + 4, cpu_to_le32 (*(u32 *) (dev->dev_addr + 4)));
  1346. /* Must enable Tx/Rx before setting transfer thresholds! */
  1347. RTL_W8 (ChipCmd, CmdRxEnb | CmdTxEnb);
  1349. tp->rx_config = rtl8139_rx_config | AcceptBroadcast | AcceptMyPhys;
  1350. RTL_W32 (RxConfig, tp->rx_config);
  1352. /* Check this value: the documentation for IFG contradicts ifself. */
  1353. RTL_W32 (TxConfig, rtl8139_tx_config);
  1355. tp->cur_rx = 0;
  1357. rtl_check_media (dev);
  1359. if (tp->chipset >= CH_8139B) {
  1360. /* Disable magic packet scanning, which is enabled
  1361.  * when PM is enabled in Config1.  It can be reenabled
  1362.  * via ETHTOOL_SWOL if desired.  */
  1363. RTL_W8 (Config3, RTL_R8 (Config3) & ~Cfg3_Magic);
  1364. }
  1366. DPRINTK("init buffer addressesn");
  1368. /* Lock Config[01234] and BMCR register writes */
  1369. RTL_W8 (Cfg9346, Cfg9346_Lock);
  1371. /* init Rx ring buffer DMA address */
  1372. RTL_W32_F (RxBuf, tp->rx_ring_dma);
  1374. /* init Tx buffer DMA addresses */
  1375. for (i = 0; i < NUM_TX_DESC; i++)
  1376. RTL_W32_F (TxAddr0 + (i * 4), tp->tx_bufs_dma + (tp->tx_buf[i] - tp->tx_bufs));
  1378. RTL_W32 (RxMissed, 0);
  1380. rtl8139_set_rx_mode (dev);
  1382. /* no early-rx interrupts */
  1383. RTL_W16 (MultiIntr, RTL_R16 (MultiIntr) & MultiIntrClear);
  1385. /* make sure RxTx has started */
  1386. tmp = RTL_R8 (ChipCmd);
  1387. if ((!(tmp & CmdRxEnb)) || (!(tmp & CmdTxEnb)))
  1388. RTL_W8 (ChipCmd, CmdRxEnb | CmdTxEnb);
  1390. /* Enable all known interrupts by setting the interrupt mask. */
  1391. RTL_W16 (IntrMask, rtl8139_intr_mask);
  1393. netif_start_queue (dev);
  1394. }
  1397. /* Initialize the Rx and Tx rings, along with various 'dev' bits. */
  1398. static void rtl8139_init_ring (struct net_device *dev)
  1399. {
  1400. struct rtl8139_private *tp = dev->priv;
  1401. int i;
  1403. tp->cur_rx = 0;
  1404. tp->cur_tx = 0;
  1405. tp->dirty_tx = 0;
  1407. for (i = 0; i < NUM_TX_DESC; i++)
  1408. tp->tx_buf[i] = &tp->tx_bufs[i * TX_BUF_SIZE];
  1409. }
  1412. /* This must be global for CONFIG_8139TOO_TUNE_TWISTER case */
  1413. static int next_tick = 3 * HZ;
  1415. #ifndef CONFIG_8139TOO_TUNE_TWISTER
  1416. static inline void rtl8139_tune_twister (struct net_device *dev,
  1417.   struct rtl8139_private *tp) {}
  1418. #else
  1419. static void rtl8139_tune_twister (struct net_device *dev,
  1420.   struct rtl8139_private *tp)
  1421. {
  1422. int linkcase;
  1423. void *ioaddr = tp->mmio_addr;
  1425. /* This is a complicated state machine to configure the "twister" for
  1426.    impedance/echos based on the cable length.
  1427.    All of this is magic and undocumented.
  1428.  */
  1429. switch (tp->twistie) {
  1430. case 1:
  1431. if (RTL_R16 (CSCR) & CSCR_LinkOKBit) {
  1432. /* We have link beat, let us tune the twister. */
  1433. RTL_W16 (CSCR, CSCR_LinkDownOffCmd);
  1434. tp->twistie = 2; /* Change to state 2. */
  1435. next_tick = HZ / 10;
  1436. } else {
  1437. /* Just put in some reasonable defaults for when beat returns. */
  1438. RTL_W16 (CSCR, CSCR_LinkDownCmd);
  1439. RTL_W32 (FIFOTMS, 0x20); /* Turn on cable test mode. */
  1440. RTL_W32 (PARA78, PARA78_default);
  1441. RTL_W32 (PARA7c, PARA7c_default);
  1442. tp->twistie = 0; /* Bail from future actions. */
  1443. }
  1444. break;
  1445. case 2:
  1446. /* Read how long it took to hear the echo. */
  1447. linkcase = RTL_R16 (CSCR) & CSCR_LinkStatusBits;
  1448. if (linkcase == 0x7000)
  1449. tp->twist_row = 3;
  1450. else if (linkcase == 0x3000)
  1451. tp->twist_row = 2;
  1452. else if (linkcase == 0x1000)
  1453. tp->twist_row = 1;
  1454. else
  1455. tp->twist_row = 0;
  1456. tp->twist_col = 0;
  1457. tp->twistie = 3; /* Change to state 2. */
  1458. next_tick = HZ / 10;
  1459. break;
  1460. case 3:
  1461. /* Put out four tuning parameters, one per 100msec. */
  1462. if (tp->twist_col == 0)
  1463. RTL_W16 (FIFOTMS, 0);
  1464. RTL_W32 (PARA7c, param[(int) tp->twist_row]
  1465.  [(int) tp->twist_col]);
  1466. next_tick = HZ / 10;
  1467. if (++tp->twist_col >= 4) {
  1468. /* For short cables we are done.
  1469.    For long cables (row == 3) check for mistune. */
  1470. tp->twistie =
  1471.     (tp->twist_row == 3) ? 4 : 0;
  1472. }
  1473. break;
  1474. case 4:
  1475. /* Special case for long cables: check for mistune. */
  1476. if ((RTL_R16 (CSCR) &
  1477.      CSCR_LinkStatusBits) == 0x7000) {
  1478. tp->twistie = 0;
  1479. break;
  1480. } else {
  1481. RTL_W32 (PARA7c, 0xfb38de03);
  1482. tp->twistie = 5;
  1483. next_tick = HZ / 10;
  1484. }
  1485. break;
  1486. case 5:
  1487. /* Retune for shorter cable (column 2). */
  1488. RTL_W32 (FIFOTMS, 0x20);
  1489. RTL_W32 (PARA78, PARA78_default);
  1490. RTL_W32 (PARA7c, PARA7c_default);
  1491. RTL_W32 (FIFOTMS, 0x00);
  1492. tp->twist_row = 2;
  1493. tp->twist_col = 0;
  1494. tp->twistie = 3;
  1495. next_tick = HZ / 10;
  1496. break;
  1498. default:
  1499. /* do nothing */
  1500. break;
  1501. }
  1502. }
  1503. #endif /* CONFIG_8139TOO_TUNE_TWISTER */
  1506. static inline void rtl8139_thread_iter (struct net_device *dev,
  1507.  struct rtl8139_private *tp,
  1508.  void *ioaddr)
  1509. {
  1510. int mii_lpa;
  1512. mii_lpa = mdio_read (dev, tp->phys[0], MII_LPA);
  1514. if (!tp->mii.duplex_lock && mii_lpa != 0xffff) {
  1515. int duplex = (mii_lpa & LPA_100FULL)
  1516.     || (mii_lpa & 0x01C0) == 0x0040;
  1517. if (tp->mii.full_duplex != duplex) {
  1518. tp->mii.full_duplex = duplex;
  1520. if (mii_lpa) {
  1521. printk (KERN_INFO
  1522. "%s: Setting %s-duplex based on MII #%d link"
  1523. " partner ability of %4.4x.n",
  1524. dev->name,
  1525. tp->mii.full_duplex ? "full" : "half",
  1526. tp->phys[0], mii_lpa);
  1527. } else {
  1528. printk(KERN_INFO"%s: media is unconnected, link down, or incompatible connectionn",
  1529.        dev->name);
  1530. }
  1531. #if 0
  1532. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  1533. RTL_W8 (Config1, tp->mii.full_duplex ? 0x60 : 0x20);
  1534. RTL_W8 (Cfg9346, Cfg9346_Lock);
  1535. #endif
  1536. }
  1537. }
  1539. next_tick = HZ * 60;
  1541. rtl8139_tune_twister (dev, tp);
  1543. DPRINTK ("%s: Media selection tick, Link partner %4.4x.n",
  1544.  dev->name, RTL_R16 (NWayLPAR));
  1545. DPRINTK ("%s:  Other registers are IntMask %4.4x IntStatus %4.4xn",
  1546.  dev->name, RTL_R16 (IntrMask), RTL_R16 (IntrStatus));
  1547. DPRINTK ("%s:  Chip config %2.2x %2.2x.n",
  1548.  dev->name, RTL_R8 (Config0),
  1549.  RTL_R8 (Config1));
  1550. }
  1553. static int rtl8139_thread (void *data)
  1554. {
  1555. struct net_device *dev = data;
  1556. struct rtl8139_private *tp = dev->priv;
  1557. unsigned long timeout;
  1559. daemonize ();
  1560. reparent_to_init();
  1561. spin_lock_irq(&current->sigmask_lock);
  1562. sigemptyset(&current->blocked);
  1563. recalc_sigpending(current);
  1564. spin_unlock_irq(&current->sigmask_lock);
  1566. strncpy (current->comm, dev->name, sizeof(current->comm) - 1);
  1567. current->comm[sizeof(current->comm) - 1] = '';
  1569. while (1) {
  1570. timeout = next_tick;
  1571. do {
  1572. timeout = interruptible_sleep_on_timeout (&tp->thr_wait, timeout);
  1573. } while (!signal_pending (current) && (timeout > 0));
  1575. if (signal_pending (current)) {
  1576. spin_lock_irq(&current->sigmask_lock);
  1577. flush_signals(current);
  1578. spin_unlock_irq(&current->sigmask_lock);
  1579. }
  1581. if (tp->time_to_die)
  1582. break;
  1584. rtnl_lock ();
  1585. rtl8139_thread_iter (dev, tp, tp->mmio_addr);
  1586. rtnl_unlock ();
  1587. }
  1589. complete_and_exit (&tp->thr_exited, 0);
  1590. }
  1593. static void rtl8139_tx_clear (struct rtl8139_private *tp)
  1594. {
  1595. tp->cur_tx = 0;
  1596. tp->dirty_tx = 0;
  1598. /* XXX account for unsent Tx packets in tp->stats.tx_dropped */
  1599. }
  1602. static void rtl8139_tx_timeout (struct net_device *dev)
  1603. {
  1604. struct rtl8139_private *tp = dev->priv;
  1605. void *ioaddr = tp->mmio_addr;
  1606. int i;
  1607. u8 tmp8;
  1608. unsigned long flags;
  1610. DPRINTK ("%s: Transmit timeout, status %2.2x %4.4x "
  1611.  "media %2.2x.n", dev->name,
  1612.  RTL_R8 (ChipCmd),
  1613.  RTL_R16 (IntrStatus),
  1614.  RTL_R8 (MediaStatus));
  1616. tp->xstats.tx_timeouts++;
  1618. /* disable Tx ASAP, if not already */
  1619. tmp8 = RTL_R8 (ChipCmd);
  1620. if (tmp8 & CmdTxEnb)
  1621. RTL_W8 (ChipCmd, CmdRxEnb);
  1623. /* Disable interrupts by clearing the interrupt mask. */
  1624. RTL_W16 (IntrMask, 0x0000);
  1626. /* Emit info to figure out what went wrong. */
  1627. printk (KERN_DEBUG "%s: Tx queue start entry %ld  dirty entry %ld.n",
  1628. dev->name, tp->cur_tx, tp->dirty_tx);
  1629. for (i = 0; i < NUM_TX_DESC; i++)
  1630. printk (KERN_DEBUG "%s:  Tx descriptor %d is %8.8lx.%sn",
  1631. dev->name, i, RTL_R32 (TxStatus0 + (i * 4)),
  1632. i == tp->dirty_tx % NUM_TX_DESC ?
  1633. " (queue head)" : "");
  1635. /* Stop a shared interrupt from scavenging while we are. */
  1636. spin_lock_irqsave (&tp->lock, flags);
  1637. rtl8139_tx_clear (tp);
  1638. spin_unlock_irqrestore (&tp->lock, flags);
  1640. /* ...and finally, reset everything */
  1641. rtl8139_hw_start (dev);
  1643. netif_wake_queue (dev);
  1644. }
  1647. static int rtl8139_start_xmit (struct sk_buff *skb, struct net_device *dev)
  1648. {
  1649. struct rtl8139_private *tp = dev->priv;
  1650. void *ioaddr = tp->mmio_addr;
  1651. unsigned int entry;
  1652. unsigned int len = skb->len;
  1654. /* Calculate the next Tx descriptor entry. */
  1655. entry = tp->cur_tx % NUM_TX_DESC;
  1657. if (likely(len < TX_BUF_SIZE)) {
  1658. skb_copy_and_csum_dev(skb, tp->tx_buf[entry]);
  1659. dev_kfree_skb(skb);
  1660. } else {
  1661. dev_kfree_skb(skb);
  1662. tp->stats.tx_dropped++;
  1663. return 0;
  1664. }
  1666. /* Note: the chip doesn't have auto-pad! */
  1667. spin_lock_irq(&tp->lock);
  1668. RTL_W32_F (TxStatus0 + (entry * sizeof (u32)),
  1669.    tp->tx_flag | max(len, (unsigned int)ETH_ZLEN));
  1671. dev->trans_start = jiffies;
  1673. tp->cur_tx++;
  1674. wmb();
  1676. if ((tp->cur_tx - NUM_TX_DESC) == tp->dirty_tx)
  1677. netif_stop_queue (dev);
  1678. spin_unlock_irq(&tp->lock);
  1680. DPRINTK ("%s: Queued Tx packet size %u to slot %d.n",
  1681.  dev->name, len, entry);
  1683. return 0;
  1684. }
  1687. static void rtl8139_tx_interrupt (struct net_device *dev,
  1688.   struct rtl8139_private *tp,
  1689.   void *ioaddr)
  1690. {
  1691. unsigned long dirty_tx, tx_left;
  1693. assert (dev != NULL);
  1694. assert (tp != NULL);
  1695. assert (ioaddr != NULL);
  1697. dirty_tx = tp->dirty_tx;
  1698. tx_left = tp->cur_tx - dirty_tx;
  1699. while (tx_left > 0) {
  1700. int entry = dirty_tx % NUM_TX_DESC;
  1701. int txstatus;
  1703. txstatus = RTL_R32 (TxStatus0 + (entry * sizeof (u32)));
  1705. if (!(txstatus & (TxStatOK | TxUnderrun | TxAborted)))
  1706. break; /* It still hasn't been Txed */
  1708. /* Note: TxCarrierLost is always asserted at 100mbps. */
  1709. if (txstatus & (TxOutOfWindow | TxAborted)) {
  1710. /* There was an major error, log it. */
  1711. DPRINTK ("%s: Transmit error, Tx status %8.8x.n",
  1712.  dev->name, txstatus);
  1713. tp->stats.tx_errors++;
  1714. if (txstatus & TxAborted) {
  1715. tp->stats.tx_aborted_errors++;
  1716. RTL_W32 (TxConfig, TxClearAbt);
  1717. RTL_W16 (IntrStatus, TxErr);
  1718. wmb();
  1719. }
  1720. if (txstatus & TxCarrierLost)
  1721. tp->stats.tx_carrier_errors++;
  1722. if (txstatus & TxOutOfWindow)
  1723. tp->stats.tx_window_errors++;
  1724. #ifdef ETHER_STATS
  1725. if ((txstatus & 0x0f000000) == 0x0f000000)
  1726. tp->stats.collisions16++;
  1727. #endif
  1728. } else {
  1729. if (txstatus & TxUnderrun) {
  1730. /* Add 64 to the Tx FIFO threshold. */
  1731. if (tp->tx_flag < 0x00300000)
  1732. tp->tx_flag += 0x00020000;
  1733. tp->stats.tx_fifo_errors++;
  1734. }
  1735. tp->stats.collisions += (txstatus >> 24) & 15;
  1736. tp->stats.tx_bytes += txstatus & 0x7ff;
  1737. tp->stats.tx_packets++;
  1738. }
  1740. dirty_tx++;
  1741. tx_left--;
  1742. }
  1744. #ifndef RTL8139_NDEBUG
  1745. if (tp->cur_tx - dirty_tx > NUM_TX_DESC) {
  1746. printk (KERN_ERR "%s: Out-of-sync dirty pointer, %ld vs. %ld.n",
  1747.         dev->name, dirty_tx, tp->cur_tx);
  1748. dirty_tx += NUM_TX_DESC;
  1749. }
  1750. #endif /* RTL8139_NDEBUG */
  1752. /* only wake the queue if we did work, and the queue is stopped */
  1753. if (tp->dirty_tx != dirty_tx) {
  1754. tp->dirty_tx = dirty_tx;
  1755. mb();
  1756. if (netif_queue_stopped (dev))
  1757. netif_wake_queue (dev);
  1758. }
  1759. }
  1762. /* TODO: clean this up!  Rx reset need not be this intensive */
  1763. static void rtl8139_rx_err (u32 rx_status, struct net_device *dev,
  1764.     struct rtl8139_private *tp, void *ioaddr)
  1765. {
  1766. u8 tmp8;
  1767. #ifndef CONFIG_8139_NEW_RX_RESET
  1768. int tmp_work;
  1769. #endif
  1771. DPRINTK ("%s: Ethernet frame had errors, status %8.8x.n",
  1772.          dev->name, rx_status);
  1773. tp->stats.rx_errors++;
  1774. if (!(rx_status & RxStatusOK)) {
  1775. if (rx_status & RxTooLong) {
  1776. DPRINTK ("%s: Oversized Ethernet frame, status %4.4x!n",
  1777.   dev->name, rx_status);
  1778. /* A.C.: The chip hangs here. */
  1779. }
  1780. if (rx_status & (RxBadSymbol | RxBadAlign))
  1781. tp->stats.rx_frame_errors++;
  1782. if (rx_status & (RxRunt | RxTooLong))
  1783. tp->stats.rx_length_errors++;
  1784. if (rx_status & RxCRCErr)
  1785. tp->stats.rx_crc_errors++;
  1786. } else {
  1787. tp->xstats.rx_lost_in_ring++;
  1788. }
  1790. #ifdef CONFIG_8139_NEW_RX_RESET
  1791. tmp8 = RTL_R8 (ChipCmd);
  1792. RTL_W8 (ChipCmd, tmp8 & ~CmdRxEnb);
  1793. RTL_W8 (ChipCmd, tmp8);
  1794. RTL_W32 (RxConfig, tp->rx_config);
  1795. tp->cur_rx = 0;
  1796. #else
  1797. /* Reset the receiver, based on RealTek recommendation. (Bug?) */
  1799. /* disable receive */
  1800. RTL_W8_F (ChipCmd, CmdTxEnb);
  1801. tmp_work = 200;
  1802. while (--tmp_work > 0) {
  1803. udelay(1);
  1804. tmp8 = RTL_R8 (ChipCmd);
  1805. if (!(tmp8 & CmdRxEnb))
  1806. break;
  1807. }
  1808. if (tmp_work <= 0)
  1809. printk (KERN_WARNING PFX "rx stop wait too longn");
  1810. /* restart receive */
  1811. tmp_work = 200;
  1812. while (--tmp_work > 0) {
  1813. RTL_W8_F (ChipCmd, CmdRxEnb | CmdTxEnb);
  1814. udelay(1);
  1815. tmp8 = RTL_R8 (ChipCmd);
  1816. if ((tmp8 & CmdRxEnb) && (tmp8 & CmdTxEnb))
  1817. break;
  1818. }
  1819. if (tmp_work <= 0)
  1820. printk (KERN_WARNING PFX "tx/rx enable wait too longn");
  1822. /* and reinitialize all rx related registers */
  1823. RTL_W8_F (Cfg9346, Cfg9346_Unlock);
  1824. /* Must enable Tx/Rx before setting transfer thresholds! */
  1825. RTL_W8 (ChipCmd, CmdRxEnb | CmdTxEnb);
  1827. tp->rx_config = rtl8139_rx_config | AcceptBroadcast | AcceptMyPhys;
  1828. RTL_W32 (RxConfig, tp->rx_config);
  1829. tp->cur_rx = 0;
  1831. DPRINTK("init buffer addressesn");
  1833. /* Lock Config[01234] and BMCR register writes */
  1834. RTL_W8 (Cfg9346, Cfg9346_Lock);
  1836. /* init Rx ring buffer DMA address */
  1837. RTL_W32_F (RxBuf, tp->rx_ring_dma);
  1839. /* A.C.: Reset the multicast list. */
  1840. __set_rx_mode (dev);
  1841. #endif
  1842. }
  1844. static void rtl8139_rx_interrupt (struct net_device *dev,
  1845.   struct rtl8139_private *tp, void *ioaddr)
  1846. {
  1847. unsigned char *rx_ring;
  1848. u16 cur_rx;
  1850. assert (dev != NULL);
  1851. assert (tp != NULL);
  1852. assert (ioaddr != NULL);
  1854. rx_ring = tp->rx_ring;
  1855. cur_rx = tp->cur_rx;
  1857. DPRINTK ("%s: In rtl8139_rx(), current %4.4x BufAddr %4.4x,"
  1858.  " free to %4.4x, Cmd %2.2x.n", dev->name, cur_rx,
  1859.  RTL_R16 (RxBufAddr),
  1860.  RTL_R16 (RxBufPtr), RTL_R8 (ChipCmd));
  1862. while ((RTL_R8 (ChipCmd) & RxBufEmpty) == 0) {
  1863. int ring_offset = cur_rx % RX_BUF_LEN;
  1864. u32 rx_status;
  1865. unsigned int rx_size;
  1866. unsigned int pkt_size;
  1867. struct sk_buff *skb;
  1869. rmb();
  1871. /* read size+status of next frame from DMA ring buffer */
  1872. rx_status = le32_to_cpu (*(u32 *) (rx_ring + ring_offset));
  1873. rx_size = rx_status >> 16;
  1874. pkt_size = rx_size - 4;
  1876. DPRINTK ("%s:  rtl8139_rx() status %4.4x, size %4.4x,"
  1877.  " cur %4.4x.n", dev->name, rx_status,
  1878.  rx_size, cur_rx);
  1879. #if RTL8139_DEBUG > 2
  1880. {
  1881. int i;
  1882. DPRINTK ("%s: Frame contents ", dev->name);
  1883. for (i = 0; i < 70; i++)
  1884. printk (" %2.2x",
  1885. rx_ring[ring_offset + i]);
  1886. printk (".n");
  1887. }
  1888. #endif
  1890. /* Packet copy from FIFO still in progress.
  1891.  * Theoretically, this should never happen
  1892.  * since EarlyRx is disabled.
  1893.  */
  1894. if (rx_size == 0xfff0) {
  1895. tp->xstats.early_rx++;
  1896. break;
  1897. }
  1899. /* If Rx err or invalid rx_size/rx_status received
  1900.  * (which happens if we get lost in the ring),
  1901.  * Rx process gets reset, so we abort any further
  1902.  * Rx processing.
  1903.  */
  1904. if ((rx_size > (MAX_ETH_FRAME_SIZE+4)) ||
  1905.     (rx_size < 8) ||
  1906.     (!(rx_status & RxStatusOK))) {
  1907. rtl8139_rx_err (rx_status, dev, tp, ioaddr);
  1908. return;
  1909. }
  1911. /* Malloc up new buffer, compatible with net-2e. */
  1912. /* Omit the four octet CRC from the length. */
  1914. /* TODO: consider allocating skb's outside of
  1915.  * interrupt context, both to speed interrupt processing,
  1916.  * and also to reduce the chances of having to
  1917.  * drop packets here under memory pressure.
  1918.  */
  1920. skb = dev_alloc_skb (pkt_size + 2);
  1921. if (skb) {
  1922. skb->dev = dev;
  1923. skb_reserve (skb, 2); /* 16 byte align the IP fields. */
  1925. eth_copy_and_sum (skb, &rx_ring[ring_offset + 4], pkt_size, 0);
  1926. skb_put (skb, pkt_size);
  1928. skb->protocol = eth_type_trans (skb, dev);
  1929. netif_rx (skb);
  1930. dev->last_rx = jiffies;
  1931. tp->stats.rx_bytes += pkt_size;
  1932. tp->stats.rx_packets++;
  1933. } else {
  1934. printk (KERN_WARNING
  1935. "%s: Memory squeeze, dropping packet.n",
  1936. dev->name);
  1937. tp->stats.rx_dropped++;
  1938. }
  1940. cur_rx = (cur_rx + rx_size + 4 + 3) & ~3;
  1941. RTL_W16 (RxBufPtr, cur_rx - 16);
  1943. if (RTL_R16 (IntrStatus) & RxAckBits)
  1944. RTL_W16_F (IntrStatus, RxAckBits);
  1945. }
  1947. DPRINTK ("%s: Done rtl8139_rx(), current %4.4x BufAddr %4.4x,"
  1948.  " free to %4.4x, Cmd %2.2x.n", dev->name, cur_rx,
  1949.  RTL_R16 (RxBufAddr),
  1950.  RTL_R16 (RxBufPtr), RTL_R8 (ChipCmd));
  1952. tp->cur_rx = cur_rx;
  1953. }
  1956. static void rtl8139_weird_interrupt (struct net_device *dev,
  1957.      struct rtl8139_private *tp,
  1958.      void *ioaddr,
  1959.      int status, int link_changed)
  1960. {
  1961. DPRINTK ("%s: Abnormal interrupt, status %8.8x.n",
  1962.  dev->name, status);
  1964. assert (dev != NULL);
  1965. assert (tp != NULL);
  1966. assert (ioaddr != NULL);
  1968. /* Update the error count. */
  1969. tp->stats.rx_missed_errors += RTL_R32 (RxMissed);
  1970. RTL_W32 (RxMissed, 0);
  1972. if ((status & RxUnderrun) && link_changed &&
  1973.     (tp->drv_flags & HAS_LNK_CHNG)) {
  1974. /* Really link-change on new chips. */
  1975. int lpar = RTL_R16 (NWayLPAR);
  1976. int duplex = (lpar & LPA_100FULL) || (lpar & 0x01C0) == 0x0040
  1977. || tp->mii.duplex_lock;
  1978. if (tp->mii.full_duplex != duplex) {
  1979. tp->mii.full_duplex = duplex;
  1980. #if 0
  1981. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  1982. RTL_W8 (Config1, tp->mii.full_duplex ? 0x60 : 0x20);
  1983. RTL_W8 (Cfg9346, Cfg9346_Lock);
  1984. #endif
  1985. }
  1986. status &= ~RxUnderrun;
  1987. }
  1989. /* XXX along with rtl8139_rx_err, are we double-counting errors? */
  1990. if (status &
  1991.     (RxUnderrun | RxOverflow | RxErr | RxFIFOOver))
  1992. tp->stats.rx_errors++;
  1994. if (status & PCSTimeout)
  1995. tp->stats.rx_length_errors++;
  1996. if (status & (RxUnderrun | RxFIFOOver))
  1997. tp->stats.rx_fifo_errors++;
  1998. if (status & PCIErr) {
  1999. u16 pci_cmd_status;
  2000. pci_read_config_word (tp->pci_dev, PCI_STATUS, &pci_cmd_status);
  2001. pci_write_config_word (tp->pci_dev, PCI_STATUS, pci_cmd_status);
  2003. printk (KERN_ERR "%s: PCI Bus error %4.4x.n",
  2004. dev->name, pci_cmd_status);
  2005. }
  2006. }
  2009. /* The interrupt handler does all of the Rx thread work and cleans up
  2010.    after the Tx thread. */
  2011. static void rtl8139_interrupt (int irq, void *dev_instance,
  2012.        struct pt_regs *regs)
  2013. {
  2014. struct net_device *dev = (struct net_device *) dev_instance;
  2015. struct rtl8139_private *tp = dev->priv;
  2016. int boguscnt = max_interrupt_work;
  2017. void *ioaddr = tp->mmio_addr;
  2018. int ackstat, status;
  2019. int link_changed = 0; /* avoid bogus "uninit" warning */
  2021. spin_lock (&tp->lock);
  2023. do {
  2024. status = RTL_R16 (IntrStatus);
  2026. /* h/w no longer present (hotplug?) or major error, bail */
  2027. if (status == 0xFFFF)
  2028. break;
  2030. if ((status &
  2031.      (PCIErr | PCSTimeout | RxUnderrun | RxOverflow |
  2032.       RxFIFOOver | TxErr | TxOK | RxErr | RxOK)) == 0)
  2033. break;
  2035. /* Acknowledge all of the current interrupt sources ASAP, but
  2036.    an first get an additional status bit from CSCR. */
  2037. if (status & RxUnderrun)
  2038. link_changed = RTL_R16 (CSCR) & CSCR_LinkChangeBit;
  2040. /* The chip takes special action when we clear RxAckBits,
  2041.  * so we clear them later in rtl8139_rx_interrupt
  2042.  */
  2043. ackstat = status & ~(RxAckBits | TxErr);
  2044. RTL_W16 (IntrStatus, ackstat);
  2046. DPRINTK ("%s: interrupt  status=%#4.4x ackstat=%#4.4x new intstat=%#4.4x.n",
  2047.  dev->name, ackstat, status, RTL_R16 (IntrStatus));
  2049. if (netif_running (dev) && (status & RxAckBits))
  2050. rtl8139_rx_interrupt (dev, tp, ioaddr);
  2052. /* Check uncommon events with one test. */
  2053. if (status & (PCIErr | PCSTimeout | RxUnderrun | RxOverflow |
  2054.          RxFIFOOver | RxErr))
  2055. rtl8139_weird_interrupt (dev, tp, ioaddr,
  2056.  status, link_changed);
  2058. if (netif_running (dev) && (status & (TxOK | TxErr))) {
  2059. rtl8139_tx_interrupt (dev, tp, ioaddr);
  2060. if (status & TxErr)
  2061. RTL_W16 (IntrStatus, TxErr);
  2062. }
  2064. boguscnt--;
  2065. } while (boguscnt > 0);
  2067. if (boguscnt <= 0) {
  2068. printk (KERN_WARNING "%s: Too much work at interrupt, "
  2069. "IntrStatus=0x%4.4x.n", dev->name, status);
  2071. /* Clear all interrupt sources. */
  2072. RTL_W16 (IntrStatus, 0xffff);
  2073. }
  2075. spin_unlock (&tp->lock);
  2077. DPRINTK ("%s: exiting interrupt, intr_status=%#4.4x.n",
  2078.  dev->name, RTL_R16 (IntrStatus));
  2079. }
  2082. static int rtl8139_close (struct net_device *dev)
  2083. {
  2084. struct rtl8139_private *tp = dev->priv;
  2085. void *ioaddr = tp->mmio_addr;
  2086. int ret = 0;
  2087. unsigned long flags;
  2089. netif_stop_queue (dev);
  2091. if (tp->thr_pid >= 0) {
  2092. tp->time_to_die = 1;
  2093. wmb();
  2094. ret = kill_proc (tp->thr_pid, SIGTERM, 1);
  2095. if (ret) {
  2096. printk (KERN_ERR "%s: unable to signal threadn", dev->name);
  2097. return ret;
  2098. }
  2099. wait_for_completion (&tp->thr_exited);
  2100. }
  2102. DPRINTK ("%s: Shutting down ethercard, status was 0x%4.4x.n",
  2103. dev->name, RTL_R16 (IntrStatus));
  2105. spin_lock_irqsave (&tp->lock, flags);
  2107. /* Stop the chip's Tx and Rx DMA processes. */
  2108. RTL_W8 (ChipCmd, 0);
  2110. /* Disable interrupts by clearing the interrupt mask. */
  2111. RTL_W16 (IntrMask, 0);
  2113. /* Update the error counts. */
  2114. tp->stats.rx_missed_errors += RTL_R32 (RxMissed);
  2115. RTL_W32 (RxMissed, 0);
  2117. spin_unlock_irqrestore (&tp->lock, flags);
  2119. synchronize_irq ();
  2120. free_irq (dev->irq, dev);
  2122. rtl8139_tx_clear (tp);
  2124. pci_free_consistent(tp->pci_dev, RX_BUF_TOT_LEN,
  2125.     tp->rx_ring, tp->rx_ring_dma);
  2126. pci_free_consistent(tp->pci_dev, TX_BUF_TOT_LEN,
  2127.     tp->tx_bufs, tp->tx_bufs_dma);
  2128. tp->rx_ring = NULL;
  2129. tp->tx_bufs = NULL;
  2131. /* Green! Put the chip in low-power mode. */
  2132. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  2134. if (rtl_chip_info[tp->chipset].flags & HasHltClk)
  2135. RTL_W8 (HltClk, 'H'); /* 'R' would leave the clock running. */
  2137. return 0;
  2138. }
  2141. /* Get the ethtool Wake-on-LAN settings.  Assumes that wol points to
  2142.    kernel memory, *wol has been initialized as {ETHTOOL_GWOL}, and
  2143.    other threads or interrupts aren't messing with the 8139.  */
  2144. static void netdev_get_wol (struct net_device *dev, struct ethtool_wolinfo *wol)
  2145. {
  2146. struct rtl8139_private *np = dev->priv;
  2147. void *ioaddr = np->mmio_addr;
  2149. if (rtl_chip_info[np->chipset].flags & HasLWake) {
  2150. u8 cfg3 = RTL_R8 (Config3);
  2151. u8 cfg5 = RTL_R8 (Config5);
  2153. wol->supported = WAKE_PHY | WAKE_MAGIC
  2154. | WAKE_UCAST | WAKE_MCAST | WAKE_BCAST;
  2156. wol->wolopts = 0;
  2157. if (cfg3 & Cfg3_LinkUp)
  2158. wol->wolopts |= WAKE_PHY;
  2159. if (cfg3 & Cfg3_Magic)
  2160. wol->wolopts |= WAKE_MAGIC;
  2161. /* (KON)FIXME: See how netdev_set_wol() handles the
  2162.    following constants.  */
  2163. if (cfg5 & Cfg5_UWF)
  2164. wol->wolopts |= WAKE_UCAST;
  2165. if (cfg5 & Cfg5_MWF)
  2166. wol->wolopts |= WAKE_MCAST;
  2167. if (cfg5 & Cfg5_BWF)
  2168. wol->wolopts |= WAKE_BCAST;
  2169. }
  2170. }
  2173. /* Set the ethtool Wake-on-LAN settings.  Return 0 or -errno.  Assumes
  2174.    that wol points to kernel memory and other threads or interrupts
  2175.    aren't messing with the 8139.  */
  2176. static int netdev_set_wol (struct net_device *dev,
  2177.    const struct ethtool_wolinfo *wol)
  2178. {
  2179. struct rtl8139_private *np = dev->priv;
  2180. void *ioaddr = np->mmio_addr;
  2181. u32 support;
  2182. u8 cfg3, cfg5;
  2184. support = ((rtl_chip_info[np->chipset].flags & HasLWake)
  2185.    ? (WAKE_PHY | WAKE_MAGIC
  2186.       | WAKE_UCAST | WAKE_MCAST | WAKE_BCAST)
  2187.    : 0);
  2188. if (wol->wolopts & ~support)
  2189. return -EINVAL;
  2191. cfg3 = RTL_R8 (Config3) & ~(Cfg3_LinkUp | Cfg3_Magic);
  2192. if (wol->wolopts & WAKE_PHY)
  2193. cfg3 |= Cfg3_LinkUp;
  2194. if (wol->wolopts & WAKE_MAGIC)
  2195. cfg3 |= Cfg3_Magic;
  2196. RTL_W8 (Cfg9346, Cfg9346_Unlock);
  2197. RTL_W8 (Config3, cfg3);
  2198. RTL_W8 (Cfg9346, Cfg9346_Lock);
  2200. cfg5 = RTL_R8 (Config5) & ~(Cfg5_UWF | Cfg5_MWF | Cfg5_BWF);
  2201. /* (KON)FIXME: These are untested.  We may have to set the
  2202.    CRC0, Wakeup0 and LSBCRC0 registers too, but I have no
  2203.    documentation.  */
  2204. if (wol->wolopts & WAKE_UCAST)
  2205. cfg5 |= Cfg5_UWF;
  2206. if (wol->wolopts & WAKE_MCAST)
  2207. cfg5 |= Cfg5_MWF;
  2208. if (wol->wolopts & WAKE_BCAST)
  2209. cfg5 |= Cfg5_BWF;
  2210. RTL_W8 (Config5, cfg5); /* need not unlock via Cfg9346 */
  2212. return 0;
  2213. }
  2215. static int netdev_ethtool_ioctl (struct net_device *dev, void *useraddr)
  2216. {
  2217. struct rtl8139_private *np = dev->priv;
  2218. u32 ethcmd;
  2220. /* dev_ioctl() in ../../net/core/dev.c has already checked
  2221.    capable(CAP_NET_ADMIN), so don't bother with that here.  */
  2223. if (get_user(ethcmd, (u32 *)useraddr))
  2224. return -EFAULT;
  2226. switch (ethcmd) {
  2228. case ETHTOOL_GDRVINFO: {
  2229. struct ethtool_drvinfo info = { ETHTOOL_GDRVINFO };
  2230. strcpy (info.driver, DRV_NAME);
  2231. strcpy (info.version, DRV_VERSION);
  2232. strcpy (info.bus_info, np->pci_dev->slot_name);
  2233. if (copy_to_user (useraddr, &info, sizeof (info)))
  2234. return -EFAULT;
  2235. return 0;
  2236. }
  2238. /* get settings */
  2239. case ETHTOOL_GSET: {
  2240. struct ethtool_cmd ecmd = { ETHTOOL_GSET };
  2241. spin_lock_irq(&np->lock);
  2242. mii_ethtool_gset(&np->mii, &ecmd);
  2243. spin_unlock_irq(&np->lock);
  2244. if (copy_to_user(useraddr, &ecmd, sizeof(ecmd)))
  2245. return -EFAULT;
  2246. return 0;
  2247. }
  2248. /* set settings */
  2249. case ETHTOOL_SSET: {
  2250. int r;
  2251. struct ethtool_cmd ecmd;
  2252. if (copy_from_user(&ecmd, useraddr, sizeof(ecmd)))
  2253. return -EFAULT;
  2254. spin_lock_irq(&np->lock);
  2255. r = mii_ethtool_sset(&np->mii, &ecmd);
  2256. spin_unlock_irq(&np->lock);
  2257. return r;
  2258. }
  2259. /* restart autonegotiation */
  2260. case ETHTOOL_NWAY_RST: {
  2261. return mii_nway_restart(&np->mii);
  2262. }
  2263. /* get link status */
  2264. case ETHTOOL_GLINK: {
  2265. struct ethtool_value edata = {ETHTOOL_GLINK};
  2266. edata.data = mii_link_ok(&np->mii);
  2267. if (copy_to_user(useraddr, &edata, sizeof(edata)))
  2268. return -EFAULT;
  2269. return 0;
  2270. }
  2272. /* get message-level */
  2273. case ETHTOOL_GMSGLVL: {
  2274. struct ethtool_value edata = {ETHTOOL_GMSGLVL};
  2275. edata.data = debug;
  2276. if (copy_to_user(useraddr, &edata, sizeof(edata)))
  2277. return -EFAULT;
  2278. return 0;
  2279. }
  2280. /* set message-level */
  2281. case ETHTOOL_SMSGLVL: {
  2282. struct ethtool_value edata;
  2283. if (copy_from_user(&edata, useraddr, sizeof(edata)))
  2284. return -EFAULT;
  2285. debug = edata.data;
  2286. return 0;
  2287. }
  2289. case ETHTOOL_GWOL:
  2290. {
  2291. struct ethtool_wolinfo wol = { ETHTOOL_GWOL };
  2292. spin_lock_irq (&np->lock);
  2293. netdev_get_wol (dev, &wol);
  2294. spin_unlock_irq (&np->lock);
  2295. if (copy_to_user (useraddr, &wol, sizeof (wol)))
  2296. return -EFAULT;
  2297. return 0;
  2298. }
  2300. case ETHTOOL_SWOL:
  2301. {
  2302. struct ethtool_wolinfo wol;
  2303. int rc;
  2304. if (copy_from_user (&wol, useraddr, sizeof (wol)))
  2305. return -EFAULT;
  2306. spin_lock_irq (&np->lock);
  2307. rc = netdev_set_wol (dev, &wol);
  2308. spin_unlock_irq (&np->lock);
  2309. return rc;
  2310. }
  2312. default:
  2313. break;
  2314. }
  2316. return -EOPNOTSUPP;
  2317. }
  2320. static int netdev_ioctl (struct net_device *dev, struct ifreq *rq, int cmd)
  2321. {
  2322. struct rtl8139_private *tp = dev->priv;
  2323. struct mii_ioctl_data *data = (struct mii_ioctl_data *)&rq->ifr_data;
  2324. int rc = 0;
  2325. int phy = tp->phys[0] & 0x3f;
  2327. if (!netif_running(dev))
  2328. return -EINVAL;
  2330. if (cmd != SIOCETHTOOL) {
  2331. /* With SIOCETHTOOL, this would corrupt the pointer.  */
  2332. data->phy_id &= 0x1f;
  2333. data->reg_num &= 0x1f;
  2334. }
  2336. switch (cmd) {
  2337. case SIOCETHTOOL:
  2338. return netdev_ethtool_ioctl(dev, (void *) rq->ifr_data);
  2340. case SIOCGMIIPHY: /* Get the address of the PHY in use. */
  2341. case SIOCDEVPRIVATE: /* binary compat, remove in 2.5 */
  2342. data->phy_id = phy;
  2343. /* Fall Through */
  2345. case SIOCGMIIREG: /* Read the specified MII register. */
  2346. case SIOCDEVPRIVATE+1: /* binary compat, remove in 2.5 */
  2347. data->val_out = mdio_read (dev, data->phy_id, data->reg_num);
  2348. break;
  2350. case SIOCSMIIREG: /* Write the specified MII register */
  2351. case SIOCDEVPRIVATE+2: /* binary compat, remove in 2.5 */
  2352. if (!capable (CAP_NET_ADMIN)) {
  2353. rc = -EPERM;
  2354. break;
  2355. }
  2357. if (data->phy_id == phy) {
  2358. u16 value = data->val_in;
  2359. switch (data->reg_num) {
  2360. case 0:
  2361. /* Check for autonegotiation on or reset. */
  2362. tp->medialock = (value & 0x9000) ? 0 : 1;
  2363. if (tp->medialock)
  2364. tp->mii.full_duplex = (value & 0x0100) ? 1 : 0;
  2365. break;
  2366. case 4: tp->mii.advertising = value; break;
  2367. }
  2368. }
  2369. mdio_write(dev, data->phy_id, data->reg_num, data->val_in);
  2370. break;
  2372. default:
  2373. rc = -EOPNOTSUPP;
  2374. break;
  2375. }
  2377. return rc;
  2378. }
  2381. static struct net_device_stats *rtl8139_get_stats (struct net_device *dev)
  2382. {
  2383. struct rtl8139_private *tp = dev->priv;
  2384. void *ioaddr = tp->mmio_addr;
  2385. unsigned long flags;
  2387. if (netif_running(dev)) {
  2388. spin_lock_irqsave (&tp->lock, flags);
  2389. tp->stats.rx_missed_errors += RTL_R32 (RxMissed);
  2390. RTL_W32 (RxMissed, 0);
  2391. spin_unlock_irqrestore (&tp->lock, flags);
  2392. }
  2394. return &tp->stats;
  2395. }
  2397. /* Set or clear the multicast filter for this adaptor.
  2398.    This routine is not state sensitive and need not be SMP locked. */
  2400. static unsigned const ethernet_polynomial = 0x04c11db7U;
  2401. static inline u32 ether_crc (int length, unsigned char *data)
  2402. {
  2403. int crc = -1;
  2405. while (--length >= 0) {
  2406. unsigned char current_octet = *data++;
  2407. int bit;
  2408. for (bit = 0; bit < 8; bit++, current_octet >>= 1)
  2409. crc = (crc << 1) ^ ((crc < 0) ^ (current_octet & 1) ?
  2410.      ethernet_polynomial : 0);
  2411. }
  2413. return crc;
  2414. }
  2417. static void __set_rx_mode (struct net_device *dev)
  2418. {
  2419. struct rtl8139_private *tp = dev->priv;
  2420. void *ioaddr = tp->mmio_addr;
  2421. u32 mc_filter[2]; /* Multicast hash filter */
  2422. int i, rx_mode;
  2423. u32 tmp;
  2425. DPRINTK ("%s:   rtl8139_set_rx_mode(%4.4x) done -- Rx config %8.8lx.n",
  2426. dev->name, dev->flags, RTL_R32 (RxConfig));
  2428. /* Note: do not reorder, GCC is clever about common statements. */
  2429. if (dev->flags & IFF_PROMISC) {
  2430. /* Unconditionally log net taps. */
  2431. printk (KERN_NOTICE "%s: Promiscuous mode enabled.n",
  2432. dev->name);
  2433. rx_mode =
  2434.     AcceptBroadcast | AcceptMulticast | AcceptMyPhys |
  2435.     AcceptAllPhys;
  2436. mc_filter[1] = mc_filter[0] = 0xffffffff;
  2437. } else if ((dev->mc_count > multicast_filter_limit)
  2438.    || (dev->flags & IFF_ALLMULTI)) {
  2439. /* Too many to filter perfectly -- accept all multicasts. */
  2440. rx_mode = AcceptBroadcast | AcceptMulticast | AcceptMyPhys;
  2441. mc_filter[1] = mc_filter[0] = 0xffffffff;
  2442. } else {
  2443. struct dev_mc_list *mclist;
  2444. rx_mode = AcceptBroadcast | AcceptMyPhys;
  2445. mc_filter[1] = mc_filter[0] = 0;
  2446. for (i = 0, mclist = dev->mc_list; mclist && i < dev->mc_count;
  2447.      i++, mclist = mclist->next) {
  2448. int bit_nr = ether_crc(ETH_ALEN, mclist->dmi_addr) >> 26;
  2450. mc_filter[bit_nr >> 5] |= cpu_to_le32(1 << (bit_nr & 31));
  2451. rx_mode |= AcceptMulticast;
  2452. }
  2453. }
  2455. /* We can safely update without stopping the chip. */
  2456. tmp = rtl8139_rx_config | rx_mode;
  2457. if (tp->rx_config != tmp) {
  2458. RTL_W32_F (RxConfig, tmp);
  2459. tp->rx_config = tmp;
  2460. }
  2461. RTL_W32_F (MAR0 + 0, mc_filter[0]);
  2462. RTL_W32_F (MAR0 + 4, mc_filter[1]);
  2463. }
  2465. static void rtl8139_set_rx_mode (struct net_device *dev)
  2466. {
  2467. unsigned long flags;
  2468. struct rtl8139_private *tp = dev->priv;
  2470. spin_lock_irqsave (&tp->lock, flags);
  2471. __set_rx_mode(dev);
  2472. spin_unlock_irqrestore (&tp->lock, flags);
  2473. }
  2475. #ifdef CONFIG_PM
  2477. static int rtl8139_suspend (struct pci_dev *pdev, u32 state)
  2478. {
  2479. struct net_device *dev = pci_get_drvdata (pdev);
  2480. struct rtl8139_private *tp = dev->priv;
  2481. void *ioaddr = tp->mmio_addr;
  2482. unsigned long flags;
  2484. if (!netif_running (dev))
  2485. return 0;
  2487. netif_device_detach (dev);
  2489. spin_lock_irqsave (&tp->lock, flags);
  2491. /* Disable interrupts, stop Tx and Rx. */
  2492. RTL_W16 (IntrMask, 0);
  2493. RTL_W8 (ChipCmd, 0);
  2495. /* Update the error counts. */
  2496. tp->stats.rx_missed_errors += RTL_R32 (RxMissed);
  2497. RTL_W32 (RxMissed, 0);
  2499. spin_unlock_irqrestore (&tp->lock, flags);
  2500. return 0;
  2501. }
  2504. static int rtl8139_resume (struct pci_dev *pdev)
  2505. {
  2506. struct net_device *dev = pci_get_drvdata (pdev);
  2508. if (!netif_running (dev))
  2509. return 0;
  2510. netif_device_attach (dev);
  2511. rtl8139_hw_start (dev);
  2512. return 0;
  2513. }
  2515. #endif /* CONFIG_PM */
  2518. static struct pci_driver rtl8139_pci_driver = {
  2519. name: DRV_NAME,
  2520. id_table: rtl8139_pci_tbl,
  2521. probe: rtl8139_init_one,
  2522. remove: __devexit_p(rtl8139_remove_one),
  2523. #ifdef CONFIG_PM
  2524. suspend: rtl8139_suspend,
  2525. resume: rtl8139_resume,
  2526. #endif /* CONFIG_PM */
  2527. };
  2530. static int __init rtl8139_init_module (void)
  2531. {
  2532. /* when we're a module, we always print a version message,
  2533.  * even if no 8139 board is found.
  2534.  */
  2535. #ifdef MODULE
  2536. printk (KERN_INFO RTL8139_DRIVER_NAME "n");
  2537. #endif
  2539. return pci_module_init (&rtl8139_pci_driver);
  2540. }
  2543. static void __exit rtl8139_cleanup_module (void)
  2544. {
  2545. pci_unregister_driver (&rtl8139_pci_driver);
  2546. }
  2549. module_init(rtl8139_init_module);
  2550. module_exit(rtl8139_cleanup_module);