开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
natsemi.c
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：71k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

natsemi.c：源码内容
  1. /* natsemi.c: A Linux PCI Ethernet driver for the NatSemi DP8381x series. */
  2. /*
  3. Written/copyright 1999-2001 by Donald Becker.
  4. Portions copyright (c) 2001 Sun Microsystems (thockin@sun.com)
  6. This software may be used and distributed according to the terms of
  7. the GNU General Public License (GPL), incorporated herein by reference.
  8. Drivers based on or derived from this code fall under the GPL and must
  9. retain the authorship, copyright and license notice.  This file is not
  10. a complete program and may only be used when the entire operating
  11. system is licensed under the GPL.  License for under other terms may be
  12. available.  Contact the original author for details.
  14. The original author may be reached as becker@scyld.com, or at
  15. Scyld Computing Corporation
  16. 410 Severn Ave., Suite 210
  17. Annapolis MD 21403
  19. Support information and updates available at
  20. http://www.scyld.com/network/netsemi.html
  23. Linux kernel modifications:
  25. Version 1.0.1:
  26. - Spinlock fixes
  27. - Bug fixes and better intr performance (Tjeerd)
  28. Version 1.0.2:
  29. - Now reads correct MAC address from eeprom
  30. Version 1.0.3:
  31. - Eliminate redundant priv->tx_full flag
  32. - Call netif_start_queue from dev->tx_timeout
  33. - wmb() in start_tx() to flush data
  34. - Update Tx locking
  35. - Clean up PCI enable (davej)
  36. Version 1.0.4:
  37. - Merge Donald Becker's natsemi.c version 1.07
  38. Version 1.0.5:
  39. - { fill me in }
  40. Version 1.0.6:
  41. * ethtool support (jgarzik)
  42. * Proper initialization of the card (which sometimes
  43. fails to occur and leaves the card in a non-functional
  44. state). (uzi)
  46. * Some documented register settings to optimize some
  47. of the 100Mbit autodetection circuitry in rev C cards. (uzi)
  49. * Polling of the PHY intr for stuff like link state
  50. change and auto- negotiation to finally work properly. (uzi)
  52. * One-liner removal of a duplicate declaration of
  53. netdev_error(). (uzi)
  55. Version 1.0.7: (Manfred Spraul)
  56. * pci dma
  57. * SMP locking update
  58. * full reset added into tx_timeout
  59. * correct multicast hash generation (both big and little endian)
  60. [copied from a natsemi driver version
  61.  from Myrio Corporation, Greg Smith]
  62. * suspend/resume
  64. version 1.0.8 (Tim Hockin <thockin@sun.com>)
  65. * ETHTOOL_* support
  66. * Wake on lan support (Erik Gilling)
  67. * MXDMA fixes for serverworks
  68. * EEPROM reload
  70. version 1.0.9 (Manfred Spraul)
  71. * Main change: fix lack of synchronize
  72. netif_close/netif_suspend against a last interrupt
  73. or packet.
  74. * do not enable superflous interrupts (e.g. the
  75. drivers relies on TxDone - TxIntr not needed)
  76. * wait that the hardware has really stopped in close
  77. and suspend.
  78. * workaround for the (at least) gcc-2.95.1 compiler
  79. problem. Also simplifies the code a bit.
  80. * disable_irq() in tx_timeout - needed to protect
  81. against rx interrupts.
  82. * stop the nic before switching into silent rx mode
  83. for wol (required according to docu).
  85. version 1.0.10:
  86. * use long for ee_addr (various)
  87. * print pointers properly (DaveM)
  88. * include asm/irq.h (?)
  90. version 1.0.11:
  91. * check and reset if PHY errors appear (Adrian Sun)
  92. * WoL cleanup (Tim Hockin)
  93. * Magic number cleanup (Tim Hockin)
  94. * Don't reload EEPROM on every reset (Tim Hockin)
  95. * Save and restore EEPROM state across reset (Tim Hockin)
  96. * MDIO Cleanup (Tim Hockin)
  97. * Reformat register offsets/bits (jgarzik)
  99. version 1.0.12:
  100. * ETHTOOL_* further support (Tim Hockin)
  102. version 1.0.13:
  103. * ETHTOOL_GEEPROM support (Tim Hockin)
  105. version 1.0.14:
  106. * Cleanup some messages and autoneg in ethtool (Tim Hockin)
  108. TODO:
  109. * big endian support with CFG:BEM instead of cpu_to_le32
  110. * support for an external PHY
  111. * flow control
  112. */
  114. #if !defined(__OPTIMIZE__)
  115. #warning  You must compile this file with the correct options!
  116. #warning  See the last lines of the source file.
  117. #error You must compile this driver with "-O".
  118. #endif
  120. #include <linux/config.h>
  121. #include <linux/module.h>
  122. #include <linux/kernel.h>
  123. #include <linux/string.h>
  124. #include <linux/timer.h>
  125. #include <linux/errno.h>
  126. #include <linux/ioport.h>
  127. #include <linux/slab.h>
  128. #include <linux/interrupt.h>
  129. #include <linux/pci.h>
  130. #include <linux/netdevice.h>
  131. #include <linux/etherdevice.h>
  132. #include <linux/skbuff.h>
  133. #include <linux/init.h>
  134. #include <linux/spinlock.h>
  135. #include <linux/ethtool.h>
  136. #include <linux/delay.h>
  137. #include <linux/rtnetlink.h>
  138. #include <linux/mii.h>
  139. #include <asm/processor.h> /* Processor type for cache alignment. */
  140. #include <asm/bitops.h>
  141. #include <asm/io.h>
  142. #include <asm/irq.h>
  143. #include <asm/uaccess.h>
  145. #define DRV_NAME "natsemi"
  146. #define DRV_VERSION "1.07+LK1.0.14"
  147. #define DRV_RELDATE "Nov 27, 2001"
  149. /* Updated to recommendations in pci-skeleton v2.03. */
  151. /* Automatically extracted configuration info:
  152. probe-func: natsemi_probe
  153. config-in: tristate 'National Semiconductor DP8381x series PCI Ethernet support' CONFIG_NATSEMI
  155. c-help-name: National Semiconductor DP8381x series PCI Ethernet support
  156. c-help-symbol: CONFIG_NATSEMI
  157. c-help: This driver is for the National Semiconductor DP8381x series,
  158. c-help: including the 8381[56] chips.
  159. c-help: More specific information and updates are available from 
  160. c-help: http://www.scyld.com/network/natsemi.html
  161. */
  163. /* The user-configurable values.
  164.    These may be modified when a driver module is loaded.*/
  166. #define NATSEMI_DEF_MSG (NETIF_MSG_DRV | 
  167.  NETIF_MSG_LINK | 
  168.  NETIF_MSG_WOL | 
  169.  NETIF_MSG_RX_ERR | 
  170.  NETIF_MSG_TX_ERR)
  171. static int debug = NATSEMI_DEF_MSG;
  173. /* Maximum events (Rx packets, etc.) to handle at each interrupt. */
  174. static int max_interrupt_work = 20;
  175. static int mtu;
  177. /* Maximum number of multicast addresses to filter (vs. rx-all-multicast).
  178.    This chip uses a 512 element hash table based on the Ethernet CRC.  */
  179. static int multicast_filter_limit = 100;
  181. /* Set the copy breakpoint for the copy-only-tiny-frames scheme.
  182.    Setting to > 1518 effectively disables this feature. */
  183. static int rx_copybreak;
  185. /* Used to pass the media type, etc.
  186.    Both 'options[]' and 'full_duplex[]' should exist for driver
  187.    interoperability.
  188.    The media type is usually passed in 'options[]'.
  189. */
  190. #define MAX_UNITS 8 /* More are supported, limit only on options */
  191. static int options[MAX_UNITS] = {-1, -1, -1, -1, -1, -1, -1, -1};
  192. static int full_duplex[MAX_UNITS] = {-1, -1, -1, -1, -1, -1, -1, -1};
  194. /* Operational parameters that are set at compile time. */
  196. /* Keep the ring sizes a power of two for compile efficiency.
  197.    The compiler will convert <unsigned>'%'<2^N> into a bit mask.
  198.    Making the Tx ring too large decreases the effectiveness of channel
  199.    bonding and packet priority.
  200.    There are no ill effects from too-large receive rings. */
  201. #define TX_RING_SIZE 16
  202. #define TX_QUEUE_LEN 10 /* Limit ring entries actually used, min 4. */
  203. #define RX_RING_SIZE 64
  205. /* Operational parameters that usually are not changed. */
  206. /* Time in jiffies before concluding the transmitter is hung. */
  207. #define TX_TIMEOUT  (2*HZ)
  209. #define NATSEMI_HW_TIMEOUT 400
  210. #define NATSEMI_TIMER_FREQ 3*HZ
  211. #define NATSEMI_PG0_NREGS 64
  212. #define NATSEMI_RFDR_NREGS 8
  213. #define NATSEMI_PG1_NREGS 4
  214. #define NATSEMI_NREGS (NATSEMI_PG0_NREGS + NATSEMI_RFDR_NREGS + 
  215.  NATSEMI_PG1_NREGS)
  216. #define NATSEMI_REGS_VER 1 /* v1 added RFDR registers */
  217. #define NATSEMI_REGS_SIZE (NATSEMI_NREGS * sizeof(u32))
  218. #define NATSEMI_EEPROM_SIZE 24 /* 12 16-bit values */
  220. #define PKT_BUF_SZ 1536 /* Size of each temporary Rx buffer. */
  222. /* These identify the driver base version and may not be removed. */
  223. static char version[] __devinitdata =
  224. KERN_INFO DRV_NAME ".c:v1.07 1/9/2001  Written by Donald Becker <becker@scyld.com>n"
  225. KERN_INFO "  http://www.scyld.com/network/natsemi.htmln"
  226. KERN_INFO "  (unofficial 2.4.x kernel port, version " DRV_VERSION ", " DRV_RELDATE "  Jeff Garzik, Tjeerd Mulder)n";
  228. MODULE_AUTHOR("Donald Becker <becker@scyld.com>");
  229. MODULE_DESCRIPTION("National Semiconductor DP8381x series PCI Ethernet driver");
  230. MODULE_LICENSE("GPL");
  232. MODULE_PARM(max_interrupt_work, "i");
  233. MODULE_PARM(mtu, "i");
  234. MODULE_PARM(debug, "i");
  235. MODULE_PARM(rx_copybreak, "i");
  236. MODULE_PARM(options, "1-" __MODULE_STRING(MAX_UNITS) "i");
  237. MODULE_PARM(full_duplex, "1-" __MODULE_STRING(MAX_UNITS) "i");
  238. MODULE_PARM_DESC(max_interrupt_work, "DP8381x maximum events handled per interrupt");
  239. MODULE_PARM_DESC(mtu, "DP8381x MTU (all boards)");
  240. MODULE_PARM_DESC(debug, "DP8381x debug bitmask");
  241. MODULE_PARM_DESC(rx_copybreak, "DP8381x copy breakpoint for copy-only-tiny-frames");
  242. MODULE_PARM_DESC(options, "DP8381x: Bits 0-3: media type, bit 17: full duplex");
  243. MODULE_PARM_DESC(full_duplex, "DP8381x full duplex setting(s) (1)");
  245. /*
  246. Theory of Operation
  248. I. Board Compatibility
  250. This driver is designed for National Semiconductor DP83815 PCI Ethernet NIC.
  251. It also works with other chips in in the DP83810 series.
  253. II. Board-specific settings
  255. This driver requires the PCI interrupt line to be valid.
  256. It honors the EEPROM-set values. 
  258. III. Driver operation
  260. IIIa. Ring buffers
  262. This driver uses two statically allocated fixed-size descriptor lists
  263. formed into rings by a branch from the final descriptor to the beginning of
  264. the list.  The ring sizes are set at compile time by RX/TX_RING_SIZE.
  265. The NatSemi design uses a 'next descriptor' pointer that the driver forms
  266. into a list. 
  268. IIIb/c. Transmit/Receive Structure
  270. This driver uses a zero-copy receive and transmit scheme.
  271. The driver allocates full frame size skbuffs for the Rx ring buffers at
  272. open() time and passes the skb->data field to the chip as receive data
  273. buffers.  When an incoming frame is less than RX_COPYBREAK bytes long,
  274. a fresh skbuff is allocated and the frame is copied to the new skbuff.
  275. When the incoming frame is larger, the skbuff is passed directly up the
  276. protocol stack.  Buffers consumed this way are replaced by newly allocated
  277. skbuffs in a later phase of receives.
  279. The RX_COPYBREAK value is chosen to trade-off the memory wasted by
  280. using a full-sized skbuff for small frames vs. the copying costs of larger
  281. frames.  New boards are typically used in generously configured machines
  282. and the underfilled buffers have negligible impact compared to the benefit of
  283. a single allocation size, so the default value of zero results in never
  284. copying packets.  When copying is done, the cost is usually mitigated by using
  285. a combined copy/checksum routine.  Copying also preloads the cache, which is
  286. most useful with small frames.
  288. A subtle aspect of the operation is that unaligned buffers are not permitted
  289. by the hardware.  Thus the IP header at offset 14 in an ethernet frame isn't
  290. longword aligned for further processing.  On copies frames are put into the
  291. skbuff at an offset of "+2", 16-byte aligning the IP header.
  293. IIId. Synchronization
  295. The driver runs as two independent, single-threaded flows of control.  One
  296. is the send-packet routine, which enforces single-threaded use by the
  297. dev->tbusy flag.  The other thread is the interrupt handler, which is single
  298. threaded by the hardware and interrupt handling software.
  300. The send packet thread has partial control over the Tx ring and 'dev->tbusy'
  301. flag.  It sets the tbusy flag whenever it's queuing a Tx packet. If the next
  302. queue slot is empty, it clears the tbusy flag when finished otherwise it sets
  303. the 'lp->tx_full' flag.
  305. The interrupt handler has exclusive control over the Rx ring and records stats
  306. from the Tx ring.  After reaping the stats, it marks the Tx queue entry as
  307. empty by incrementing the dirty_tx mark. Iff the 'lp->tx_full' flag is set, it
  308. clears both the tx_full and tbusy flags.
  310. IV. Notes
  312. NatSemi PCI network controllers are very uncommon.
  314. IVb. References
  316. http://www.scyld.com/expert/100mbps.html
  317. http://www.scyld.com/expert/NWay.html
  318. Datasheet is available from:
  319. http://www.national.com/pf/DP/DP83815.html
  321. IVc. Errata
  323. None characterised.
  324. */
  328. enum pcistuff {
  329. PCI_USES_IO = 0x01,
  330. PCI_USES_MEM = 0x02,
  331. PCI_USES_MASTER = 0x04,
  332. PCI_ADDR0 = 0x08,
  333. PCI_ADDR1 = 0x10,
  334. };
  336. /* MMIO operations required */
  337. #define PCI_IOTYPE (PCI_USES_MASTER | PCI_USES_MEM | PCI_ADDR1)
  340. /* array of board data directly indexed by pci_tbl[x].driver_data */
  341. static struct {
  342. const char *name;
  343. unsigned long flags;
  344. } natsemi_pci_info[] __devinitdata = {
  345. { "NatSemi DP8381[56]", PCI_IOTYPE },
  346. };
  348. static struct pci_device_id natsemi_pci_tbl[] __devinitdata = {
  349. { PCI_VENDOR_ID_NS, PCI_DEVICE_ID_NS_83815, PCI_ANY_ID, PCI_ANY_ID, },
  350. { 0, },
  351. };
  352. MODULE_DEVICE_TABLE(pci, natsemi_pci_tbl);
  354. /* Offsets to the device registers.
  355.    Unlike software-only systems, device drivers interact with complex hardware.
  356.    It's not useful to define symbolic names for every register bit in the
  357.    device.
  358. */
  359. enum register_offsets {
  360. ChipCmd = 0x00,
  361. ChipConfig = 0x04,
  362. EECtrl = 0x08,
  363. PCIBusCfg = 0x0C,
  364. IntrStatus = 0x10,
  365. IntrMask = 0x14,
  366. IntrEnable = 0x18,
  367. TxRingPtr = 0x20,
  368. TxConfig = 0x24,
  369. RxRingPtr = 0x30,
  370. RxConfig = 0x34,
  371. ClkRun = 0x3C,
  372. WOLCmd = 0x40,
  373. PauseCmd = 0x44,
  374. RxFilterAddr = 0x48,
  375. RxFilterData = 0x4C,
  376. BootRomAddr = 0x50,
  377. BootRomData = 0x54,
  378. SiliconRev = 0x58,
  379. StatsCtrl = 0x5C,
  380. StatsData = 0x60,
  381. RxPktErrs = 0x60,
  382. RxMissed = 0x68,
  383. RxCRCErrs = 0x64,
  384. BasicControl = 0x80,
  385. BasicStatus = 0x84,
  386. AnegAdv = 0x90,
  387. AnegPeer = 0x94,
  388. PhyStatus = 0xC0,
  389. MIntrCtrl = 0xC4,
  390. MIntrStatus = 0xC8,
  391. PhyCtrl = 0xE4,
  393. /* These are from the spec, around page 78... on a separate table.
  394.  * The meaning of these registers depend on the value of PGSEL. */
  395. PGSEL = 0xCC,
  396. PMDCSR = 0xE4,
  397. TSTDAT = 0xFC,
  398. DSPCFG = 0xF4,
  399. SDCFG = 0xF8
  400. };
  401. /* the values for the 'magic' registers above (PGSEL=1) */
  402. #ifdef CONFIG_NATSEMI_CABLE_MAGIC
  403. #define PMDCSR_VAL 0x1898
  404. #else
  405. #define PMDCSR_VAL 0x189C
  406. #endif
  407. #define TSTDAT_VAL 0x0
  408. #define DSPCFG_VAL 0x5040
  409. #define SDCFG_VAL 0x008c
  411. /* misc PCI space registers */
  412. enum pci_register_offsets {
  413. PCIPM = 0x44,
  414. };
  416. enum ChipCmd_bits {
  417. ChipReset = 0x100,
  418. RxReset = 0x20,
  419. TxReset = 0x10,
  420. RxOff = 0x08,
  421. RxOn = 0x04,
  422. TxOff = 0x02,
  423. TxOn = 0x01,
  424. };
  426. enum ChipConfig_bits {
  427. CfgPhyDis = 0x200,
  428. CfgPhyRst = 0x400,
  429. CfgExtPhy = 0x1000,
  430. CfgAnegEnable = 0x2000,
  431. CfgAneg100 = 0x4000,
  432. CfgAnegFull = 0x8000,
  433. CfgAnegDone = 0x8000000,
  434. CfgFullDuplex = 0x20000000,
  435. CfgSpeed100 = 0x40000000,
  436. CfgLink = 0x80000000,
  437. };
  439. enum EECtrl_bits {
  440. EE_ShiftClk = 0x04,
  441. EE_DataIn = 0x01,
  442. EE_ChipSelect = 0x08,
  443. EE_DataOut = 0x02,
  444. };
  446. enum PCIBusCfg_bits {
  447. EepromReload = 0x4,
  448. };
  450. /* Bits in the interrupt status/mask registers. */
  451. enum IntrStatus_bits {
  452. IntrRxDone = 0x0001,
  453. IntrRxIntr = 0x0002,
  454. IntrRxErr = 0x0004,
  455. IntrRxEarly = 0x0008,
  456. IntrRxIdle = 0x0010,
  457. IntrRxOverrun = 0x0020,
  458. IntrTxDone = 0x0040,
  459. IntrTxIntr = 0x0080,
  460. IntrTxErr = 0x0100,
  461. IntrTxIdle = 0x0200,
  462. IntrTxUnderrun = 0x0400,
  463. StatsMax = 0x0800,
  464. SWInt = 0x1000,
  465. WOLPkt = 0x2000,
  466. LinkChange = 0x4000,
  467. IntrHighBits = 0x8000,
  468. RxStatusFIFOOver = 0x10000,
  469. IntrPCIErr = 0xf00000,
  470. RxResetDone = 0x1000000,
  471. TxResetDone = 0x2000000,
  472. IntrAbnormalSummary = 0xCD20,
  473. };
  475. /*
  476.  * Default Interrupts:
  477.  * Rx OK, Rx Packet Error, Rx Overrun, 
  478.  * Tx OK, Tx Packet Error, Tx Underrun, 
  479.  * MIB Service, Phy Interrupt, High Bits,
  480.  * Rx Status FIFO overrun,
  481.  * Received Target Abort, Received Master Abort, 
  482.  * Signalled System Error, Received Parity Error
  483.  */
  484. #define DEFAULT_INTR 0x00f1cd65
  486. enum TxConfig_bits {
  487. TxDrthMask = 0x3f,
  488. TxFlthMask = 0x3f00,
  489. TxMxdmaMask = 0x700000,
  490. TxMxdma_512 = 0x0,
  491. TxMxdma_4 = 0x100000,
  492. TxMxdma_8 = 0x200000,
  493. TxMxdma_16 = 0x300000,
  494. TxMxdma_32 = 0x400000,
  495. TxMxdma_64 = 0x500000,
  496. TxMxdma_128 = 0x600000,
  497. TxMxdma_256 = 0x700000,
  498. TxCollRetry = 0x800000,
  499. TxAutoPad = 0x10000000,
  500. TxMacLoop = 0x20000000,
  501. TxHeartIgn = 0x40000000,
  502. TxCarrierIgn = 0x80000000
  503. };
  505. enum RxConfig_bits {
  506. RxDrthMask = 0x3e,
  507. RxMxdmaMask = 0x700000,
  508. RxMxdma_512 = 0x0,
  509. RxMxdma_4 = 0x100000,
  510. RxMxdma_8 = 0x200000,
  511. RxMxdma_16 = 0x300000,
  512. RxMxdma_32 = 0x400000,
  513. RxMxdma_64 = 0x500000,
  514. RxMxdma_128 = 0x600000,
  515. RxMxdma_256 = 0x700000,
  516. RxAcceptLong = 0x8000000,
  517. RxAcceptTx = 0x10000000,
  518. RxAcceptRunt = 0x40000000,
  519. RxAcceptErr = 0x80000000
  520. };
  522. enum ClkRun_bits {
  523. PMEEnable = 0x100,
  524. PMEStatus = 0x8000,
  525. };
  527. enum WolCmd_bits {
  528. WakePhy = 0x1,
  529. WakeUnicast = 0x2,
  530. WakeMulticast = 0x4,
  531. WakeBroadcast = 0x8,
  532. WakeArp = 0x10,
  533. WakePMatch0 = 0x20,
  534. WakePMatch1 = 0x40,
  535. WakePMatch2 = 0x80,
  536. WakePMatch3 = 0x100,
  537. WakeMagic = 0x200,
  538. WakeMagicSecure = 0x400,
  539. SecureHack = 0x100000,
  540. WokePhy = 0x400000,
  541. WokeUnicast = 0x800000,
  542. WokeMulticast = 0x1000000,
  543. WokeBroadcast = 0x2000000,
  544. WokeArp = 0x4000000,
  545. WokePMatch0 = 0x8000000,
  546. WokePMatch1 = 0x10000000,
  547. WokePMatch2 = 0x20000000,
  548. WokePMatch3 = 0x40000000,
  549. WokeMagic = 0x80000000,
  550. WakeOptsSummary = 0x7ff
  551. };
  553. enum RxFilterAddr_bits {
  554. RFCRAddressMask = 0x3ff,
  555. AcceptMulticast = 0x00200000,
  556. AcceptMyPhys = 0x08000000,
  557. AcceptAllPhys = 0x10000000,
  558. AcceptAllMulticast = 0x20000000,
  559. AcceptBroadcast = 0x40000000,
  560. RxFilterEnable = 0x80000000
  561. };
  563. enum StatsCtrl_bits {
  564. StatsWarn = 0x1,
  565. StatsFreeze = 0x2,
  566. StatsClear = 0x4,
  567. StatsStrobe = 0x8,
  568. };
  570. enum MIntrCtrl_bits {
  571. MICRIntEn = 0x2,
  572. };
  574. enum PhyCtrl_bits {
  575. PhyAddrMask = 0xf,
  576. };
  578. #define SRR_REV_C 0x0302
  579. #define SRR_REV_D 0x0403
  581. /* The Rx and Tx buffer descriptors. */
  582. /* Note that using only 32 bit fields simplifies conversion to big-endian
  583.    architectures. */
  584. struct netdev_desc {
  585. u32 next_desc;
  586. s32 cmd_status;
  587. u32 addr;
  588. u32 software_use;
  589. };
  591. /* Bits in network_desc.status */
  592. enum desc_status_bits {
  593. DescOwn=0x80000000, DescMore=0x40000000, DescIntr=0x20000000,
  594. DescNoCRC=0x10000000, DescPktOK=0x08000000, 
  595. DescSizeMask=0xfff,
  597. DescTxAbort=0x04000000, DescTxFIFO=0x02000000, 
  598. DescTxCarrier=0x01000000, DescTxDefer=0x00800000,
  599. DescTxExcDefer=0x00400000, DescTxOOWCol=0x00200000,
  600. DescTxExcColl=0x00100000, DescTxCollCount=0x000f0000,
  602. DescRxAbort=0x04000000, DescRxOver=0x02000000,
  603. DescRxDest=0x01800000, DescRxLong=0x00400000,
  604. DescRxRunt=0x00200000, DescRxInvalid=0x00100000,
  605. DescRxCRC=0x00080000, DescRxAlign=0x00040000,
  606. DescRxLoop=0x00020000, DesRxColl=0x00010000,
  607. };
  609. struct netdev_private {
  610. /* Descriptor rings first for alignment. */
  611. dma_addr_t ring_dma;
  612. struct netdev_desc* rx_ring;
  613. struct netdev_desc* tx_ring;
  614. /* The addresses of receive-in-place skbuffs. */
  615. struct sk_buff* rx_skbuff[RX_RING_SIZE];
  616. dma_addr_t rx_dma[RX_RING_SIZE];
  617. /* The saved address of a sent-in-place packet/buffer, for later free(). */
  618. struct sk_buff* tx_skbuff[TX_RING_SIZE];
  619. dma_addr_t tx_dma[TX_RING_SIZE];
  620. struct net_device_stats stats;
  621. struct timer_list timer; /* Media monitoring timer. */
  622. /* Frequently used values: keep some adjacent for cache effect. */
  623. struct pci_dev *pci_dev;
  624. struct netdev_desc *rx_head_desc;
  625. unsigned int cur_rx, dirty_rx; /* Producer/consumer ring indices */
  626. unsigned int cur_tx, dirty_tx;
  627. unsigned int rx_buf_sz; /* Based on MTU+slack. */
  628. /* These values are keep track of the transceiver/media in use. */
  629. unsigned int full_duplex;
  630. /* Rx filter. */
  631. u32 cur_rx_mode;
  632. u32 rx_filter[16];
  633. /* FIFO and PCI burst thresholds. */
  634. u32 tx_config, rx_config;
  635. /* original contents of ClkRun register */
  636. u32 SavedClkRun;
  637. /* silicon revision */
  638. u32 srr;
  639. /* MII transceiver section. */
  640. u16 advertising; /* NWay media advertisement */
  641. unsigned int iosize;
  642. spinlock_t lock;
  643. u32 msg_enable;
  644. };
  646. static int eeprom_read(long ioaddr, int location);
  647. static int mdio_read(struct net_device *dev, int phy_id, int reg);
  648. static void mdio_write(struct net_device *dev, int phy_id, int reg, u16 data);
  649. static void natsemi_reset(struct net_device *dev);
  650. static void natsemi_reload_eeprom(struct net_device *dev);
  651. static void natsemi_stop_rxtx(struct net_device *dev);
  652. static int netdev_open(struct net_device *dev);
  653. static void check_link(struct net_device *dev);
  654. static void netdev_timer(unsigned long data);
  655. static void tx_timeout(struct net_device *dev);
  656. static int alloc_ring(struct net_device *dev);
  657. static void init_ring(struct net_device *dev);
  658. static void drain_ring(struct net_device *dev);
  659. static void free_ring(struct net_device *dev);
  660. static void init_registers(struct net_device *dev);
  661. static int start_tx(struct sk_buff *skb, struct net_device *dev);
  662. static void intr_handler(int irq, void *dev_instance, struct pt_regs *regs);
  663. static void netdev_error(struct net_device *dev, int intr_status);
  664. static void netdev_rx(struct net_device *dev);
  665. static void netdev_tx_done(struct net_device *dev);
  666. static void __set_rx_mode(struct net_device *dev);
  667. static void set_rx_mode(struct net_device *dev);
  668. static void __get_stats(struct net_device *dev);
  669. static struct net_device_stats *get_stats(struct net_device *dev);
  670. static int netdev_ioctl(struct net_device *dev, struct ifreq *rq, int cmd);
  671. static int netdev_set_wol(struct net_device *dev, u32 newval);
  672. static int netdev_get_wol(struct net_device *dev, u32 *supported, u32 *cur);
  673. static int netdev_set_sopass(struct net_device *dev, u8 *newval);
  674. static int netdev_get_sopass(struct net_device *dev, u8 *data);
  675. static int netdev_get_ecmd(struct net_device *dev, struct ethtool_cmd *ecmd);
  676. static int netdev_set_ecmd(struct net_device *dev, struct ethtool_cmd *ecmd);
  677. static void enable_wol_mode(struct net_device *dev, int enable_intr);
  678. static int netdev_close(struct net_device *dev);
  679. static int netdev_get_regs(struct net_device *dev, u8 *buf);
  680. static int netdev_get_eeprom(struct net_device *dev, u8 *buf);
  683. static int __devinit natsemi_probe1 (struct pci_dev *pdev,
  684.      const struct pci_device_id *ent)
  685. {
  686. struct net_device *dev;
  687. struct netdev_private *np;
  688. int i, option, irq, chip_idx = ent->driver_data;
  689. static int find_cnt = -1;
  690. unsigned long ioaddr, iosize;
  691. const int pcibar = 1; /* PCI base address register */
  692. int prev_eedata;
  693. u32 tmp;
  695. /* when built into the kernel, we only print version if device is found */
  696. #ifndef MODULE
  697. static int printed_version;
  698. if (!printed_version++)
  699. printk(version);
  700. #endif
  702. i = pci_enable_device(pdev);
  703. if (i) return i;
  705. /* natsemi has a non-standard PM control register
  706.  * in PCI config space.  Some boards apparently need
  707.  * to be brought to D0 in this manner.
  708.  */
  709. pci_read_config_dword(pdev, PCIPM, &tmp);
  710. if (tmp & PCI_PM_CTRL_STATE_MASK) {
  711. /* D0 state, disable PME assertion */
  712. u32 newtmp = tmp & ~PCI_PM_CTRL_STATE_MASK;
  713. pci_write_config_dword(pdev, PCIPM, newtmp);
  714. }
  716. find_cnt++;
  717. ioaddr = pci_resource_start(pdev, pcibar);
  718. iosize = pci_resource_len(pdev, pcibar);
  719. irq = pdev->irq;
  721. if (natsemi_pci_info[chip_idx].flags & PCI_USES_MASTER)
  722. pci_set_master(pdev);
  724. dev = alloc_etherdev(sizeof (struct netdev_private));
  725. if (!dev)
  726. return -ENOMEM;
  727. SET_MODULE_OWNER(dev);
  729. i = pci_request_regions(pdev, dev->name);
  730. if (i) {
  731. kfree(dev);
  732. return i;
  733. }
  735. {
  736. void *mmio = ioremap (ioaddr, iosize);
  737. if (!mmio) {
  738. pci_release_regions(pdev);
  739. kfree(dev);
  740. return -ENOMEM;
  741. }
  742. ioaddr = (unsigned long) mmio;
  743. }
  745. /* Work around the dropped serial bit. */
  746. prev_eedata = eeprom_read(ioaddr, 6);
  747. for (i = 0; i < 3; i++) {
  748. int eedata = eeprom_read(ioaddr, i + 7);
  749. dev->dev_addr[i*2] = (eedata << 1) + (prev_eedata >> 15);
  750. dev->dev_addr[i*2+1] = eedata >> 7;
  751. prev_eedata = eedata;
  752. }
  754. dev->base_addr = ioaddr;
  755. dev->irq = irq;
  757. np = dev->priv;
  759. np->pci_dev = pdev;
  760. pci_set_drvdata(pdev, dev);
  761. np->iosize = iosize;
  762. spin_lock_init(&np->lock);
  763. np->msg_enable = debug;
  765. /* Reset the chip to erase previous misconfiguration. */
  766. natsemi_reload_eeprom(dev);
  767. natsemi_reset(dev);
  769. option = find_cnt < MAX_UNITS ? options[find_cnt] : 0;
  770. if (dev->mem_start)
  771. option = dev->mem_start;
  773. /* The lower four bits are the media type. */
  774. if (option > 0) {
  775. if (option & 0x200)
  776. np->full_duplex = 1;
  777. if (option & 15)
  778. printk(KERN_INFO 
  779. "%s: ignoring user supplied media type %d",
  780. dev->name, option & 15);
  781. }
  782. if (find_cnt < MAX_UNITS  &&  full_duplex[find_cnt] > 0)
  783. np->full_duplex = 1;
  785. /* The chip-specific entries in the device structure. */
  786. dev->open = &netdev_open;
  787. dev->hard_start_xmit = &start_tx;
  788. dev->stop = &netdev_close;
  789. dev->get_stats = &get_stats;
  790. dev->set_multicast_list = &set_rx_mode;
  791. dev->do_ioctl = &netdev_ioctl;
  792. dev->tx_timeout = &tx_timeout;
  793. dev->watchdog_timeo = TX_TIMEOUT;
  795. if (mtu)
  796. dev->mtu = mtu;
  798. i = register_netdev(dev);
  799. if (i) {
  800. pci_release_regions(pdev);
  801. unregister_netdev(dev);
  802. kfree(dev);
  803. pci_set_drvdata(pdev, NULL);
  804. return i;
  805. }
  806. netif_carrier_off(dev);
  808. if (netif_msg_drv(np)) {
  809. printk(KERN_INFO "%s: %s at %#08lx, ",
  810.    dev->name, natsemi_pci_info[chip_idx].name, ioaddr);
  811. for (i = 0; i < ETH_ALEN-1; i++)
  812. printk("%02x:", dev->dev_addr[i]);
  813. printk("%02x, IRQ %d.n", dev->dev_addr[i], irq);
  814. }
  816. np->advertising = mdio_read(dev, 1, MII_ADVERTISE);
  817. if ((readl(ioaddr + ChipConfig) & 0xe000) != 0xe000 
  818.  && netif_msg_probe(np)) {
  819. u32 chip_config = readl(ioaddr + ChipConfig);
  820. printk(KERN_INFO "%s: Transceiver default autonegotiation %s "
  821.    "10%s %s duplex.n",
  822.    dev->name,
  823.    chip_config & CfgAnegEnable ? "enabled, advertise" : "disabled, force",
  824.    chip_config & CfgAneg100 ? "0" : "",
  825.    chip_config & CfgAnegFull ? "full" : "half");
  826. }
  827. if (netif_msg_probe(np))
  828. printk(KERN_INFO 
  829. "%s: Transceiver status %#04x advertising %#04x.n",
  830. dev->name, mdio_read(dev, 1, MII_BMSR), 
  831. np->advertising);
  833. /* save the silicon revision for later querying */
  834. np->srr = readl(ioaddr + SiliconRev);
  835. if (netif_msg_hw(np))
  836. printk(KERN_INFO "%s: silicon revision %#04x.n",
  837. dev->name, np->srr);
  840. return 0;
  841. }
  844. /* Read the EEPROM and MII Management Data I/O (MDIO) interfaces.
  845.    The EEPROM code is for the common 93c06/46 EEPROMs with 6 bit addresses. */
  847. /* Delay between EEPROM clock transitions.
  848.    No extra delay is needed with 33Mhz PCI, but future 66Mhz access may need
  849.    a delay.  Note that pre-2.0.34 kernels had a cache-alignment bug that
  850.    made udelay() unreliable.
  851.    The old method of using an ISA access as a delay, __SLOW_DOWN_IO__, is
  852.    depricated.
  853. */
  854. #define eeprom_delay(ee_addr) readl(ee_addr)
  856. #define EE_Write0 (EE_ChipSelect)
  857. #define EE_Write1 (EE_ChipSelect | EE_DataIn)
  859. /* The EEPROM commands include the alway-set leading bit. */
  860. enum EEPROM_Cmds {
  861. EE_WriteCmd=(5 << 6), EE_ReadCmd=(6 << 6), EE_EraseCmd=(7 << 6),
  862. };
  864. static int eeprom_read(long addr, int location)
  865. {
  866. int i;
  867. int retval = 0;
  868. long ee_addr = addr + EECtrl;
  869. int read_cmd = location | EE_ReadCmd;
  870. writel(EE_Write0, ee_addr);
  872. /* Shift the read command bits out. */
  873. for (i = 10; i >= 0; i--) {
  874. short dataval = (read_cmd & (1 << i)) ? EE_Write1 : EE_Write0;
  875. writel(dataval, ee_addr);
  876. eeprom_delay(ee_addr);
  877. writel(dataval | EE_ShiftClk, ee_addr);
  878. eeprom_delay(ee_addr);
  879. }
  880. writel(EE_ChipSelect, ee_addr);
  881. eeprom_delay(ee_addr);
  883. for (i = 0; i < 16; i++) {
  884. writel(EE_ChipSelect | EE_ShiftClk, ee_addr);
  885. eeprom_delay(ee_addr);
  886. retval |= (readl(ee_addr) & EE_DataOut) ? 1 << i : 0;
  887. writel(EE_ChipSelect, ee_addr);
  888. eeprom_delay(ee_addr);
  889. }
  891. /* Terminate the EEPROM access. */
  892. writel(EE_Write0, ee_addr);
  893. writel(0, ee_addr);
  894. return retval;
  895. }
  897. /*  MII transceiver control section.
  898. The 83815 series has an internal transceiver, and we present the
  899. management registers as if they were MII connected. */
  901. static int mdio_read(struct net_device *dev, int phy_id, int reg)
  902. {
  903. if (phy_id == 1 && reg < 32)
  904. return readl(dev->base_addr+BasicControl+(reg<<2))&0xffff;
  905. else
  906. return 0xffff;
  907. }
  909. static void mdio_write(struct net_device *dev, int phy_id, int reg, u16 data)
  910. {
  911. struct netdev_private *np = dev->priv;
  912. if (phy_id == 1 && reg < 32) {
  913. writew(data, dev->base_addr+BasicControl+(reg<<2));
  914. switch (reg) {
  915. case MII_ADVERTISE: np->advertising = data; break;
  916. }
  917. }
  918. }
  920. /* CFG bits [13:16] [18:23] */
  921. #define CFG_RESET_SAVE 0xfde000
  922. /* WCSR bits [0:4] [9:10] */
  923. #define WCSR_RESET_SAVE 0x61f
  924. /* RFCR bits [20] [22] [27:31] */
  925. #define RFCR_RESET_SAVE 0xf8500000;
  927. static void natsemi_reset(struct net_device *dev)
  928. {
  929. int i;
  930. u32 cfg;
  931. u32 wcsr;
  932. u32 rfcr;
  933. u16 pmatch[3];
  934. u16 sopass[3];
  935. struct netdev_private *np = dev->priv;
  937. /* 
  938.  * Resetting the chip causes some registers to be lost.
  939.  * Natsemi suggests NOT reloading the EEPROM while live, so instead
  940.  * we save the state that would have been loaded from EEPROM
  941.  * on a normal power-up (see the spec EEPROM map).  This assumes 
  942.  * whoever calls this will follow up with init_registers() eventually.
  943.  */
  945. /* CFG */
  946. cfg = readl(dev->base_addr + ChipConfig) & CFG_RESET_SAVE;
  947. /* WCSR */
  948. wcsr = readl(dev->base_addr + WOLCmd) & WCSR_RESET_SAVE;
  949. /* RFCR */
  950. rfcr = readl(dev->base_addr + RxFilterAddr) & RFCR_RESET_SAVE;
  951. /* PMATCH */
  952. for (i = 0; i < 3; i++) {
  953. writel(i*2, dev->base_addr + RxFilterAddr);
  954. pmatch[i] = readw(dev->base_addr + RxFilterData);
  955. }
  956. /* SOPAS */
  957. for (i = 0; i < 3; i++) {
  958. writel(0xa+(i*2), dev->base_addr + RxFilterAddr);
  959. sopass[i] = readw(dev->base_addr + RxFilterData);
  960. }
  962. /* now whack the chip */
  963. writel(ChipReset, dev->base_addr + ChipCmd);
  964. for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
  965. if (!(readl(dev->base_addr + ChipCmd) & ChipReset))
  966. break;
  967. udelay(5);
  968. }
  969. if (i==NATSEMI_HW_TIMEOUT && netif_msg_hw(np)) {
  970. printk(KERN_INFO "%s: reset did not complete in %d usec.n",
  971.    dev->name, i*5);
  972. } else if (netif_msg_hw(np)) {
  973. printk(KERN_DEBUG "%s: reset completed in %d usec.n",
  974.    dev->name, i*5);
  975. }
  977. /* restore CFG */
  978. cfg |= readl(dev->base_addr + ChipConfig) & ~CFG_RESET_SAVE;
  979. writel(cfg, dev->base_addr + ChipConfig);
  980. /* restore WCSR */
  981. wcsr |= readl(dev->base_addr + WOLCmd) & ~WCSR_RESET_SAVE;
  982. writel(wcsr, dev->base_addr + WOLCmd);
  983. /* read RFCR */
  984. rfcr |= readl(dev->base_addr + RxFilterAddr) & ~RFCR_RESET_SAVE;
  985. /* restore PMATCH */ 
  986. for (i = 0; i < 3; i++) {
  987. writel(i*2, dev->base_addr + RxFilterAddr);
  988. writew(pmatch[i], dev->base_addr + RxFilterData);
  989. }
  990. for (i = 0; i < 3; i++) {
  991. writel(0xa+(i*2), dev->base_addr + RxFilterAddr);
  992. writew(sopass[i], dev->base_addr + RxFilterData);
  993. }
  994. /* restore RFCR */
  995. writel(rfcr, dev->base_addr + RxFilterAddr);
  997. }
  999. static void natsemi_reload_eeprom(struct net_device *dev)
  1000. {
  1001. struct netdev_private *np = dev->priv;
  1002. int i;
  1004. writel(EepromReload, dev->base_addr + PCIBusCfg);
  1005. for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
  1006. if (!(readl(dev->base_addr + PCIBusCfg) & EepromReload))
  1007. break;
  1008. udelay(5);
  1009. }
  1010. if (i==NATSEMI_HW_TIMEOUT && netif_msg_hw(np)) {
  1011. printk(KERN_INFO "%s: EEPROM did not reload in %d usec.n",
  1012.    dev->name, i*5);
  1013. } else if (netif_msg_hw(np)) {
  1014. printk(KERN_DEBUG "%s: EEPROM reloaded in %d usec.n",
  1015.    dev->name, i*5);
  1016. }
  1017. }
  1019. static void natsemi_stop_rxtx(struct net_device *dev)
  1020. {
  1021. long ioaddr = dev->base_addr;
  1022. struct netdev_private *np = dev->priv;
  1023. int i;
  1025. writel(RxOff | TxOff, ioaddr + ChipCmd);
  1026. for(i=0;i< NATSEMI_HW_TIMEOUT;i++) {
  1027. if ((readl(ioaddr + ChipCmd) & (TxOn|RxOn)) == 0)
  1028. break;
  1029. udelay(5);
  1030. }
  1031. if (i==NATSEMI_HW_TIMEOUT && netif_msg_hw(np)) {
  1032. printk(KERN_INFO "%s: Tx/Rx process did not stop in %d usec.n",
  1033. dev->name, i*5);
  1034. } else if (netif_msg_hw(np)) {
  1035. printk(KERN_DEBUG "%s: Tx/Rx process stopped in %d usec.n",
  1036. dev->name, i*5);
  1037. }
  1038. }
  1040. static int netdev_open(struct net_device *dev)
  1041. {
  1042. struct netdev_private *np = dev->priv;
  1043. long ioaddr = dev->base_addr;
  1044. int i;
  1046. /* Reset the chip, just in case. */
  1047. natsemi_reset(dev);
  1049. i = request_irq(dev->irq, &intr_handler, SA_SHIRQ, dev->name, dev);
  1050. if (i) return i;
  1052. if (netif_msg_ifup(np))
  1053. printk(KERN_DEBUG "%s: netdev_open() irq %d.n",
  1054.    dev->name, dev->irq);
  1055. i = alloc_ring(dev);
  1056. if (i < 0) {
  1057. free_irq(dev->irq, dev);
  1058. return i;
  1059. }
  1060. init_ring(dev);
  1061. spin_lock_irq(&np->lock);
  1062. init_registers(dev);
  1063. spin_unlock_irq(&np->lock);
  1065. netif_start_queue(dev);
  1067. if (netif_msg_ifup(np))
  1068. printk(KERN_DEBUG "%s: Done netdev_open(), status: %#08x.n",
  1069.    dev->name, (int)readl(ioaddr + ChipCmd));
  1071. /* Set the timer to check for link beat. */
  1072. init_timer(&np->timer);
  1073. np->timer.expires = jiffies + NATSEMI_TIMER_FREQ;
  1074. np->timer.data = (unsigned long)dev;
  1075. np->timer.function = &netdev_timer; /* timer handler */
  1076. add_timer(&np->timer);
  1078. return 0;
  1079. }
  1081. static void check_link(struct net_device *dev)
  1082. {
  1083. struct netdev_private *np = dev->priv;
  1084. long ioaddr = dev->base_addr;
  1085. int duplex;
  1086. int chipcfg = readl(ioaddr + ChipConfig);
  1088. if (!(chipcfg & CfgLink)) {
  1089. if (netif_carrier_ok(dev)) {
  1090. if (netif_msg_link(np))
  1091. printk(KERN_NOTICE "%s: link down.n", 
  1092. dev->name);
  1093. netif_carrier_off(dev);
  1094. }
  1095. return;
  1096. }
  1097. if (!netif_carrier_ok(dev)) {
  1098. if (netif_msg_link(np))
  1099. printk(KERN_NOTICE "%s: link up.n", dev->name);
  1100. netif_carrier_on(dev);
  1101. }
  1103. duplex = np->full_duplex || (chipcfg & CfgFullDuplex ? 1 : 0);
  1105. /* if duplex is set then bit 28 must be set, too */
  1106. if (duplex ^ !!(np->rx_config & RxAcceptTx)) {
  1107. if (netif_msg_link(np))
  1108. printk(KERN_INFO 
  1109. "%s: Setting %s-duplex based on negotiated "
  1110. "link capability.n", dev->name,
  1111. duplex ? "full" : "half");
  1112. if (duplex) {
  1113. np->rx_config |= RxAcceptTx;
  1114. np->tx_config |= TxCarrierIgn | TxHeartIgn;
  1115. } else {
  1116. np->rx_config &= ~RxAcceptTx;
  1117. np->tx_config &= ~(TxCarrierIgn | TxHeartIgn);
  1118. }
  1119. writel(np->tx_config, ioaddr + TxConfig);
  1120. writel(np->rx_config, ioaddr + RxConfig);
  1121. }
  1122. }
  1124. static void init_registers(struct net_device *dev)
  1125. {
  1126. struct netdev_private *np = dev->priv;
  1127. long ioaddr = dev->base_addr;
  1128. int i;
  1130. for (i=0;i<NATSEMI_HW_TIMEOUT;i++) {
  1131. if (readl(dev->base_addr + ChipConfig) & CfgAnegDone)
  1132. break;
  1133. udelay(10);
  1134. }
  1135. if (i==NATSEMI_HW_TIMEOUT && netif_msg_link(np)) {
  1136. printk(KERN_INFO 
  1137. "%s: autonegotiation did not complete in %d usec.n",
  1138. dev->name, i*10);
  1139. }
  1141. /* On page 78 of the spec, they recommend some settings for "optimum
  1142.    performance" to be done in sequence.  These settings optimize some
  1143.    of the 100Mbit autodetection circuitry.  They say we only want to 
  1144.    do this for rev C of the chip, but engineers at NSC (Bradley 
  1145.    Kennedy) recommends always setting them.  If you don't, you get 
  1146.    errors on some autonegotiations that make the device unusable.
  1147. */
  1148. writew(1, ioaddr + PGSEL);
  1149. writew(PMDCSR_VAL, ioaddr + PMDCSR);
  1150. writew(TSTDAT_VAL, ioaddr + TSTDAT);
  1151. writew(DSPCFG_VAL, ioaddr + DSPCFG);
  1152. writew(SDCFG_VAL, ioaddr + SDCFG);
  1153. writew(0, ioaddr + PGSEL);
  1155. /* Enable PHY Specific event based interrupts.  Link state change
  1156.    and Auto-Negotiation Completion are among the affected.
  1157.    Read the intr status to clear it (needed for wake events).
  1158. */
  1159. readw(ioaddr + MIntrStatus);
  1160. writew(MICRIntEn, ioaddr + MIntrCtrl);
  1162. /* clear any interrupts that are pending, such as wake events */
  1163. readl(ioaddr + IntrStatus);
  1165. writel(np->ring_dma, ioaddr + RxRingPtr);
  1166. writel(np->ring_dma + RX_RING_SIZE * sizeof(struct netdev_desc), 
  1167. ioaddr + TxRingPtr);
  1169. /* Initialize other registers.
  1170.  * Configure the PCI bus bursts and FIFO thresholds.
  1171.  * Configure for standard, in-spec Ethernet.
  1172.  * Start with half-duplex. check_link will update
  1173.  * to the correct settings. 
  1174.  */
  1176. /* DRTH: 2: start tx if 64 bytes are in the fifo
  1177.  * FLTH: 0x10: refill with next packet if 512 bytes are free
  1178.  * MXDMA: 0: up to 256 byte bursts.
  1179.  *  MXDMA must be <= FLTH
  1180.  * ECRETRY=1
  1181.  * ATP=1
  1182.  */
  1183. np->tx_config = TxAutoPad | TxCollRetry | TxMxdma_256 | (0x1002);
  1184. writel(np->tx_config, ioaddr + TxConfig);
  1186. /* DRTH 0x10: start copying to memory if 128 bytes are in the fifo
  1187.  * MXDMA 0: up to 256 byte bursts
  1188.  */
  1189. np->rx_config = RxMxdma_256 | 0x20;
  1190. writel(np->rx_config, ioaddr + RxConfig);
  1192. /* Disable PME:
  1193.  * The PME bit is initialized from the EEPROM contents.
  1194.  * PCI cards probably have PME disabled, but motherboard
  1195.  * implementations may have PME set to enable WakeOnLan. 
  1196.  * With PME set the chip will scan incoming packets but
  1197.  * nothing will be written to memory. */
  1198. np->SavedClkRun = readl(ioaddr + ClkRun);
  1199. writel(np->SavedClkRun & ~PMEEnable, ioaddr + ClkRun);
  1200. if (np->SavedClkRun & PMEStatus && netif_msg_wol(np)) {
  1201. printk(KERN_NOTICE "%s: Wake-up event %#08xn", 
  1202. dev->name, readl(ioaddr + WOLCmd));
  1203. }
  1205. check_link(dev);
  1206. __set_rx_mode(dev);
  1208. /* Enable interrupts by setting the interrupt mask. */
  1209. writel(DEFAULT_INTR, ioaddr + IntrMask);
  1210. writel(1, ioaddr + IntrEnable);
  1212. writel(RxOn | TxOn, ioaddr + ChipCmd);
  1213. writel(StatsClear, ioaddr + StatsCtrl); /* Clear Stats */
  1214. }
  1216. /* 
  1217.  * The frequency on this has been increased because of a nasty little problem.
  1218.  * It seems that a reference set for this chip went out with incorrect info,
  1219.  * and there exist boards that aren't quite right.  An unexpected voltage drop
  1220.  * can cause the PHY to get itself in a weird state (basically reset..).
  1221.  * NOTE: this only seems to affect revC chips.
  1222.  */
  1223. static void netdev_timer(unsigned long data)
  1224. {
  1225. struct net_device *dev = (struct net_device *)data;
  1226. struct netdev_private *np = dev->priv;
  1227. int next_tick = 5*HZ;
  1228. long ioaddr = dev->base_addr;
  1229. u16 dspcfg;
  1231. if (netif_msg_timer(np)) {
  1232. /* DO NOT read the IntrStatus register, 
  1233.  * a read clears any pending interrupts.
  1234.  */
  1235. printk(KERN_DEBUG "%s: Media selection timer tick.n",
  1236.    dev->name);
  1237. }
  1239. /* check for a nasty random phy-reset - use dspcfg as a flag */
  1240. writew(1, ioaddr+PGSEL);
  1241. dspcfg = readw(ioaddr+DSPCFG);
  1242. writew(0, ioaddr+PGSEL);
  1243. if (dspcfg != DSPCFG_VAL) {
  1244. if (!netif_queue_stopped(dev)) {
  1245. if (netif_msg_hw(np))
  1246. printk(KERN_NOTICE "%s: possible phy reset: "
  1247. "re-initializingn", dev->name);
  1248. disable_irq(dev->irq);
  1249. spin_lock_irq(&np->lock);
  1250. init_registers(dev);
  1251. spin_unlock_irq(&np->lock);
  1252. enable_irq(dev->irq);
  1253. } else {
  1254. /* hurry back */
  1255. next_tick = HZ;
  1256. }
  1257. } else {
  1258. /* init_registers() calls check_link() for the above case */
  1259. spin_lock_irq(&np->lock);
  1260. check_link(dev);
  1261. spin_unlock_irq(&np->lock);
  1262. }
  1263. mod_timer(&np->timer, jiffies + next_tick);
  1264. }
  1266. static void dump_ring(struct net_device *dev)
  1267. {
  1268. struct netdev_private *np = dev->priv;
  1270. if (netif_msg_pktdata(np)) {
  1271. int i;
  1272. printk(KERN_DEBUG "  Tx ring at %p:n", np->tx_ring);
  1273. for (i = 0; i < TX_RING_SIZE; i++) {
  1274. printk(KERN_DEBUG " #%d desc. %#08x %#08x %#08x.n",
  1275.    i, np->tx_ring[i].next_desc,
  1276.    np->tx_ring[i].cmd_status, 
  1277.    np->tx_ring[i].addr);
  1278. }
  1279. printk(KERN_DEBUG "  Rx ring %p:n", np->rx_ring);
  1280. for (i = 0; i < RX_RING_SIZE; i++) {
  1281. printk(KERN_DEBUG " #%d desc. %#08x %#08x %#08x.n",
  1282.    i, np->rx_ring[i].next_desc,
  1283.    np->rx_ring[i].cmd_status, 
  1284.    np->rx_ring[i].addr);
  1285. }
  1286. }
  1287. }
  1289. static void tx_timeout(struct net_device *dev)
  1290. {
  1291. struct netdev_private *np = dev->priv;
  1292. long ioaddr = dev->base_addr;
  1294. disable_irq(dev->irq);
  1295. spin_lock_irq(&np->lock);
  1296. if (netif_device_present(dev)) {
  1297. if (netif_msg_tx_err(np))
  1298. printk(KERN_WARNING 
  1299. "%s: Transmit timed out, status %#08x,"
  1300. " resetting...n", 
  1301. dev->name, readl(ioaddr + IntrStatus));
  1302. dump_ring(dev);
  1304. natsemi_reset(dev);
  1305. drain_ring(dev);
  1306. init_ring(dev);
  1307. init_registers(dev);
  1308. } else {
  1309. printk(KERN_WARNING 
  1310. "%s: tx_timeout while in suspended state?n",
  1311.     dev->name);
  1312. }
  1313. spin_unlock_irq(&np->lock);
  1314. enable_irq(dev->irq);
  1316. dev->trans_start = jiffies;
  1317. np->stats.tx_errors++;
  1318. netif_wake_queue(dev);
  1319. }
  1321. static int alloc_ring(struct net_device *dev)
  1322. {
  1323. struct netdev_private *np = dev->priv;
  1324. np->rx_ring = pci_alloc_consistent(np->pci_dev,
  1325. sizeof(struct netdev_desc) * (RX_RING_SIZE+TX_RING_SIZE),
  1326. &np->ring_dma);
  1327. if (!np->rx_ring)
  1328. return -ENOMEM;
  1329. np->tx_ring = &np->rx_ring[RX_RING_SIZE];
  1330. return 0;
  1331. }
  1333. /* Initialize the Rx and Tx rings, along with various 'dev' bits. */
  1334. static void init_ring(struct net_device *dev)
  1335. {
  1336. struct netdev_private *np = dev->priv;
  1337. int i;
  1339. np->cur_rx = np->cur_tx = 0;
  1340. np->dirty_rx = np->dirty_tx = 0;
  1342. np->rx_buf_sz = (dev->mtu <= 1500 ? PKT_BUF_SZ : dev->mtu + 32);
  1343. np->rx_head_desc = &np->rx_ring[0];
  1345. /* Please be carefull before changing this loop - at least gcc-2.95.1
  1346.  * miscompiles it otherwise.
  1347.  */
  1348. /* Initialize all Rx descriptors. */
  1349. for (i = 0; i < RX_RING_SIZE; i++) {
  1350. np->rx_ring[i].next_desc = cpu_to_le32(np->ring_dma
  1351. +sizeof(struct netdev_desc)
  1352. *((i+1)%RX_RING_SIZE));
  1353. np->rx_ring[i].cmd_status = cpu_to_le32(DescOwn);
  1354. np->rx_skbuff[i] = NULL;
  1355. }
  1357. /* Fill in the Rx buffers.  Handle allocation failure gracefully. */
  1358. for (i = 0; i < RX_RING_SIZE; i++) {
  1359. struct sk_buff *skb = dev_alloc_skb(np->rx_buf_sz);
  1360. np->rx_skbuff[i] = skb;
  1361. if (skb == NULL)
  1362. break;
  1363. skb->dev = dev; /* Mark as being used by this device. */
  1364. np->rx_dma[i] = pci_map_single(np->pci_dev,
  1365. skb->data, skb->len, PCI_DMA_FROMDEVICE);
  1366. np->rx_ring[i].addr = cpu_to_le32(np->rx_dma[i]);
  1367. np->rx_ring[i].cmd_status = cpu_to_le32(np->rx_buf_sz);
  1368. }
  1369. np->dirty_rx = (unsigned int)(i - RX_RING_SIZE);
  1371. for (i = 0; i < TX_RING_SIZE; i++) {
  1372. np->tx_skbuff[i] = NULL;
  1373. np->tx_ring[i].next_desc = cpu_to_le32(np->ring_dma
  1374. +sizeof(struct netdev_desc)
  1375.  *((i+1)%TX_RING_SIZE+RX_RING_SIZE));
  1376. np->tx_ring[i].cmd_status = 0;
  1377. }
  1378. dump_ring(dev);
  1379. }
  1381. static void drain_ring(struct net_device *dev)
  1382. {
  1383. struct netdev_private *np = dev->priv;
  1384. int i;
  1386. /* Free all the skbuffs in the Rx queue. */
  1387. for (i = 0; i < RX_RING_SIZE; i++) {
  1388. np->rx_ring[i].cmd_status = 0;
  1389. np->rx_ring[i].addr = 0xBADF00D0; /* An invalid address. */
  1390. if (np->rx_skbuff[i]) {
  1391. pci_unmap_single(np->pci_dev,
  1392. np->rx_dma[i],
  1393. np->rx_skbuff[i]->len,
  1394. PCI_DMA_FROMDEVICE);
  1395. dev_kfree_skb(np->rx_skbuff[i]);
  1396. }
  1397. np->rx_skbuff[i] = NULL;
  1398. }
  1399. for (i = 0; i < TX_RING_SIZE; i++) {
  1400. if (np->tx_skbuff[i]) {
  1401. pci_unmap_single(np->pci_dev,
  1402. np->rx_dma[i],
  1403. np->rx_skbuff[i]->len,
  1404. PCI_DMA_TODEVICE);
  1405. dev_kfree_skb(np->tx_skbuff[i]);
  1406. }
  1407. np->tx_skbuff[i] = NULL;
  1408. }
  1409. }
  1411. static void free_ring(struct net_device *dev)
  1412. {
  1413. struct netdev_private *np = dev->priv;
  1414. pci_free_consistent(np->pci_dev,
  1415. sizeof(struct netdev_desc) * (RX_RING_SIZE+TX_RING_SIZE),
  1416. np->rx_ring, np->ring_dma);
  1417. }
  1419. static int start_tx(struct sk_buff *skb, struct net_device *dev)
  1420. {
  1421. struct netdev_private *np = dev->priv;
  1422. unsigned entry;
  1424. /* Note: Ordering is important here, set the field with the
  1425.    "ownership" bit last, and only then increment cur_tx. */
  1427. /* Calculate the next Tx descriptor entry. */
  1428. entry = np->cur_tx % TX_RING_SIZE;
  1430. np->tx_skbuff[entry] = skb;
  1431. np->tx_dma[entry] = pci_map_single(np->pci_dev,
  1432. skb->data,skb->len, PCI_DMA_TODEVICE);
  1434. np->tx_ring[entry].addr = cpu_to_le32(np->tx_dma[entry]);
  1436. spin_lock_irq(&np->lock);
  1438. if (netif_device_present(dev)) {
  1439. np->tx_ring[entry].cmd_status = cpu_to_le32(DescOwn | skb->len);
  1440. /* StrongARM: Explicitly cache flush np->tx_ring and 
  1441.  * skb->data,skb->len. */
  1442. wmb();
  1443. np->cur_tx++;
  1444. if (np->cur_tx - np->dirty_tx >= TX_QUEUE_LEN - 1) {
  1445. netdev_tx_done(dev);
  1446. if (np->cur_tx - np->dirty_tx >= TX_QUEUE_LEN - 1)
  1447. netif_stop_queue(dev);
  1448. }
  1449. /* Wake the potentially-idle transmit channel. */
  1450. writel(TxOn, dev->base_addr + ChipCmd);
  1451. } else {
  1452. dev_kfree_skb_irq(skb);
  1453. np->stats.tx_dropped++;
  1454. }
  1455. spin_unlock_irq(&np->lock);
  1457. dev->trans_start = jiffies;
  1459. if (netif_msg_tx_queued(np)) {
  1460. printk(KERN_DEBUG "%s: Transmit frame #%d queued in slot %d.n",
  1461.    dev->name, np->cur_tx, entry);
  1462. }
  1463. return 0;
  1464. }
  1466. static void netdev_tx_done(struct net_device *dev)
  1467. {
  1468. struct netdev_private *np = dev->priv;
  1470. for (; np->cur_tx - np->dirty_tx > 0; np->dirty_tx++) {
  1471. int entry = np->dirty_tx % TX_RING_SIZE;
  1472. if (np->tx_ring[entry].cmd_status & cpu_to_le32(DescOwn))
  1473. break;
  1474. if (netif_msg_tx_done(np))
  1475. printk(KERN_DEBUG 
  1476. "%s: tx frame #%d finished, status %#08x.n",
  1477. dev->name, np->dirty_tx,
  1478. le32_to_cpu(np->tx_ring[entry].cmd_status));
  1479. if (np->tx_ring[entry].cmd_status & cpu_to_le32(DescPktOK)) {
  1480. np->stats.tx_packets++;
  1481. np->stats.tx_bytes += np->tx_skbuff[entry]->len;
  1482. } else { /* Various Tx errors */
  1483. int tx_status = le32_to_cpu(np->tx_ring[entry].cmd_status);
  1484. if (tx_status & (DescTxAbort|DescTxExcColl)) 
  1485. np->stats.tx_aborted_errors++;
  1486. if (tx_status & DescTxFIFO) 
  1487. np->stats.tx_fifo_errors++;
  1488. if (tx_status & DescTxCarrier) 
  1489. np->stats.tx_carrier_errors++;
  1490. if (tx_status & DescTxOOWCol) 
  1491. np->stats.tx_window_errors++;
  1492. np->stats.tx_errors++;
  1493. }
  1494. pci_unmap_single(np->pci_dev,np->tx_dma[entry],
  1495. np->tx_skbuff[entry]->len,
  1496. PCI_DMA_TODEVICE);
  1497. /* Free the original skb. */
  1498. dev_kfree_skb_irq(np->tx_skbuff[entry]);
  1499. np->tx_skbuff[entry] = NULL;
  1500. }
  1501. if (netif_queue_stopped(dev)
  1502. && np->cur_tx - np->dirty_tx < TX_QUEUE_LEN - 4) {
  1503. /* The ring is no longer full, wake queue. */
  1504. netif_wake_queue(dev);
  1505. }
  1506. }
  1508. /* The interrupt handler does all of the Rx thread work and cleans up
  1509.    after the Tx thread. */
  1510. static void intr_handler(int irq, void *dev_instance, struct pt_regs *rgs)
  1511. {
  1512. struct net_device *dev = dev_instance;
  1513. struct netdev_private *np = dev->priv;
  1514. long ioaddr = dev->base_addr;
  1515. int boguscnt = max_interrupt_work;
  1517. if (!netif_device_present(dev))
  1518. return;
  1519. do {
  1520. /* Reading automatically acknowledges all int sources. */
  1521. u32 intr_status = readl(ioaddr + IntrStatus);
  1523. if (netif_msg_intr(np))
  1524. printk(KERN_DEBUG "%s: Interrupt, status %#08x.n",
  1525.    dev->name, intr_status);
  1527. if (intr_status == 0)
  1528. break;
  1530. if (intr_status & (IntrRxDone | IntrRxIntr))
  1531. netdev_rx(dev);
  1533. if (intr_status & (IntrTxDone | IntrTxIntr | IntrTxIdle | IntrTxErr) ) {
  1534. spin_lock(&np->lock);
  1535. netdev_tx_done(dev);
  1536. spin_unlock(&np->lock);
  1537. }
  1539. /* Abnormal error summary/uncommon events handlers. */
  1540. if (intr_status & IntrAbnormalSummary)
  1541. netdev_error(dev, intr_status);
  1543. if (--boguscnt < 0) {
  1544. printk(KERN_WARNING "%s: Too much work at interrupt, "
  1545.    "status=%#08x.n",
  1546.    dev->name, intr_status);
  1547. break;
  1548. }
  1549. } while (1);
  1551. if (netif_msg_intr(np))
  1552. printk(KERN_DEBUG "%s: exiting interrupt.n",
  1553.    dev->name);
  1554. }
  1556. /* This routine is logically part of the interrupt handler, but separated
  1557.    for clarity and better register allocation. */
  1558. static void netdev_rx(struct net_device *dev)
  1559. {
  1560. struct netdev_private *np = dev->priv;
  1561. int entry = np->cur_rx % RX_RING_SIZE;
  1562. int boguscnt = np->dirty_rx + RX_RING_SIZE - np->cur_rx;
  1563. s32 desc_status = le32_to_cpu(np->rx_head_desc->cmd_status);
  1565. /* If the driver owns the next entry it's a new packet. Send it up. */
  1566. while (desc_status < 0) {        /* e.g. & DescOwn */
  1567. if (netif_msg_rx_status(np))
  1568. printk(KERN_DEBUG 
  1569. "  netdev_rx() entry %d status was %#08x.n",
  1570. entry, desc_status);
  1571. if (--boguscnt < 0)
  1572. break;
  1573. if ((desc_status&(DescMore|DescPktOK|DescRxLong)) != DescPktOK){
  1574. if (desc_status & DescMore) {
  1575. if (netif_msg_rx_err(np))
  1576. printk(KERN_WARNING 
  1577. "%s: Oversized(?) Ethernet "
  1578. "frame spanned multiple "
  1579. "buffers, entry %#08x "
  1580. "status %#08x.n", dev->name, 
  1581. np->cur_rx, desc_status);
  1582. np->stats.rx_length_errors++;
  1583. } else {
  1584. /* There was an error. */
  1585. np->stats.rx_errors++;
  1586. if (desc_status & (DescRxAbort|DescRxOver)) 
  1587. np->stats.rx_over_errors++;
  1588. if (desc_status & (DescRxLong|DescRxRunt)) 
  1589. np->stats.rx_length_errors++;
  1590. if (desc_status & (DescRxInvalid|DescRxAlign)) 
  1591. np->stats.rx_frame_errors++;
  1592. if (desc_status & DescRxCRC) 
  1593. np->stats.rx_crc_errors++;
  1594. }
  1595. } else {
  1596. struct sk_buff *skb;
  1597. /* Omit CRC size. */
  1598. int pkt_len = (desc_status & DescSizeMask) - 4;
  1599. /* Check if the packet is long enough to accept 
  1600.  * without copying to a minimally-sized skbuff. */
  1601. if (pkt_len < rx_copybreak
  1602. && (skb = dev_alloc_skb(pkt_len + 2)) != NULL) {
  1603. skb->dev = dev;
  1604. skb_reserve(skb, 2); /* 16 byte align the IP header */
  1605. pci_dma_sync_single(np->pci_dev, np->rx_dma[entry],
  1606. np->rx_skbuff[entry]->len,
  1607. PCI_DMA_FROMDEVICE);
  1608. #if HAS_IP_COPYSUM
  1609. eth_copy_and_sum(skb, np->rx_skbuff[entry]->tail, pkt_len, 0);
  1610. skb_put(skb, pkt_len);
  1611. #else
  1612. memcpy(skb_put(skb, pkt_len), np->rx_skbuff[entry]->tail,
  1613.    pkt_len);
  1614. #endif
  1615. } else {
  1616. pci_unmap_single(np->pci_dev, np->rx_dma[entry],
  1617. np->rx_skbuff[entry]->len,
  1618. PCI_DMA_FROMDEVICE);
  1619. skb_put(skb = np->rx_skbuff[entry], pkt_len);
  1620. np->rx_skbuff[entry] = NULL;
  1621. }
  1622. skb->protocol = eth_type_trans(skb, dev);
  1623. /* W/ hardware checksum: skb->ip_summed = CHECKSUM_UNNECESSARY; */
  1624. netif_rx(skb);
  1625. dev->last_rx = jiffies;
  1626. np->stats.rx_packets++;
  1627. np->stats.rx_bytes += pkt_len;
  1628. }
  1629. entry = (++np->cur_rx) % RX_RING_SIZE;
  1630. np->rx_head_desc = &np->rx_ring[entry];
  1631. desc_status = le32_to_cpu(np->rx_head_desc->cmd_status);
  1632. }
  1634. /* Refill the Rx ring buffers. */
  1635. for (; np->cur_rx - np->dirty_rx > 0; np->dirty_rx++) {
  1636. struct sk_buff *skb;
  1637. entry = np->dirty_rx % RX_RING_SIZE;
  1638. if (np->rx_skbuff[entry] == NULL) {
  1639. skb = dev_alloc_skb(np->rx_buf_sz);
  1640. np->rx_skbuff[entry] = skb;
  1641. if (skb == NULL)
  1642. break; /* Better luck next round. */
  1643. skb->dev = dev; /* Mark as being used by this device. */
  1644. np->rx_dma[entry] = pci_map_single(np->pci_dev,
  1645. skb->data, skb->len, PCI_DMA_FROMDEVICE);
  1646. np->rx_ring[entry].addr = cpu_to_le32(np->rx_dma[entry]);
  1647. }
  1648. np->rx_ring[entry].cmd_status =
  1649. cpu_to_le32(np->rx_buf_sz);
  1650. }
  1652. /* Restart Rx engine if stopped. */
  1653. writel(RxOn, dev->base_addr + ChipCmd);
  1654. }
  1656. static void netdev_error(struct net_device *dev, int intr_status)
  1657. {
  1658. struct netdev_private *np = dev->priv;
  1659. long ioaddr = dev->base_addr;
  1661. spin_lock(&np->lock);
  1662. if (intr_status & LinkChange) {
  1663. u16 adv = mdio_read(dev, 1, MII_ADVERTISE);
  1664. u16 lpa = mdio_read(dev, 1, MII_LPA);
  1665. if (mdio_read(dev, 1, MII_BMCR) & BMCR_ANENABLE 
  1666.  && netif_msg_link(np)) {
  1667. printk(KERN_INFO 
  1668. "%s: Autonegotiation advertising"
  1669. " %#04x  partner %#04x.n", dev->name,
  1670. adv, lpa);
  1671. }
  1673. /* read MII int status to clear the flag */
  1674. readw(ioaddr + MIntrStatus);
  1675. check_link(dev);
  1676. }
  1677. if (intr_status & StatsMax) {
  1678. __get_stats(dev);
  1679. }
  1680. if (intr_status & IntrTxUnderrun) {
  1681. if ((np->tx_config & TxDrthMask) < 62)
  1682. np->tx_config += 2;
  1683. if (netif_msg_tx_err(np))
  1684. printk(KERN_NOTICE 
  1685. "%s: increased Tx theshold, txcfg %#08x.n",
  1686. dev->name, np->tx_config);
  1687. writel(np->tx_config, ioaddr + TxConfig);
  1688. }
  1689. if (intr_status & WOLPkt && netif_msg_wol(np)) {
  1690. int wol_status = readl(ioaddr + WOLCmd);
  1691. printk(KERN_NOTICE "%s: Link wake-up event %#08xn",
  1692.    dev->name, wol_status);
  1693. }
  1694. if (intr_status & RxStatusFIFOOver) {
  1695. if (netif_msg_rx_err(np) && netif_msg_intr(np)) {
  1696. printk(KERN_NOTICE "%s: Rx status FIFO overrunn", 
  1697. dev->name);
  1698. }
  1699. np->stats.rx_fifo_errors++;
  1700. }
  1701. /* Hmmmmm, it's not clear how to recover from PCI faults. */
  1702. if (intr_status & IntrPCIErr) {
  1703. printk(KERN_NOTICE "%s: PCI error %#08xn", dev->name,
  1704. intr_status & IntrPCIErr);
  1705. np->stats.tx_fifo_errors++;
  1706. np->stats.rx_fifo_errors++;
  1707. }
  1708. spin_unlock(&np->lock);
  1709. }
  1711. static void __get_stats(struct net_device *dev)
  1712. {
  1713. long ioaddr = dev->base_addr;
  1714. struct netdev_private *np = dev->priv;
  1716. /* The chip only need report frame silently dropped. */
  1717. np->stats.rx_crc_errors += readl(ioaddr + RxCRCErrs);
  1718. np->stats.rx_missed_errors += readl(ioaddr + RxMissed);
  1719. }
  1721. static struct net_device_stats *get_stats(struct net_device *dev)
  1722. {
  1723. struct netdev_private *np = dev->priv;
  1725. /* The chip only need report frame silently dropped. */
  1726. spin_lock_irq(&np->lock);
  1727.   if (netif_running(dev) && netif_device_present(dev))
  1728.   __get_stats(dev);
  1729. spin_unlock_irq(&np->lock);
  1731. return &np->stats;
  1732. }
  1734. /* The little-endian AUTODIN II ethernet CRC calculations.
  1735.    A big-endian version is also available.
  1736.    This is slow but compact code.  Do not use this routine for bulk data,
  1737.    use a table-based routine instead.
  1738.    This is common code and should be moved to net/core/crc.c.
  1739.    Chips may use the upper or lower CRC bits, and may reverse and/or invert
  1740.    them.  Select the endian-ness that results in minimal calculations.
  1741. */
  1742. #if 0
  1743. static unsigned const ethernet_polynomial_le = 0xedb88320U;
  1744. static inline unsigned ether_crc_le(int length, unsigned char *data)
  1745. {
  1746. unsigned int crc = 0xffffffff; /* Initial value. */
  1747. while(--length >= 0) {
  1748. unsigned char current_octet = *data++;
  1749. int bit;
  1750. for (bit = 8; --bit >= 0; current_octet >>= 1) {
  1751. if ((crc ^ current_octet) & 1) {
  1752. crc >>= 1;
  1753. crc ^= ethernet_polynomial_le;
  1754. } else
  1755. crc >>= 1;
  1756. }
  1757. }
  1758. return crc;
  1759. }
  1760. #else
  1761. #define DP_POLYNOMIAL 0x04C11DB7
  1762. /* dp83815_crc - computer CRC for hash table entries */
  1763. static unsigned ether_crc_le(int length, unsigned char *data)
  1764. {
  1765.     u32 crc;
  1766.     u8 cur_byte;
  1767.     u8 msb;
  1768.     u8 byte, bit;
  1770.     crc = ~0;
  1771.     for (byte=0; byte<length; byte++) {
  1772.         cur_byte = *data++;
  1773.         for (bit=0; bit<8; bit++) {
  1774.             msb = crc >> 31;
  1775.             crc <<= 1;
  1776.             if (msb ^ (cur_byte & 1)) {
  1777.                 crc ^= DP_POLYNOMIAL;
  1778.                 crc |= 1;
  1779.             }
  1780.             cur_byte >>= 1;
  1781.         }
  1782.     }
  1783.     crc >>= 23;
  1785.     return (crc);
  1786. }
  1787. #endif
  1789. void set_bit_le(int offset, unsigned char * data)
  1790. {
  1791. data[offset >> 3] |= (1 << (offset & 0x07));
  1792. }
  1793. #define HASH_TABLE 0x200
  1794. static void __set_rx_mode(struct net_device *dev)
  1795. {
  1796. long ioaddr = dev->base_addr;
  1797. struct netdev_private *np = dev->priv;
  1798. u8 mc_filter[64]; /* Multicast hash filter */
  1799. u32 rx_mode;
  1801. if (dev->flags & IFF_PROMISC) { /* Set promiscuous. */
  1802. /* Unconditionally log net taps. */
  1803. printk(KERN_NOTICE "%s: Promiscuous mode enabled.n", 
  1804. dev->name);
  1805. rx_mode = RxFilterEnable | AcceptBroadcast 
  1806. | AcceptAllMulticast | AcceptAllPhys | AcceptMyPhys;
  1807. } else if ((dev->mc_count > multicast_filter_limit)
  1808.    ||  (dev->flags & IFF_ALLMULTI)) {
  1809. rx_mode = RxFilterEnable | AcceptBroadcast 
  1810. | AcceptAllMulticast | AcceptMyPhys;
  1811. } else {
  1812. struct dev_mc_list *mclist;
  1813. int i;
  1814. memset(mc_filter, 0, sizeof(mc_filter));
  1815. for (i = 0, mclist = dev->mc_list; mclist && i < dev->mc_count;
  1816.  i++, mclist = mclist->next) {
  1817. set_bit_le(ether_crc_le(ETH_ALEN, mclist->dmi_addr) & 0x1ff,
  1818. mc_filter);
  1819. }
  1820. rx_mode = RxFilterEnable | AcceptBroadcast 
  1821. | AcceptMulticast | AcceptMyPhys;
  1822. for (i = 0; i < 64; i += 2) {
  1823. writew(HASH_TABLE + i, ioaddr + RxFilterAddr);
  1824. writew((mc_filter[i+1]<<8) + mc_filter[i], 
  1825. ioaddr + RxFilterData);
  1826. }
  1827. }
  1828. writel(rx_mode, ioaddr + RxFilterAddr);
  1829. np->cur_rx_mode = rx_mode;
  1830. }
  1832. static void set_rx_mode(struct net_device *dev)
  1833. {
  1834. struct netdev_private *np = dev->priv;
  1835. spin_lock_irq(&np->lock);
  1836. if (netif_device_present(dev))
  1837. __set_rx_mode(dev);
  1838. spin_unlock_irq(&np->lock);
  1839. }
  1841. static int netdev_ethtool_ioctl(struct net_device *dev, void *useraddr)
  1842. {
  1843. struct netdev_private *np = dev->priv;
  1844. u32 cmd;
  1846. if (get_user(cmd, (u32 *)useraddr))
  1847. return -EFAULT;
  1849.         switch (cmd) {
  1850. /* get driver info */
  1851.         case ETHTOOL_GDRVINFO: {
  1852. struct ethtool_drvinfo info = {ETHTOOL_GDRVINFO};
  1853. strncpy(info.driver, DRV_NAME, ETHTOOL_BUSINFO_LEN);
  1854. strncpy(info.version, DRV_VERSION, ETHTOOL_BUSINFO_LEN);
  1855. info.fw_version[0] = '';
  1856. strncpy(info.bus_info, np->pci_dev->slot_name, 
  1857. ETHTOOL_BUSINFO_LEN);
  1858. info.eedump_len = NATSEMI_EEPROM_SIZE;
  1859. info.regdump_len = NATSEMI_REGS_SIZE;
  1860. if (copy_to_user(useraddr, &info, sizeof(info)))
  1861. return -EFAULT;
  1862. return 0;
  1863. }
  1864. /* get settings */
  1865. case ETHTOOL_GSET: {
  1866. struct ethtool_cmd ecmd = { ETHTOOL_GSET };
  1867. spin_lock_irq(&np->lock);
  1868. netdev_get_ecmd(dev, &ecmd);
  1869. spin_unlock_irq(&np->lock);
  1870. if (copy_to_user(useraddr, &ecmd, sizeof(ecmd)))
  1871. return -EFAULT;
  1872. return 0;
  1873. }
  1874. /* set settings */
  1875. case ETHTOOL_SSET: {
  1876. struct ethtool_cmd ecmd;
  1877. int r;
  1878. if (copy_from_user(&ecmd, useraddr, sizeof(ecmd)))
  1879. return -EFAULT;
  1880. spin_lock_irq(&np->lock);
  1881. r = netdev_set_ecmd(dev, &ecmd);
  1882. spin_unlock_irq(&np->lock);
  1883. return r;
  1884. }
  1885. /* get wake-on-lan */
  1886. case ETHTOOL_GWOL: {
  1887. struct ethtool_wolinfo wol = {ETHTOOL_GWOL};
  1888. spin_lock_irq(&np->lock);
  1889. netdev_get_wol(dev, &wol.supported, &wol.wolopts);
  1890. netdev_get_sopass(dev, wol.sopass);
  1891. spin_unlock_irq(&np->lock);
  1892. if (copy_to_user(useraddr, &wol, sizeof(wol)))
  1893. return -EFAULT;
  1894. return 0;
  1895. }
  1896. /* set wake-on-lan */
  1897. case ETHTOOL_SWOL: {
  1898. struct ethtool_wolinfo wol;
  1899. int r;
  1900. if (copy_from_user(&wol, useraddr, sizeof(wol)))
  1901. return -EFAULT;
  1902. spin_lock_irq(&np->lock);
  1903. netdev_set_wol(dev, wol.wolopts);
  1904. r = netdev_set_sopass(dev, wol.sopass);
  1905. spin_unlock_irq(&np->lock);
  1906. return r;
  1907. }
  1908. /* get registers */
  1909. case ETHTOOL_GREGS: {
  1910. struct ethtool_regs regs;
  1911. u8 regbuf[NATSEMI_REGS_SIZE];
  1912. int r;
  1914. if (copy_from_user(&regs, useraddr, sizeof(regs)))
  1915. return -EFAULT;
  1917. if (regs.len > NATSEMI_REGS_SIZE) {
  1918. regs.len = NATSEMI_REGS_SIZE;
  1919. }
  1920. regs.version = NATSEMI_REGS_VER;
  1921. if (copy_to_user(useraddr, &regs, sizeof(regs)))
  1922. return -EFAULT;
  1924. useraddr += offsetof(struct ethtool_regs, data);
  1926. spin_lock_irq(&np->lock);
  1927. r = netdev_get_regs(dev, regbuf);
  1928. spin_unlock_irq(&np->lock);
  1930. if (r)
  1931. return r;
  1932. if (copy_to_user(useraddr, regbuf, regs.len))
  1933. return -EFAULT;
  1934. return 0;
  1935. }
  1936. /* get message-level */
  1937. case ETHTOOL_GMSGLVL: {
  1938. struct ethtool_value edata = {ETHTOOL_GMSGLVL};
  1939. edata.data = np->msg_enable;
  1940. if (copy_to_user(useraddr, &edata, sizeof(edata)))
  1941. return -EFAULT;
  1942. return 0;
  1943. }
  1944. /* set message-level */
  1945. case ETHTOOL_SMSGLVL: {
  1946. struct ethtool_value edata;
  1947. if (copy_from_user(&edata, useraddr, sizeof(edata)))
  1948. return -EFAULT;
  1949. np->msg_enable = edata.data;
  1950. return 0;
  1951. }
  1952. /* restart autonegotiation */
  1953. case ETHTOOL_NWAY_RST: {
  1954. int tmp;
  1955. int r = -EINVAL;
  1956. /* if autoneg is off, it's an error */
  1957. tmp = mdio_read(dev, 1, MII_BMCR);
  1958. if (tmp & BMCR_ANENABLE) {
  1959. tmp |= (BMCR_ANRESTART);
  1960. mdio_write(dev, 1, MII_BMCR, tmp);
  1961. r = 0;
  1962. }
  1963. return r;
  1964. }
  1965. /* get link status */
  1966. case ETHTOOL_GLINK: {
  1967. struct ethtool_value edata = {ETHTOOL_GLINK};
  1968. edata.data = (mdio_read(dev, 1, MII_BMSR)&BMSR_LSTATUS) ? 1:0;
  1969. if (copy_to_user(useraddr, &edata, sizeof(edata)))
  1970. return -EFAULT;
  1971. return 0;
  1972. }
  1973. /* get EEPROM */
  1974. case ETHTOOL_GEEPROM: {
  1975. struct ethtool_eeprom eeprom;
  1976. u8 eebuf[NATSEMI_EEPROM_SIZE];
  1977. int r;
  1979. if (copy_from_user(&eeprom, useraddr, sizeof(eeprom)))
  1980. return -EFAULT;
  1982. if ((eeprom.offset+eeprom.len) > NATSEMI_EEPROM_SIZE) {
  1983. eeprom.len = NATSEMI_EEPROM_SIZE-eeprom.offset;
  1984. }
  1985. eeprom.magic = PCI_VENDOR_ID_NS | (PCI_DEVICE_ID_NS_83815<<16);
  1986. if (copy_to_user(useraddr, &eeprom, sizeof(eeprom)))
  1987. return -EFAULT;
  1989. useraddr += offsetof(struct ethtool_eeprom, data);
  1991. spin_lock_irq(&np->lock);
  1992. r = netdev_get_eeprom(dev, eebuf);
  1993. spin_unlock_irq(&np->lock);
  1995. if (r)
  1996. return r;
  1997. if (copy_to_user(useraddr, eebuf+eeprom.offset, eeprom.len))
  1998. return -EFAULT;
  1999. return 0;
  2000. }
  2002.         }
  2004. return -EOPNOTSUPP;
  2005. }
  2007. static int netdev_set_wol(struct net_device *dev, u32 newval)
  2008. {
  2009. struct netdev_private *np = dev->priv;
  2010. u32 data = readl(dev->base_addr + WOLCmd) & ~WakeOptsSummary;
  2012. /* translate to bitmasks this chip understands */
  2013. if (newval & WAKE_PHY)
  2014. data |= WakePhy;
  2015. if (newval & WAKE_UCAST)
  2016. data |= WakeUnicast;
  2017. if (newval & WAKE_MCAST)
  2018. data |= WakeMulticast;
  2019. if (newval & WAKE_BCAST)
  2020. data |= WakeBroadcast;
  2021. if (newval & WAKE_ARP)
  2022. data |= WakeArp;
  2023. if (newval & WAKE_MAGIC)
  2024. data |= WakeMagic;
  2025. if (np->srr >= SRR_REV_D) {
  2026. if (newval & WAKE_MAGICSECURE) {
  2027. data |= WakeMagicSecure;
  2028. }
  2029. }
  2031. writel(data, dev->base_addr + WOLCmd);
  2033. return 0;
  2034. }
  2036. static int netdev_get_wol(struct net_device *dev, u32 *supported, u32 *cur)
  2037. {
  2038. struct netdev_private *np = dev->priv;
  2039. u32 regval = readl(dev->base_addr + WOLCmd);
  2041. *supported = (WAKE_PHY | WAKE_UCAST | WAKE_MCAST | WAKE_BCAST 
  2042. | WAKE_ARP | WAKE_MAGIC);
  2044. if (np->srr >= SRR_REV_D) {
  2045. /* SOPASS works on revD and higher */
  2046. *supported |= WAKE_MAGICSECURE;
  2047. }
  2048. *cur = 0;
  2050. /* translate from chip bitmasks */
  2051. if (regval & WakePhy)
  2052. *cur |= WAKE_PHY;
  2053. if (regval & WakeUnicast)
  2054. *cur |= WAKE_UCAST;
  2055. if (regval & WakeMulticast)
  2056. *cur |= WAKE_MCAST;
  2057. if (regval & WakeBroadcast)
  2058. *cur |= WAKE_BCAST;
  2059. if (regval & WakeArp)
  2060. *cur |= WAKE_ARP;
  2061. if (regval & WakeMagic)
  2062. *cur |= WAKE_MAGIC;
  2063. if (regval & WakeMagicSecure) {
  2064. /* this can be on in revC, but it's broken */
  2065. *cur |= WAKE_MAGICSECURE;
  2066. }
  2068. return 0;
  2069. }
  2071. static int netdev_set_sopass(struct net_device *dev, u8 *newval)
  2072. {
  2073. struct netdev_private *np = dev->priv;
  2074. u16 *sval = (u16 *)newval;
  2075. u32 addr;
  2077. if (np->srr < SRR_REV_D) {
  2078. return 0;
  2079. }
  2081. /* enable writing to these registers by disabling the RX filter */
  2082. addr = readl(dev->base_addr + RxFilterAddr) & ~RFCRAddressMask;
  2083. addr &= ~RxFilterEnable;
  2084. writel(addr, dev->base_addr + RxFilterAddr);
  2086. /* write the three words to (undocumented) RFCR vals 0xa, 0xc, 0xe */
  2087. writel(addr | 0xa, dev->base_addr + RxFilterAddr);
  2088. writew(sval[0], dev->base_addr + RxFilterData);
  2090. writel(addr | 0xc, dev->base_addr + RxFilterAddr);
  2091. writew(sval[1], dev->base_addr + RxFilterData);
  2093. writel(addr | 0xe, dev->base_addr + RxFilterAddr);
  2094. writew(sval[2], dev->base_addr + RxFilterData);
  2096. /* re-enable the RX filter */
  2097. writel(addr | RxFilterEnable, dev->base_addr + RxFilterAddr);
  2099. return 0;
  2100. }
  2102. static int netdev_get_sopass(struct net_device *dev, u8 *data)
  2103. {
  2104. struct netdev_private *np = dev->priv;
  2105. u16 *sval = (u16 *)data;
  2106. u32 addr;
  2108. if (np->srr < SRR_REV_D) {
  2109. sval[0] = sval[1] = sval[2] = 0;
  2110. return 0;
  2111. }
  2113. /* read the three words from (undocumented) RFCR vals 0xa, 0xc, 0xe */
  2114. addr = readl(dev->base_addr + RxFilterAddr) & ~RFCRAddressMask;
  2116. writel(addr | 0xa, dev->base_addr + RxFilterAddr);
  2117. sval[0] = readw(dev->base_addr + RxFilterData);
  2119. writel(addr | 0xc, dev->base_addr + RxFilterAddr);
  2120. sval[1] = readw(dev->base_addr + RxFilterData);
  2122. writel(addr | 0xe, dev->base_addr + RxFilterAddr);
  2123. sval[2] = readw(dev->base_addr + RxFilterData);
  2125. writel(addr, dev->base_addr + RxFilterAddr);
  2127. return 0;
  2128. }
  2130. static int netdev_get_ecmd(struct net_device *dev, struct ethtool_cmd *ecmd)
  2131. {
  2132. u32 tmp;
  2134. ecmd->supported = 
  2135. (SUPPORTED_10baseT_Half | SUPPORTED_10baseT_Full |
  2136. SUPPORTED_100baseT_Half | SUPPORTED_100baseT_Full |
  2137. SUPPORTED_Autoneg | SUPPORTED_TP | SUPPORTED_MII);
  2139. /* only supports twisted-pair or MII */
  2140. tmp = readl(dev->base_addr + ChipConfig);
  2141. if (tmp & CfgExtPhy)
  2142. ecmd->port = PORT_MII;
  2143. else
  2144. ecmd->port = PORT_TP;
  2146. /* only supports internal transceiver */
  2147. ecmd->transceiver = XCVR_INTERNAL;
  2149. /* not sure what this is for */
  2150. ecmd->phy_address = readw(dev->base_addr + PhyCtrl) & PhyAddrMask;
  2152. ecmd->advertising = ADVERTISED_TP | ADVERTISED_MII;
  2153. tmp = mdio_read(dev, 1, MII_ADVERTISE);
  2154. if (tmp & ADVERTISE_10HALF)
  2155. ecmd->advertising |= ADVERTISED_10baseT_Half;
  2156. if (tmp & ADVERTISE_10FULL)
  2157. ecmd->advertising |= ADVERTISED_10baseT_Full;
  2158. if (tmp & ADVERTISE_100HALF)
  2159. ecmd->advertising |= ADVERTISED_100baseT_Half;
  2160. if (tmp & ADVERTISE_100FULL)
  2161. ecmd->advertising |= ADVERTISED_100baseT_Full;
  2163. tmp = mdio_read(dev, 1, MII_BMCR);
  2164. if (tmp & BMCR_ANENABLE) {
  2165. ecmd->advertising |= ADVERTISED_Autoneg;
  2166. ecmd->autoneg = AUTONEG_ENABLE;
  2167. } else {
  2168. ecmd->autoneg = AUTONEG_DISABLE;
  2169. }
  2171. tmp = readl(dev->base_addr + ChipConfig);
  2172. if (tmp & CfgSpeed100) {
  2173. ecmd->speed = SPEED_100;
  2174. } else {
  2175. ecmd->speed = SPEED_10;
  2176. }
  2178. if (tmp & CfgFullDuplex) {
  2179. ecmd->duplex = DUPLEX_FULL;
  2180. } else {
  2181. ecmd->duplex = DUPLEX_HALF;
  2182. }
  2184. /* ignore maxtxpkt, maxrxpkt for now */
  2186. return 0;
  2187. }
  2189. static int netdev_set_ecmd(struct net_device *dev, struct ethtool_cmd *ecmd)
  2190. {
  2191. struct netdev_private *np = dev->priv;
  2192. u32 tmp;
  2194. if (ecmd->speed != SPEED_10 && ecmd->speed != SPEED_100)
  2195. return -EINVAL;
  2196. if (ecmd->duplex != DUPLEX_HALF && ecmd->duplex != DUPLEX_FULL)
  2197. return -EINVAL;
  2198. if (ecmd->port != PORT_TP && ecmd->port != PORT_MII)
  2199. return -EINVAL;
  2200. if (ecmd->transceiver != XCVR_INTERNAL)
  2201. return -EINVAL;
  2202. if (ecmd->autoneg != AUTONEG_DISABLE && ecmd->autoneg != AUTONEG_ENABLE)
  2203. return -EINVAL;
  2204. /* ignore phy_address, maxtxpkt, maxrxpkt for now */
  2206. /* WHEW! now lets bang some bits */
  2208. tmp = mdio_read(dev, 1, MII_BMCR);
  2209. if (ecmd->autoneg == AUTONEG_ENABLE) {
  2210. /* turn on autonegotiation */
  2211. tmp |= BMCR_ANENABLE;
  2212. np->advertising = mdio_read(dev, 1, MII_ADVERTISE);
  2213. } else {
  2214. /* turn off auto negotiation, set speed and duplexity */
  2215. tmp &= ~(BMCR_ANENABLE | BMCR_SPEED100 | BMCR_FULLDPLX);
  2216. if (ecmd->speed == SPEED_100)
  2217. tmp |= BMCR_SPEED100;
  2218. if (ecmd->duplex == DUPLEX_FULL)
  2219. tmp |= BMCR_FULLDPLX;
  2220. else
  2221. np->full_duplex = 0;
  2222. }
  2223. mdio_write(dev, 1, MII_BMCR, tmp);
  2224. return 0;
  2225. }
  2227. static int netdev_get_regs(struct net_device *dev, u8 *buf)
  2228. {
  2229. int i;
  2230. int j;
  2231. u32 rfcr;
  2232. u32 *rbuf = (u32 *)buf;
  2234. /* read all of page 0 of registers */
  2235. for (i = 0; i < NATSEMI_PG0_NREGS; i++) {
  2236. rbuf[i] = readl(dev->base_addr + i*4);
  2237. }
  2239. /* read only the 'magic' registers from page 1 */
  2240. writew(1, dev->base_addr + PGSEL);
  2241. rbuf[i++] = readw(dev->base_addr + PMDCSR);
  2242. rbuf[i++] = readw(dev->base_addr + TSTDAT);
  2243. rbuf[i++] = readw(dev->base_addr + DSPCFG);
  2244. rbuf[i++] = readw(dev->base_addr + SDCFG);
  2245. writew(0, dev->base_addr + PGSEL);
  2247. /* read RFCR indexed registers */
  2248. rfcr = readl(dev->base_addr + RxFilterAddr);
  2249. for (j = 0; j < NATSEMI_RFDR_NREGS; j++) {
  2250. writel(j*2, dev->base_addr + RxFilterAddr);
  2251. rbuf[i++] = readw(dev->base_addr + RxFilterData);
  2252. }
  2253. writel(rfcr, dev->base_addr + RxFilterAddr);
  2255. /* the interrupt status is clear-on-read - see if we missed any */
  2256. if (rbuf[4] & rbuf[5]) {
  2257. printk(KERN_WARNING 
  2258. "%s: shoot, we dropped an interrupt (%#08x)n", 
  2259. dev->name, rbuf[4] & rbuf[5]);
  2260. }
  2262. return 0;
  2263. }
  2265. #define SWAP_BITS(x) ( (((x) & 0x0001) << 15) | (((x) & 0x0002) << 13) 
  2266. | (((x) & 0x0004) << 11) | (((x) & 0x0008) << 9)  
  2267. | (((x) & 0x0010) << 7)  | (((x) & 0x0020) << 5)  
  2268. | (((x) & 0x0040) << 3)  | (((x) & 0x0080) << 1)  
  2269. | (((x) & 0x0100) >> 1)  | (((x) & 0x0200) >> 3)  
  2270. | (((x) & 0x0400) >> 5)  | (((x) & 0x0800) >> 7)  
  2271. | (((x) & 0x1000) >> 9)  | (((x) & 0x2000) >> 11) 
  2272. | (((x) & 0x4000) >> 13) | (((x) & 0x8000) >> 15) )
  2274. static int netdev_get_eeprom(struct net_device *dev, u8 *buf)
  2275. {
  2276. int i;
  2277. u16 *ebuf = (u16 *)buf;
  2279. /* eeprom_read reads 16 bits, and indexes by 16 bits */
  2280. for (i = 0; i < NATSEMI_EEPROM_SIZE/2; i++) {
  2281. ebuf[i] = eeprom_read(dev->base_addr, i);
  2282. /* The EEPROM itself stores data bit-swapped, but eeprom_read 
  2283.  * reads it back "sanely". So we swap it back here in order to
  2284.  * present it to userland as it is stored. */
  2285. ebuf[i] = SWAP_BITS(ebuf[i]);
  2286. }
  2287. return 0;
  2288. }
  2290. static int netdev_ioctl(struct net_device *dev, struct ifreq *rq, int cmd)
  2291. {
  2292. struct mii_ioctl_data *data = (struct mii_ioctl_data *)&rq->ifr_data;
  2294. switch(cmd) {
  2295. case SIOCETHTOOL:
  2296. return netdev_ethtool_ioctl(dev, (void *) rq->ifr_data);
  2297. case SIOCGMIIPHY: /* Get address of MII PHY in use. */
  2298. case SIOCDEVPRIVATE: /* for binary compat, remove in 2.5 */
  2299. data->phy_id = 1;
  2300. /* Fall Through */
  2302. case SIOCGMIIREG: /* Read MII PHY register. */
  2303. case SIOCDEVPRIVATE+1: /* for binary compat, remove in 2.5 */
  2304. data->val_out = mdio_read(dev, data->phy_id & 0x1f, 
  2305. data->reg_num & 0x1f);
  2306. return 0;
  2308. case SIOCSMIIREG: /* Write MII PHY register. */
  2309. case SIOCDEVPRIVATE+2: /* for binary compat, remove in 2.5 */
  2310. if (!capable(CAP_NET_ADMIN))
  2311. return -EPERM;
  2312. mdio_write(dev, data->phy_id & 0x1f, data->reg_num & 0x1f, 
  2313. data->val_in);
  2314. return 0;
  2315. default:
  2316. return -EOPNOTSUPP;
  2317. }
  2318. }
  2320. static void enable_wol_mode(struct net_device *dev, int enable_intr)
  2321. {
  2322. long ioaddr = dev->base_addr;
  2323. struct netdev_private *np = dev->priv;
  2325. if (netif_msg_wol(np))
  2326. printk(KERN_INFO "%s: remaining active for wake-on-lann", 
  2327. dev->name);
  2329. /* For WOL we must restart the rx process in silent mode.
  2330.  * Write NULL to the RxRingPtr. Only possible if
  2331.  * rx process is stopped
  2332.  */
  2333. writel(0, ioaddr + RxRingPtr);
  2335. /* read WoL status to clear */
  2336. readl(ioaddr + WOLCmd);
  2338. /* PME on, clear status */
  2339. writel(np->SavedClkRun | PMEEnable | PMEStatus, ioaddr + ClkRun);
  2341. /* and restart the rx process */
  2342. writel(RxOn, ioaddr + ChipCmd);
  2344. if (enable_intr) {
  2345. /* enable the WOL interrupt.
  2346.  * Could be used to send a netlink message.
  2347.  */
  2348. writel(readl(ioaddr + IntrMask) | WOLPkt, ioaddr + IntrMask);
  2349. }
  2350. }
  2352. static int netdev_close(struct net_device *dev)
  2353. {
  2354. long ioaddr = dev->base_addr;
  2355. struct netdev_private *np = dev->priv;
  2357. netif_stop_queue(dev);
  2358. netif_carrier_off(dev);
  2360. if (netif_msg_ifdown(np))
  2361. printk(KERN_DEBUG 
  2362. "%s: Shutting down ethercard, status was %#04x.n",
  2363. dev->name, (int)readl(ioaddr + ChipCmd));
  2364. if (netif_msg_pktdata(np))
  2365. printk(KERN_DEBUG 
  2366. "%s: Queue pointers were Tx %d / %d,  Rx %d / %d.n",
  2367. dev->name, np->cur_tx, np->dirty_tx, 
  2368. np->cur_rx, np->dirty_rx);
  2370. del_timer_sync(&np->timer);
  2372. disable_irq(dev->irq);
  2373. spin_lock_irq(&np->lock);
  2375. /* Disable and clear interrupts */
  2376. writel(0, ioaddr + IntrEnable);
  2377. readl(ioaddr + IntrMask);
  2378. readw(ioaddr + MIntrStatus);
  2380.   /* Freeze Stats */
  2381. writel(StatsFreeze, ioaddr + StatsCtrl);
  2382.     
  2383. /* Stop the chip's Tx and Rx processes. */
  2384. natsemi_stop_rxtx(dev);
  2386. __get_stats(dev);
  2387. spin_unlock_irq(&np->lock);
  2389. /* race: shared irq and as most nics the DP83815
  2390.  * reports _all_ interrupt conditions in IntrStatus, even
  2391.  * disabled ones.
  2392.  * packet received after disable_irq, but before stop_rxtx
  2393.  * --> race. intr_handler would restart the rx process.
  2394.  * netif_device_{de,a}tach around {enable,free}_irq.
  2395.  */
  2396. netif_device_detach(dev);
  2397. enable_irq(dev->irq);
  2398. free_irq(dev->irq, dev);
  2399. netif_device_attach(dev);
  2400. /* clear the carrier last - an interrupt could reenable it otherwise */
  2401. netif_carrier_off(dev);
  2403. dump_ring(dev);
  2404. drain_ring(dev);
  2405. free_ring(dev);
  2407.  {
  2408. u32 wol = readl(ioaddr + WOLCmd) & WakeOptsSummary;
  2409. if (wol) {
  2410. /* restart the NIC in WOL mode.
  2411.  * The nic must be stopped for this.
  2412.  */
  2413. enable_wol_mode(dev, 0);
  2414. } else {
  2415. /* Restore PME enable bit unmolested */
  2416. writel(np->SavedClkRun, ioaddr + ClkRun);
  2417. }
  2418. }
  2419. return 0;
  2420. }
  2423. static void __devexit natsemi_remove1 (struct pci_dev *pdev)
  2424. {
  2425. struct net_device *dev = pci_get_drvdata(pdev);
  2427. unregister_netdev (dev);
  2428. pci_release_regions (pdev);
  2429. iounmap ((char *) dev->base_addr);
  2430. kfree (dev);
  2431. pci_set_drvdata(pdev, NULL);
  2432. }
  2434. #ifdef CONFIG_PM
  2436. /*
  2437.  * suspend/resume synchronization:
  2438.  * entry points:
  2439.  *   netdev_open, netdev_close, netdev_ioctl, set_rx_mode, intr_handler,
  2440.  *   start_tx, tx_timeout
  2441.  * Reading from some registers can restart the nic!
  2442.  * No function accesses the hardware without checking netif_device_present().
  2443.  *  the check occurs under spin_lock_irq(&np->lock);
  2444.  * exceptions:
  2445.  *  * netdev_ioctl, netdev_open.
  2446.  *  net/core checks netif_device_present() before calling them.
  2447.  *  * netdev_close: doesn't hurt.
  2448.  * * netdev_timer: timer stopped by natsemi_suspend.
  2449.  * * intr_handler: doesn't acquire the spinlock. suspend calls
  2450.  * disable_irq() to enforce synchronization.
  2451.  *
  2452.  * netif_device_detach must occur under spin_unlock_irq(), interrupts from a
  2453.  * detached device would cause an irq storm.
  2454.  */
  2456. static int natsemi_suspend (struct pci_dev *pdev, u32 state)
  2457. {
  2458. struct net_device *dev = pci_get_drvdata (pdev);
  2459. struct netdev_private *np = dev->priv;
  2460. long ioaddr = dev->base_addr;
  2462. rtnl_lock();
  2463. if (netif_running (dev)) {
  2464. del_timer_sync(&np->timer);
  2466. disable_irq(dev->irq);
  2467. spin_lock_irq(&np->lock);
  2469. writel(0, ioaddr + IntrEnable);
  2470. natsemi_stop_rxtx(dev);
  2471. netif_stop_queue(dev);
  2472. netif_device_detach(dev);
  2474. spin_unlock_irq(&np->lock);
  2475. enable_irq(dev->irq);
  2477. /* Update the error counts. */
  2478. __get_stats(dev);
  2480. /* pci_power_off(pdev, -1); */
  2481. drain_ring(dev);
  2482. {
  2483. u32 wol = readl(ioaddr + WOLCmd) & WakeOptsSummary;
  2484. /* Restore PME enable bit */
  2485. if (wol) {
  2486. /* restart the NIC in WOL mode.
  2487.  * The nic must be stopped for this.
  2488.  * FIXME: use the WOL interupt 
  2489.  */
  2490. enable_wol_mode(dev, 0);
  2491. } else {
  2492. /* Restore PME enable bit unmolested */
  2493. writel(np->SavedClkRun, ioaddr + ClkRun);
  2494. }
  2495. }
  2496. } else {
  2497. netif_device_detach(dev);
  2498. }
  2499. rtnl_unlock();
  2500. return 0;
  2501. }
  2504. static int natsemi_resume (struct pci_dev *pdev)
  2505. {
  2506. struct net_device *dev = pci_get_drvdata (pdev);
  2507. struct netdev_private *np = dev->priv;
  2509. rtnl_lock();
  2510. if (netif_device_present(dev))
  2511. goto out;
  2512. if (netif_running(dev)) {
  2513. pci_enable_device(pdev);
  2514. /* pci_power_on(pdev); */
  2516. natsemi_reset(dev);
  2517. init_ring(dev);
  2518. spin_lock_irq(&np->lock);
  2519. init_registers(dev);
  2520. netif_device_attach(dev);
  2521. spin_unlock_irq(&np->lock);
  2523. mod_timer(&np->timer, jiffies + 1*HZ);
  2524. } else {
  2525. netif_device_attach(dev);
  2526. }
  2527. out:
  2528. rtnl_unlock();
  2529. return 0;
  2530. }
  2532. #endif /* CONFIG_PM */
  2534. static struct pci_driver natsemi_driver = {
  2535. name: DRV_NAME,
  2536. id_table: natsemi_pci_tbl,
  2537. probe: natsemi_probe1,
  2538. remove: __devexit_p(natsemi_remove1),
  2539. #ifdef CONFIG_PM
  2540. suspend: natsemi_suspend,
  2541. resume: natsemi_resume,
  2542. #endif
  2543. };
  2545. static int __init natsemi_init_mod (void)
  2546. {
  2547. /* when a module, this is printed whether or not devices are found in probe */
  2548. #ifdef MODULE
  2549. printk(version);
  2550. #endif
  2552. return pci_module_init (&natsemi_driver);
  2553. }
  2555. static void __exit natsemi_exit_mod (void)
  2556. {
  2557. pci_unregister_driver (&natsemi_driver);
  2558. }
  2560. module_init(natsemi_init_mod);
  2561. module_exit(natsemi_exit_mod);