开通博客赚积分
发布资源赚积分
分类

源码开发语言/平台
当前位置：首页 > 源码/资料 > 嵌入式/单片机编程 > 嵌入式Linux > 查看源码
boardergo.h
资源名称：SBC-2410X_kernel.tar.gz　[点击查看]
上传用户：lgb322
上传日期：2013-02-24
资源大小：30529k
文件大小：4k
源码类别：

嵌入式Linux

开发平台：

Unix_Linux

boardergo.h：源码内容
  1. /* $Id: boardergo.h,v 1.1.4.1 2001/11/20 14:19:37 kai Exp $
  2.  *
  3.  * Linux driver for HYSDN cards, definitions for ergo type boards (buffers..).
  4.  *
  5.  * Author    Werner Cornelius (werner@titro.de) for Hypercope GmbH
  6.  * Copyright 1999 by Werner Cornelius (werner@titro.de)
  7.  *
  8.  * This software may be used and distributed according to the terms
  9.  * of the GNU General Public License, incorporated herein by reference.
  10.  *
  11.  */
  14. /************************************************/
  15. /* defines for the dual port memory of the card */
  16. /************************************************/
  17. #define ERG_DPRAM_PAGE_SIZE 0x2000 /* DPRAM occupies a 8K page */
  18. #define BOOT_IMG_SIZE 4096
  19. #define ERG_DPRAM_FILL_SIZE (ERG_DPRAM_PAGE_SIZE - BOOT_IMG_SIZE)
  21. #define ERG_TO_HY_BUF_SIZE  0x0E00 /* 3072 bytes buffer size to card */
  22. #define ERG_TO_PC_BUF_SIZE  0x0E00 /* 3072 bytes to PC, too */
  24. /* following DPRAM layout copied from OS2-driver boarderg.h */
  25. typedef struct ErgDpram_tag {
  26. /*0000 */ uchar ToHyBuf[ERG_TO_HY_BUF_SIZE];
  27. /*0E00 */ uchar ToPcBuf[ERG_TO_PC_BUF_SIZE];
  29. /*1C00 */ uchar bSoftUart[SIZE_RSV_SOFT_UART];
  30. /* size 0x1B0 */
  32. /*1DB0 *//* tErrLogEntry */ uchar volatile ErrLogMsg[64];
  33. /* size 64 bytes */
  34. /*1DB0  ulong ulErrType;               */
  35. /*1DB4  ulong ulErrSubtype;            */
  36. /*1DB8  ulong ucTextSize;              */
  37. /*1DB9  ulong ucText[ERRLOG_TEXT_SIZE]; *//* ASCIIZ of len ucTextSize-1 */
  38. /*1DF0 */
  40. /*1DF0 */ word volatile ToHyChannel;
  41. /*1DF2 */ word volatile ToHySize;
  42. /*1DF4 */ uchar volatile ToHyFlag;
  43. /* !=0: msg for Hy waiting */
  44. /*1DF5 */ uchar volatile ToPcFlag;
  45. /* !=0: msg for PC waiting */
  46. /*1DF6 */ word volatile ToPcChannel;
  47. /*1DF8 */ word volatile ToPcSize;
  48. /*1DFA */ uchar bRes1DBA[0x1E00 - 0x1DFA];
  49. /* 6 bytes */
  51. /*1E00 */ uchar bRestOfEntryTbl[0x1F00 - 0x1E00];
  52. /*1F00 */ ulong TrapTable[62];
  53. /*1FF8 */ uchar bRes1FF8[0x1FFB - 0x1FF8];
  54. /* low part of reset vetor */
  55. /*1FFB */ uchar ToPcIntMetro;
  56. /* notes:
  57.  * - metro has 32-bit boot ram - accessing
  58.  *   ToPcInt and ToHyInt would be the same;
  59.  *   so we moved ToPcInt to 1FFB.
  60.  *   Because on the PC side both vars are
  61.  *   readonly (reseting on int from E1 to PC),
  62.  *   we can read both vars on both cards
  63.  *   without destroying anything.
  64.  * - 1FFB is the high byte of the reset vector,
  65.  *   so E1 side should NOT change this byte
  66.  *   when writing!
  67.  */
  68. /*1FFC */ uchar volatile ToHyNoDpramErrLog;
  69. /* note: ToHyNoDpramErrLog is used to inform
  70.  *       boot loader, not to use DPRAM based
  71.  *       ErrLog; when DOS driver is rewritten
  72.  *       this becomes obsolete
  73.  */
  74. /*1FFD */ uchar bRes1FFD;
  75. /*1FFE */ uchar ToPcInt;
  76. /* E1_intclear; on CHAMP2: E1_intset   */
  77. /*1FFF */ uchar ToHyInt;
  78. /* E1_intset;   on CHAMP2: E1_intclear */
  79. } tErgDpram;
  81. /**********************************************/
  82. /* PCI9050 controller local register offsets: */
  83. /* copied from boarderg.c                     */
  84. /**********************************************/
  85. #define PCI9050_INTR_REG    0x4C /* Interrupt register */
  86. #define PCI9050_USER_IO     0x51 /* User I/O  register */
  88.     /* bitmask for PCI9050_INTR_REG: */
  89. #define PCI9050_INTR_REG_EN1    0x01 /* 1= enable (def.), 0= disable */
  90. #define PCI9050_INTR_REG_POL1   0x02 /* 1= active high (def.), 0= active low */
  91. #define PCI9050_INTR_REG_STAT1  0x04 /* 1= intr. active, 0= intr. not active (def.) */
  92. #define PCI9050_INTR_REG_ENPCI  0x40 /* 1= PCI interrupts enable (def.) */
  94.     /* bitmask for PCI9050_USER_IO: */
  95. #define PCI9050_USER_IO_EN3     0x02 /* 1= disable      , 0= enable (def.) */
  96. #define PCI9050_USER_IO_DIR3    0x04 /* 1= output (def.), 0= input         */
  97. #define PCI9050_USER_IO_DAT3    0x08 /* 1= high (def.)  , 0= low           */
  99. #define PCI9050_E1_RESET    (                     PCI9050_USER_IO_DIR3) /* 0x04 */
  100. #define PCI9050_E1_RUN      (PCI9050_USER_IO_DAT3|PCI9050_USER_IO_DIR3) /* 0x0C */