kn02.h
上传用户:jlfgdled
上传日期:2013-04-10
资源大小:33168k
文件大小:2k
源码类别:

Linux/Unix编程

开发平台:

Unix_Linux

  1. /*
  2.  * Hardware info about DECstation 5000/200 systems (otherwise known as
  3.  * 3max or KN02).
  4.  *
  5.  * This file is subject to the terms and conditions of the GNU General Public
  6.  * License.  See the file "COPYING" in the main directory of this archive
  7.  * for more details.
  8.  *
  9.  * Copyright (C) 1995,1996 by Paul M. Antoine, some code and definitions
  10.  * are by courtesy of Chris Fraser.
  11.  * Copyright (C) 2002  Maciej W. Rozycki
  12.  */
  13. #ifndef __ASM_MIPS_DEC_KN02_H
  14. #define __ASM_MIPS_DEC_KN02_H
  15. #ifndef __ASSEMBLY__
  16. #include <linux/spinlock.h>
  17. #include <linux/types.h>
  18. #endif
  19. #include <asm/addrspace.h>
  20. /*
  21.  * Motherboard regs (kseg1 addresses)
  22.  */
  23. #define KN02_CSR_ADDR KSEG1ADDR(0x1ff00000) /* system control & status reg */
  24. /*
  25.  * Some port addresses...
  26.  */
  27. #define KN02_SLOT_SIZE 0x00080000
  28. #define KN02_RTC_BASE KSEG1ADDR(0x1fe80000)
  29. #define KN02_DZ11_BASE KSEG1ADDR(0x1fe00000)
  30. #define KN02_CSR_BNK32M (1<<10) /* 32M stride */
  31. /*
  32.  * CPU interrupt bits.
  33.  */
  34. #define KN02_CPU_INR_RES_6 6 /* unused */
  35. #define KN02_CPU_INR_MEMORY 5 /* memory, I/O bus write errors */
  36. #define KN02_CPU_INR_RES_4 4 /* unused */
  37. #define KN02_CPU_INR_RTC 3 /* DS1287 RTC */
  38. #define KN02_CPU_INR_CASCADE 2 /* CSR cascade */
  39. /*
  40.  * CSR interrupt bits.
  41.  */
  42. #define KN02_CSR_INR_DZ11 7 /* DZ11 (DC7085) serial */
  43. #define KN02_CSR_INR_LANCE 6 /* LANCE (Am7990) Ethernet */
  44. #define KN02_CSR_INR_ASC 5 /* ASC (NCR53C94) SCSI */
  45. #define KN02_CSR_INR_RES_4 4 /* unused */
  46. #define KN02_CSR_INR_RES_3 3 /* unused */
  47. #define KN02_CSR_INR_TC2 2 /* TURBOchannel slot #2 */
  48. #define KN02_CSR_INR_TC1 1 /* TURBOchannel slot #1 */
  49. #define KN02_CSR_INR_TC0 0 /* TURBOchannel slot #0 */
  50. #define KN02_IRQ_BASE 8 /* first IRQ assigned to CSR */
  51. #define KN02_IRQ_LINES 8 /* number of CSR interrupts */
  52. #define KN02_IRQ_NR(n) ((n) + KN02_IRQ_BASE)
  53. #define KN02_IRQ_MASK(n) (1 << (n))
  54. #define KN02_IRQ_ALL 0xff
  55. #ifndef __ASSEMBLY__
  56. extern u32 cached_kn02_csr;
  57. extern spinlock_t kn02_lock;
  58. extern void init_kn02_irqs(int base);
  59. #endif
  60. #endif /* __ASM_MIPS_DEC_KN02_H */